JP2000284859A - Pciバスを利用する接続装置及びこれを利用する情報表示装置 - Google Patents

Pciバスを利用する接続装置及びこれを利用する情報表示装置

Info

Publication number
JP2000284859A
JP2000284859A JP11090300A JP9030099A JP2000284859A JP 2000284859 A JP2000284859 A JP 2000284859A JP 11090300 A JP11090300 A JP 11090300A JP 9030099 A JP9030099 A JP 9030099A JP 2000284859 A JP2000284859 A JP 2000284859A
Authority
JP
Japan
Prior art keywords
pci
bus
motherboard
expansion board
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11090300A
Other languages
English (en)
Inventor
Hideaki Furukawa
秀秋 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP11090300A priority Critical patent/JP2000284859A/ja
Publication of JP2000284859A publication Critical patent/JP2000284859A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】 【課題】 ホストCPU等のPCIバスの制御に関する
部分が故障した場合にこれが搭載された装置の全ての機
能が停止してしまうことを防止するために、PCI拡張
ボードにローカルバス拡張ボードを制御可能なローカル
CPUを設けることにより、ホストCPUの停止後にロ
ーカルCPUを作動させてローカルバス拡張ボードを介
して周辺装置等の他の装置を作動させる。 【解決手段】 PCIバス74を有するマザーボード56に
対してLAN54や表示部58やHDD62等の他の装置を接
続する接続装置67において、マザーボード56のPCIバ
ス74に接続すると共にローカルバス76を有するPCI拡
張ボード78と、PCI拡張ボード78のローカルバス76に
接続すると共に他の装置54,58,62に接続するローカル
バス拡張ボード68,70,72と、PCI拡張ボード78に設
けると共にローカルバス拡張ボード68,70,72を制御可
能なローカルCPU92とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、PCIバスを有
するPCマザーボード(以下、単にマザーボードとい
う)に対して周辺装置等の他の装置を接続する接続装置
及びこれを利用する情報表示装置に関し、特にPCI拡
張ボードの改良に関する。
【0002】
【従来の技術】近年、各種装置の高性能化、多機能化、
小型化、ネットワーク化の要求が増大している。そし
て、例えばシステム監視装置や情報表示装置などの特定
用途向け組み込み装置に対しては、同様の要求が有る上
に、OS(オペレーティングシステム)に例えばWindow
s (マイクロソフト社製)を使用し、グラフィカルユー
ザーインタフェースを採用するなどの要求が高まってい
る。
【0003】一方、近年、CPUの処理速度が飛躍的に
速くなり、斯かる高速のCPUを搭載した装置の処理速
度がシステムバスの性能によって制限を受けるようにな
っている。これを解決する高速バスの1つとして、イン
テル社を含むPCI SIG(Peripheral Component I
nterconnect Special Interest Group)により、PCI
バスが提供されている。
【0004】このような背景の中、例えば、システム監
視装置や情報表示装置のような特定用途向け組み込み装
置においても、主制御部用にPCマザーボードを使用
し、各特定機能をPCI拡張ボードによって追加実現し
た装置が提案されている。
【0005】従来、この種のPCIシステムは、例えば
特開平9−34610号公報に示されるように、装置の
多機能化のためマザーボードに追加機能の分だけ複数の
PCI拡張ボードを接続し、装置を構成していた。
【0006】ここで、マザーボードとPCI拡張ボード
を用いた特定用途向け組み込み装置の一例として情報表
示装置に適用した場合について説明する。図7に示すよ
うに、この情報表示装置1は、ホストシステム2からL
AN4を経由して受信した表示情報をPCIバス6を有
するマザーボード8で処理して画像信号として表示部10
に出力するものとしている。この情報表示装置1は、処
理を行う要部となる論理制御部12と、プラズマディスプ
レイやLCDディスプレイやLED表示器などの表示部
10と、マザーボード8のソフトウェアおよびデータを格
納するハードディスク14と、画面の変更や各種設定の変
更を入力するキーボード16およびマウス18等の入力装置
とを備えている。
【0007】論理制御部12は、ホストシステム2からL
AN4を経由して表示情報を受信するLANコントロー
ルボード20と、表示部10へ画像信号を出力するグラフィ
ックコントロールボード22と、ハードディスク14を制御
するためのHDDコントロールボード24と、PCIバス
6を経由して各PCI拡張ボード20,22,24を制御する
と共に情報表示装置1としての共通的機能を実行するマ
ザーボード8とを備えている。
【0008】マザーボード8は、ホストCPU26および
メモリ28などが接続されるホストバス30と、PCIバス
6と、これらのバス30,6を接続するホスト−PCIブ
リッジ32を備えている。これにより、ホストCPU26か
ら各PCI拡張ボード20,22,24の制御を行うことがで
きる。
【0009】LANコントロールボード20とグラフィッ
クコントロールボード22とHDDコントロールボード24
とは、それぞれローカルバス34と、PCIバス6を各ボ
ード20,22,24のローカルバス34に変換するPCIバス
変換LSI36と、各PCIバス変換LSI36に接続され
たシリアルEEPROM38と、I/OコントローラであるLS
I40と、メモリ42とを備えている。
【0010】この情報表示装置1では、ホストシステム
2からLAN4を経由して表示情報を受信し表示部10に
画像信号を出力する際に、マザーボード8に搭載された
ホストCPU26がPCIバス6を介してLANコントロ
ールボード20およびグラフィックコントロールボード22
を制御している。
【0011】また、PCI拡張ボード20,22,24のマザ
ーボード8への接続は、各PCI拡張ボード20,22,24
のコネクタ44をそれぞれマザーボード8のPCIコネク
タ46に接続することにより行われる。これにより、マザ
ーボード8のPCIバス6が、各PCI拡張ボード20,
22,24のPCIバス変換LSI36を介して各ローカルバ
ス34に接続される。そして、図8に示すように、マザー
ボード8のPCIコネクタ46は、マザーボード8に対し
て直角方向に開口しており、これにPCI拡張ボード2
0,22,24のコネクタ44を挿入するとPCI拡張ボード2
0,22,24はマザーボード8に対して直交して設置され
る。
【0012】このように、この情報表示装置1では、マ
ザーボード8に対して、PCI拡張ボード20,22,24を
垂直に取り付けており、PCI拡張ボード20,22,24の
幅の分だけ論理制御部12が厚みを増してしまうので、装
置全体の小型化が困難になってしまう。これに対し、P
CI拡張ボード20,22,24をマザーボード8に対して平
行に設置して、小型化を図ることが提案されている(実
開平6−72189号公報および特開平10−1726
93号公報参照)。
【0013】また、この情報表示装置1では、新たに機
能を追加するときは、マザーボード8に対して追加機能
の分だけPCI拡張ボードを接続する必要があり、各P
CI拡張ボードにはそれぞれPCIバス変換LSI36と
シリアルEEPROM38とが搭載されているので、追加したP
CI拡張ボードの分だけ装置全体として論理回路部品が
多くなってしまう。このため、部品点数の減少が望まれ
る。これに対し、複数の基板に共通するデコード回路部
を各基板から独立させて別途1枚の基板上に設ける技術
が提案されている(特開昭59−83261号公報参
照)。
【0014】
【発明が解決しようとする課題】しかしながら、上述し
た情報表示装置1では、ホストシステム2からLAN4
を経由して表示情報を受信し表示部10に画像信号を出力
する動作については、全てホストCPU26がPCIバス
6を介してLANコントロールボード20およびグラフィ
ックコントロールボード22を制御しているので、マザー
ボード8に搭載された構成要素のうちホストCPU26お
よびホスト−PCIブリッジ32を含むPCIバス6の制
御に関する部分が故障した場合、情報表示装置1として
の全ての機能が停止してしまうおそれがある。特に情報
表示装置1などの特定用途向け組み込み装置は緊急指令
表示や災害情報表示などに使用される場合が多いので、
PCIバス6の制御に関する部分が故障した場合でも何
らかの形で装置運用に必要な最低限の機能を動作できる
ことが望まれる。
【0015】そこで、この発明は、PCマザーボードに
搭載されたPCIバス制御に関する構成要素が故障して
も全機能が停止することのないPCIバスを利用する接
続装置及びこれを利用する情報表示装置を提供すること
を目的としている。
【0016】
【課題を解決するための手段】前記の目的を達成するた
めの技術的手段として、この発明に係るPCIバスを利
用する接続装置は、PCIバスを有するマザーボードに
対して他の装置を接続する接続装置において、前記マザ
ーボードの前記PCIバスに接続すると共にローカルバ
スを有するPCI拡張ボードと、前記PCI拡張ボード
の前記ローカルバスに接続すると共に前記他の装置に接
続するローカルバス拡張ボードと、前記PCI拡張ボー
ドに設けると共に前記ローカルバス拡張ボードを制御可
能なローカルCPUとを備えることを特徴としている。
【0017】すなわち、マザーボードと他の装置とは、
PCI拡張ボードおよびローカルバス拡張ボードを介し
て接続される。このため、マザーボードは、PCIバス
からPCI拡張ボードおよびローカルバス拡張ボードを
介して他の装置を制御する。そして、PCI拡張ボード
にはローカルCPUが設けられているので、マザーボー
ドのホストCPUを含むPCIバスの制御に関する部分
が故障した場合には、ローカルCPUがホストCPUに
代わってローカルバスを直接制御する。このため、装置
として必要最低限の動作の継続が保証される。
【0018】また、各ローカルバス拡張ボードはPCI
拡張ボードに接続されるので、他の機能をマザーボード
に追加する場合でも、新たなローカルバス拡張ボードを
PCI拡張ボードに接続するだけで良い。このため、マ
ザーボードにとってPCIバスによる接続は常に1箇所
に抑えられる。
【0019】また、請求項2の発明に係るPCIバスを
利用する接続装置は、前記PCI拡張ボードに、接続し
た全ての前記ローカルバス拡張ボードに共通するPCI
バス変換LSIとシリアルEEPROMとを設けたことを特徴
としている。
【0020】すなわち、PCI拡張ボードに各ローカル
バス拡張ボードの共通部分が設けられるので、装置全体
としての論理回路部品の増大が最小限に抑えられる。
【0021】また、請求項3の発明に係るPCIバスを
利用する接続装置は、前記マザーボードと前記PCI拡
張ボードとを、前記マザーボードと前記PCI拡張ボー
ドとが平行に成るように接続する接続部材により接続し
たことを特徴としている。
【0022】すなわち、マザーボードとPCI拡張ボー
ドとは、接続部材により平行に接続される。
【0023】また、請求項4の発明に係るPCIバスを
利用する接続装置は、前記接続部材を、前記マザーボー
ドのコネクタに対して前記マザーボードと垂直に実装さ
れる中継ボードと、前記中継ボードに設けられると共に
接続される前記PCI拡張ボードを前記マザーボードと
平行な方向に支持するPCIコネクタとを有するものに
したことを特徴としている。
【0024】すなわち、中継ボードとPCIコネクタと
により、マザーボードとPCI拡張ボードとが平行に接
続される。
【0025】さらに、請求項5の発明に係るPCIバス
を利用する接続装置は、前記接続部材を、前記マザーボ
ードのコネクタに接続可能であると共に前記PCI拡張
ボードに垂直に設けた垂直コネクタとしたことを特徴と
している。
【0026】ずなわち、前記垂直コネクタにより、マザ
ーボードとPCI拡張ボードとが平行に接続される。
【0027】一方、請求項6の発明に係る情報表示装置
は、ホストシステムからLANを経由して受信した表示
情報をPCIバスを有するマザーボードで処理して画像
信号として表示部に出力する情報表示装置において、前
記マザーボードに対して前記LANおよび前記表示部を
接続するために請求項1から請求項5までのいずれかに
記載したPCIバスを利用する接続装置を設けると共
に、前記ローカルバス拡張ボードとしてLANインタフ
ェース通信機能を有するLANコントロールボードと、
画像信号出力機能を有するグラフィックコントロールボ
ードとを備えることを特徴としている。
【0028】すなわち、この情報表示装置では、マザー
ボードとLANおよび表示部とは、PCI拡張ボードと
LANコントロールボード若しくはグラフィックコント
ロールボードとを介して接続される。そして、PCI拡
張ボードにはローカルCPUが設けられているので、マ
ザーボードのホストCPUを含むPCIバスの制御に関
する部分が故障した場合には、ローカルCPUがホスト
CPUに代わってローカルバスを直接制御する。このた
め、情報表示装置として必要最低限の動作の継続が保証
される。
【0029】また、他の機能をマザーボードに追加する
場合でも、ローカルバス拡張ボードをPCI拡張ボード
に接続するだけで良い。このため、マザーボードにとっ
てPCIバスによる接続は常に1箇所に抑えられる。さ
らに、PCI拡張ボードに各ローカルバス拡張ボードの
共通部分が設けられるので、装置全体としての論理回路
部品の増大が最小限に抑えられる。しかも、マザーボー
ドとPCI拡張ボードとは、接続部材により平行に接続
される。
【0030】
【発明の実施の形態】以下、図示した好ましい実施の形
態に基づいて、この発明に係るPCIバスを利用する接
続装置及びこれを利用する情報表示装置を具体的に説明
する。図1〜図6に本発明のPCIバスを利用する接続
装置の実施形態を示す。なお、本実施形態ではPCIバ
スを利用する接続装置を情報表示装置に搭載した場合に
ついて説明している。
【0031】図1に示すように、情報表示装置50は、ホ
ストシステム52からLAN54を経由して受信した表示情
報をPCIバスを有するマザーボード56で処理して画像
信号として表示部58に出力するものとしている。この情
報表示装置50は、本発明の要部であり制御系のハードウ
ェア構成である論理制御部60と、論理制御部60からの画
像信号を入力して情報の表示を行う表示部58と、論理制
御部60のソフトウェアおよびデータを格納するハードデ
ィスク62等の大容量記憶装置と、画面の変更や各種設定
の変更を入力するキーボード64およびマウス66等の入力
装置とを備えている。また、表示部58としては、例えば
プラズマディスプレイやLCDディスプレイやLED表
示器などを使用することができる。
【0032】論理制御部60は、マザーボード56と、該マ
ザーボード56と他の装置としてのLAN54及び表示部58
及びハードディスク62とを接続する接続装置67を備えて
いる。この接続装置67は、ホストシステム52からLAN
54を経由して表示情報を受信するローカルバス拡張ボー
ドとしてのLANコントロールボード68と、表示部58へ
画像信号を出力するローカルバス拡張ボードとしてのグ
ラフィックコントロールボード70と、ハードディスク62
を制御するためのローカルバス拡張ボードとしてのHD
Dコントロールボード72と、マザーボード56とPCIバ
ス74で接続されると共に各ローカルバス拡張ボード68,
70,72とローカルバス76で接続されるPCI拡張ボード
78とを備えている。
【0033】マザーボード56は、PCI拡張ボード78を
経由してローカルバス拡張ボード68,70,72を制御する
と共に、情報表示装置50としての共通機能を有する。
【0034】マザーボード56は、ホストCPU80および
メモリ82などが接続されるホストバス84と、PCIバス
74と、これらのバス74,84を接続するホスト−PCIブ
リッジ86とを備えている。これにより、ホストCPU80
から各ローカルバス拡張ボード68,70,72の制御を行う
ことができる。
【0035】PCI拡張ボード78は、各ローカルバス拡
張ボード68,70,72に共通するPCIバス変換LSI88
とシリアルEEPROM90とを備えている。このため、PCI
拡張ボード78に各ローカルバス拡張ボード68,70,72の
共通部分が設けられるので、装置50全体としての論理回
路部品の増大を最小限に抑えることができる。
【0036】PCIバス変換LSI88は、PCIブリッ
ジ回路を含みPCIバス74をローカルバス76に変換す
る。シリアルEEPROM90は、シリアル転送と電気的な書き
込み及び消去が可能なメモリであり、PCIバス変換L
SI88に接続されている。このシリアルEEPROM90は、P
CI拡張ボード78のパワーオン時にPCIバス変換LS
I88によってデータが読み出され、PCIバス変換LS
I88内のレジスタを初期化するために使用される。この
レジスタは、PCI拡張ボード78の動作定義やPCI拡
張ボード78がホストCPU80に要求するメモリ空間やI
/O空間のレンジなどを決定するものであり、ユーザが
プログラムできるようにPCIバス変換LSI88の外部
に不揮発性メモリ(ここではEEPROM90)として設けられ
ることが多い。
【0037】さらに、PCI拡張ボード78は、ローカル
バス拡張ボード68,70,72を制御可能なローカルCPU
92と、このローカルCPU92の接続を切り換えるバスス
イッチ94とを備えている。このため、マザーボード56の
ホストCPU80を含むPCIバス74の制御に関する部分
が故障した場合にローカルCPU92がホストCPU80に
代わってローカルバス76を直接制御できるので、情報表
示装置50として必要最低限の動作の継続を保証すること
ができる。
【0038】バススイッチ94は、ローカルバス76及びP
CIバス変換LSI88の接続と、ローカルバス76及びロ
ーカルCPUバス96の接続とを、2対1で切り換えるス
イッチである。マザーボード56が正常でPCIバス74に
対してアクセス可能である場合には、バススイッチ94は
図中の実線側に切り換えられており、PCIバス変換L
SI88がローカルバス76に接続されている。
【0039】ローカルCPUバス96には、ローカルCP
U92と、ROM98およびメモリ100が接続されている。
ROM98にはローカルCPUバス96が動作するためのプ
ログラムが格納されており、メモリ100 はローカルCP
U92のワークエリアとして使用される。ローカルCPU
92は、PCIバス変換LSI88がローカルバス76に対し
てアクセス可能であるかどうかを、バススイッチ94のI
Oポートを介して確認できるようになっている。これ
は、例えば、PCIバス変換LSI88のローカルバス76
に対するリードアクセス時に変化するリード信号の変化
をローカルCPUがバススイッチ94のIOポートから読
み出せるようになっており、一定時間以内に変化が有れ
ばホストCPU80が正常とし、一定時間経過しても変化
がなければホストCPU80は異常であると判断する。
【0040】図2に示すように、バススイッチ94は、ロ
ーカルバス76への接続を切り換えるセレクタ102 と、リ
ード側フリップフロップ104 と、出力用バッファ106
と、リセット用バッファ108 と、ライト側フリップフロ
ップ110 とを備えている。セレクタ102 は、PCIバス
変換LSI88とローカルCPUバス96とを2対1で切換
え、どちらかをローカルバス76に接続する。リード側フ
リップフロップ104 は、PCIバス変換LSI88のロー
カルバス側の信号であるリード信号112 の立ち上がりエ
ッジでセットされる。出力用バッファ106 は、リード側
フリップフロップ104 の出力をローカルCPU92のデー
タ信号の最下位ビットD0114 に出力する。リセット用
バッファ108 は、セットされたリード側フリップフロッ
プ104 をリセットするために、リード側フリップフロッ
プ104 のCLR端子にローカルCPU92のデータ信号の
最下位ビットD0114 からローレベルを入力する。ライ
ト側フリップフロップ110 は、セレクタ102 を切り換え
るために、セレクタ切換信号として使用するローカルC
PU92のデータ信号D1116 をローカルCPU92のライ
ト信号WR118 の立ち上がりエッジで保持する。
【0041】そして、セレクタ102 への切換信号入力12
0 がローレベルの時はセレクタ102が実線側に切り換わ
り、ハイレベルの時は破線側に切り換わる。CS入力12
2 は本バススイッチ94のチップセレクト入力信号であ
り、ローカルCPUバス96のある特定のアドレス値のと
きにローレベルとなり、バススイッチ94が選択される。
CS入力122 がハイレベルで、バススイッチ94が選択さ
れていないときは、WR信号118 およびRD信号124 は
無効となり、バススイッチ94へのリード/ライトはでき
なくなっている。また、そのとき、D1入力116 は無
効、D0出力114 はハイインピーダンスとなっている。
【0042】ローカルCPU92は一定時間間隔毎に、リ
ード信号112 の変化をリード側フリップフロップ104 か
ら読み込み、1であれば変化有りでホストCPU80が正
常であると判断し、リード側フリップフロップ104 をリ
セットする。このように、ローカルCPU92は、リード
側フリップフロップ104 の読み込みとリセットを一定時
間間隔にて繰り返し、リード側フリップフロップ104 か
ら0が読み出されたとき、ホストCPU80が異常である
と判断し、ローカルCPU92はバススイッチ94を破線側
に切り換え、ローカルCPUバス96とローカルバス76を
接続する。ローカルCPUバス96に接続されたローカル
CPU92はローカルバス76への接続により直接制御可能
なアドレス信号ラインとデータ信号ラインと制御信号ラ
インとを有しているので、バススイッチ94が破線側に切
り換わることでローカルCPU92からもローカルバス拡
張ボード68,70,72の制御を行える。
【0043】また、各ローカルバス拡張ボード68,70,
72は各機能を実現するために、各内部ローカルバス138
,140 ,142 にそれぞれI/OコントローラであるL
ANコントロールLSI144 と、グラフィックコントロ
ールLSI146 と、HDDコントロールLSI148 が接
続されており、場合によってはメモリ150 ,152 ,154
がそれぞれ接続されている。
【0044】一方、図3及び図4に示すように、PCI
拡張ボード78とマザーボード56とは、互いに平行に成る
ように接続する接続部材126 により接続されている。こ
の接続部材126 は、マザーボード56のコネクタ128 に対
してマザーボード56と垂直に実装される中継ボード130
と、中継ボード130 に設けられると共に接続されるPC
I拡張ボード78をマザーボード56と平行な方向に支持す
るPCIコネクタ132とを備えている。すなわち、マザ
ーボード56のコネクタ128 には中継ボード130のコネク
タ134 が接続され、また中継ボード130 のPCIコネク
タ132 にはPCI拡張ボード78のコネクタ136 が接続さ
れる。これにより、マザーボード56のPCIバス74がP
CI拡張ボード78のPCI変換LSI88およびバススイ
ッチ94を介してローカルバス76に接続される。このた
め、マザーボード56に対してPCI拡張ボード78を垂直
に設置する場合に比べて、情報表示装置50の小型化およ
び薄型化を図ることができる。
【0045】さらに、PCI拡張ボード78は、内部のロ
ーカルバス76を外部に拡張するためのコネクタ156 ,15
8 ,160 を有している。これらのコネクタ156 ,158 ,
160は、それぞれローカルバス拡張ボードであるLAN
コントロールボード68とグラフィックコントロールボー
ド70とHDDコントロールボード72の各コネクタ162,1
64 ,166 に接続されている。これにより、PCI拡張
ボード78のローカルバス76が、各ローカルバス拡張ボー
ド68,70,72のローカルバス138 ,140 ,142に接続さ
れる。したがって、マザーボード56のホストCPU80
は、ローカルバス76を介して接続されたLANコントロ
ールボード68とグラフィックコントロールボード70とH
DDコントロールボード72の制御が行える。
【0046】また、各ローカルバス拡張ボード68,70,
72とPCI拡張ボード78とは、ほぼ同一平面に成るよう
に接続される。これにより、マザーボード56に対してP
CI拡張ボード78および各ローカルバス拡張ボード68,
70,72が平行に設置されるので、情報表示装置50の小型
化および薄型化を図ることができる。
【0047】なお、本実施形態では、各ボード間の接続
はケーブルを用いず全てコネクタで行っているため、電
気的特性の劣化を防止できる。
【0048】以上により構成したこの発明に係る情報表
示装置50の実施形態について、以下にその動作を説明す
る。
【0049】マザーボード56に搭載されたホストCPU
80は、ホストバス84に接続されたホスト−PCIブリッ
ジ86を介して、PCIバス74にリード/ライト等のバス
サイクルによるアクセスが可能であると共に、PCI拡
張ボード78のPCIバス変換LSI88およびバススイッ
チ94を介して接続されるローカルバス76に対してもアク
セス可能である。これは、PCI拡張ボード78の1つの
機能であるPCIバス74をPCIバス変換LSI88がロ
ーカルバス76に変換することによる。また、バススイッ
チ94は、マザーボード56が正常でPCIバス74に対して
アクセス可能である場合には実線側に切り換えられてお
り、PCIバス変換LSI88はローカルバス76と接続さ
れている。
【0050】さらに、ホストCPU80は、ホストバス84
→ホスト−PCIブリッジ86→PCIバス変換LSI88
→バススイッチ94→ローカルバス76→ローカルバス138
を経て、LANコントロールボード68に搭載されたLA
NコントロールLSI144 とメモリ150 に対してアクセ
ス可能である。同様にホストCPU80は、ホストバス84
→ホスト−PCIブリッジ86→PCIバス変換LSI88
→ローカルバス76→ローカルバス140 を経て、グラフィ
ックコントロールボード70に搭載されたグラフィックコ
ントロールLSI146 とメモリ152 に対してアクセス可
能である。同様にホストCPU80は、ホストバス84→ホ
スト−PCIブリッジ86→PCIバス変換LSI88→ロ
ーカルバス76→ローカルバス142 を経て、HDDコント
ロールボード72に搭載されたHDDコントロールLSI
148 とメモリ154 に対してアクセス可能である。
【0051】言い換えれば、ホストCPU80からLAN
コントロールボード68とグラフィックコントロールボー
ド70とHDDコントロールボード72の制御が可能であ
り、ホストシステム52とのLAN54による通信や、表示
部58への画像信号の出力や、HDD162へのファイルア
クセスが行えることになる。
【0052】次に、PCI拡張ボード78に搭載されたロ
ーカルCPU92の動作について説明する。
【0053】ローカルCPU92は、マザーボード56のP
CIバス制御に関する構成要素が正常に動作している
か、何かしらの異常により動作が停止しているかを監視
する。この監視方法の一例としては、ローカルCPU92
が、ホストCPU80によるローカルバス76に対するアク
セスがあったかどうかを監視することにより行われる。
【0054】ローカルCPU92は、ローカルCPUバス
96で接続されているROM98に格納されたプログラムに
より動作する。メモリ100 はローカルCPU92のワーク
エリアとして使用されている。バススイッチ94は、通
常、マザーボード56が正常でPCIバス74に対してアク
セス可能である場合には実線側に切り換えられており、
PCIバス変換LSI88はローカルバス76に接続されて
いる。
【0055】バススイッチ94はPCIバス変換LSI88
のローカルバス76に対するリードアクセス時に変化する
リード信号の変化をIOポートから読み出せるようにな
っている。図2に示すように、リード側フリップフロッ
プ104 は、PCIバス変換LSI88のローカルバス側の
リード信号112 の立ち上がりエッジでセットされる。こ
のことは、ホストCPU80がローカルバス76に対してア
クセス可能であることを示す。ローカルCPU92は、リ
ード側フリップフロップ104 の値をバススイッチ94がロ
ーカルCPUバス96上に配置されているアドレス上のデ
ータ信号D0114 から読み込むことができる。
【0056】CS入力122 は本バススイッチ94のチップ
セレクト入力信号であり、ローカルCPUバス96のある
特定のアドレス値のときにローレベルとなり、バススイ
ッチ94が選択される。CS入力122 がハイレベルでバス
スイッチ94が選択されていないときは、WR信号118 お
よびRD信号124 は無効となり、バススイッチ94へのリ
ード/ライトはできなくなっている。またそのとき、D
1入力116 は無効、D0出力114 はハイインピーダンス
になっている。
【0057】ローカルCPU92は一定時間間隔にてリー
ド側フリップフロップ104 の値を読み込み、読み込んだ
値が1であればホストCPU80が正常、0であれば異常
であると判断する。正常と判断した場合には、バススイ
ッチ94の配置されたアドレスにデータ信号D0=0を書
き込み、リード側フリップフロップ104 をリセットす
る。ローカルCPU92は、一定間隔毎にバススイッチ94
のIOポートよりこのリード信号の変化を監視し、一定
時間以内に変化が有ればホストCPU80が正常とし、一
定時間たっても変化がなければホストCPU80は異常で
あると判断する。この例では、ホストCPU80の正常/
異常を一定時間以内にリードサイクルが有ったか否かで
判断しているため、ホストCPU80は、ローカルバス76
に一定時間以内に必ずアクセスする必要があり、ローカ
ルバス76に対してアクセスする要因が無くても、一定時
間以内にダミー的にリードアクセスを起動しなければな
らない。
【0058】ホストCPU80が異常であると判断した場
合、マザーボード56のPCIバス制御に関する構成要素
が故障して、PCIバス74に対してアクセス不可能と判
断し、ローカルバス76の制御権を得る。ローカルCPU
92はバススイッチ94を破線側に切り換え、ローカルCP
Uバス96とローカルバス76とを接続する。これは、ロー
カルCPU92がバススイッチ94のローカルCPUバス96
上で配置されているアドレスに対し、データ信号D1=
1を書き込むことによって行われる。このことにより、
ライト側フリップフロップ110 がセットされ、セレクタ
102 の切換信号120 が1になる。セレクタ102 への切換
信号120 が0のとき、セレクタ102 は実線側に切り換わ
り、1のとき破線側に切り換わる。通常、マザーボード
56が正常でPCIバス74に対してアクセス可能である場
合には、セレクタ102 の切換信号120 は0になってお
り、セレクタ102 は実線側に切り換えられている。
【0059】ローカルCPUバス96は、ローカルバス76
と接続することによりローカルCPU92がローカルバス
76を直接制御可能なアドレス信号ラインと制御信号ライ
ンを含んでいるため、バススイッチ94が破線側に切り換
わることで、ローカルCPU92からもローカルバス拡張
ボード68,70の制御が行える。したがって、ローカルC
PU92は、PCIバス制御に関する構成要素が故障して
いるマザーボード56に代わって、ローカルバス76を制御
し、ホストシステム52とのLAN54による通信や、表示
部58への画像信号の出力を行うことができ、情報表示装
置50として必要最低限の動作の継続が可能である。
【0060】上述したように本実施形態の情報表示装置
50によれば、PCI拡張ボード78とマザーボード56とを
接続部材126 により接続しているので、マザーボード56
のコネクタ128 をマザーボード56と平行な向きのPCI
コネクタ132 に変換することができ、PCI拡張ボード
78をマザーボード56に対して平行に取り付けることがで
きる。これにより、PCI拡張ボード78をマザーボード
56に対して垂直に取り付けた場合に比べて、論理制御部
60の小型化および薄型化を図ることができる。
【0061】また、本実施形態の情報表示装置50によれ
ば、PCI拡張ボード78はローカルバス76を他の機能を
持つローカルバス拡張ボードに接続するためのコネクタ
156,158 ,160 を有すると共に各ローカルバス拡張ボ
ードに共通するPCIバス変換LSI88等を備えている
ので、マザーボード56に機能を追加する場合にはPCI
拡張ボード78のコネクタ156 ,158 ,160 にローカルバ
ス拡張ボードを接続することができ、マザーボード56と
PCI拡張ボード78の接続はマザーボード56上の1つの
PCIコネクタ128 のみを使用して行うことができる。
したがって、マザーボード56に複数のPCI拡張ボード
を接続して装置を構成した場合に比べ、PCI拡張ボー
ド78側のPCIバス接続のために用いる論理回路部品数
を削減することができる。
【0062】さらに、本実施形態の情報表示装置50によ
れば、PCI拡張ボード78にローカルCPU92が搭載さ
れており、このローカルCPU92は、マザーボード56内
のPCIバス制御に関する構成要素が故障したことを検
出すると、ホストCPU80に代わり、ローカルバス76の
制御権を得て、ローカルバス76を介してLANコントロ
ールボード68およびグラフィックコントロールボード70
の制御を開始する。したがって、マザーボード56が何ら
かの故障でPCIバス74の制御が行えなくなった状態で
も、ローカルCPU92がLANコントロールボード68お
よびグラフィックコントロールボード70を制御して、情
報表示装置50として必要最低限の動作の継続を行うこと
ができる。
【0063】なお、ここに説明した実施形態は本発明の
好ましい一形態であって、本発明はこれに限定されるも
のではなく、要旨を逸脱しない範囲において種々変形し
て実施できることは勿論である。例えば、本実施形態で
は接続部材126 としてマザーボード56に対して垂直な中
継ボード130 とPCIコネクタ132 とを有するものにし
ているが、これには限られない。例えば図5及び図6に
示すように、接続部材168 を、マザーボード56のコネク
タ128 に接続可能であると共にPCI拡張ボード78に垂
直に設けた垂直コネクタとしても良い。この垂直コネク
タ168 は、PCI拡張ボード78に既に搭載されているも
のであり、この垂直コネクタ168 をマザーボード56のコ
ネクタ128 に挿入することにより、PCI拡張ボード78
をマザーボード56に対して平行に取り付けることができ
る。この垂直コネクタ168 によれば、PCI拡張ボード
78をマザーボード56に取り付けるために中継ボード130
を用いる必要がないので、部品点数を削減できる。
【0064】また、上述した実施形態では、PCIバス
を利用する接続装置67を情報表示装置50に搭載した場合
について説明してあるが、これには限られずPCIバス
を有するマザーボードに対して周辺装置等の他の装置を
接続する接続装置の全般に適用することができる。
【0065】
【発明の効果】以上説明したように、この発明に係るP
CIバスを利用する接続装置によれば、PCI拡張ボー
ドにローカルCPUを搭載しているので、マザーボード
がPCIバスの制御を行えなくなった場合でも、ローカ
ルCPUがホストCPUに代わり、ローカルバスの制御
権を得て、ローカルバス拡張ボードを介して接続された
他の装置を制御することができる。よって、PCIバス
を使用した組み込み装置において、マザーボードが何ら
かの故障でPCIバスの制御が行えなくなった状態で
も、装置として必要最低限の動作を継続させることがで
きる。
【0066】また、各ローカルバス拡張ボードはPCI
拡張ボードに接続されるので、他の機能をマザーボード
に追加する場合でも、新たなローカルバス拡張ボードを
PCI拡張ボードに接続するだけで良い。このため、マ
ザーボードにとってPCIバスによる接続は常に1箇所
に抑えられる。
【0067】また、請求項2の発明に係るPCIバスを
利用する接続装置によれば、PCI拡張ボードに、接続
した全ての前記ローカルバス拡張ボードに共通するPC
Iバス変換LSIとシリアルEEPROMとを設けてあるの
で、装置全体としての論理回路部品の増大が最小限に抑
えられる。このため、マザーボードに複数のPCI拡張
ボードを接続して装置を構成した場合に比べ、PCI拡
張ボード側のPCIバス接続のために用いる論理回路部
品数を削減することができる。よって、PCIバスを使
用した組み込み装置において、論理制御部の部品数を削
減できる。
【0068】また、請求項3の発明に係るPCIバスを
利用する接続装置によれば、マザーボードとPCI拡張
ボードとを接続部材により平行に接続することができる
ので、装置の小型化および薄型化を図ることができる。
【0069】また、請求項4の発明に係るPCIバスを
利用する接続装置によれば、中継ボードとPCIコネク
タとによりマザーボードとPCI拡張ボードとを平行に
接続することができる。
【0070】また、請求項5の発明に係るPCIバスを
利用する接続装置によれば、垂直コネクタによりマザー
ボードとPCI拡張ボードとを平行に接続することがで
きる。
【0071】一方、請求項6の発明に係る情報表示装置
によれば、マザーボードのホストCPUを含むPCIバ
スの制御に関する部分が故障した場合には、ローカルC
PUがホストCPUに代わってローカルバスを介してL
ANコントロールボードおよびグラフィックコントロー
ルボードを直接制御する。このため、マザーボードが何
らかの故障でPCIバスの制御が行えなくなった状態で
も、情報表示装置として必要最低限の動作を継続させる
ことができる。
【0072】また、他の機能をマザーボードに追加する
場合でもローカルバス拡張ボードをPCI拡張ボードに
接続するだけで良いので、マザーボードにとってPCI
バスによる接続は常に1箇所に抑えられる。さらに、P
CI拡張ボードに各ローカルバス拡張ボードの共通部分
が設けられるので、装置全体としての論理回路部品の増
大を最小限に抑えることができる。しかも、マザーボー
ドとPCI拡張ボードとを接続部材により平行に接続で
きるので、情報表示装置の小型化および薄型化を図るこ
とができる。
【図面の簡単な説明】
【図1】この発明に係るPCIバスを利用する接続装置
を搭載した情報表示装置を示すブロック図である。
【図2】バススイッチ及びその周辺の構成を示すブロッ
ク図である。
【図3】接続部材を示す正面図である。
【図4】各ボードの接続状態を示す斜視図である。
【図5】接続部材の他の実施形態を示す側面図である。
【図6】接続部材の他の実施形態を用いた各ボードの接
続状態を示す斜視図である。
【図7】従来のPCIバスを利用する接続装置を搭載し
た情報表示装置を示すブロック図である。
【図8】従来の各ボードの接続状態を示し、(a)は側
面図、(b)は斜視図である。
【符号の説明】
50 情報表示装置 52 ホストシステム 54 LAN 56 マザーボード 58 表示部 67 接続装置 68 LANコントロールボード(ローカルバス拡張ボー
ド) 70 グラフィックコントロールボード(ローカルバス拡
張ボード) 72 HDDコントロールボード(ローカルバス拡張ボー
ド) 74 PCIバス 76 ローカルバス 78 PCI拡張ボード 88 PCIバス変換LSI 90 シリアルEEPROM 92 ローカルCPU 126 接続部材 128 マザーボードのコネクタ 130 中継ボード 132 PCIコネクタ 168 垂直コネクタ(接続部材)

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 PCIバスを有するマザーボードに対し
    て他の装置を接続する接続装置において、 前記マザーボードの前記PCIバスに接続すると共にロ
    ーカルバスを有するPCI拡張ボードと、 前記PCI拡張ボードの前記ローカルバスに接続すると
    共に前記他の装置に接続するローカルバス拡張ボード
    と、 前記PCI拡張ボードに設けると共に前記ローカルバス
    拡張ボードを制御可能なローカルCPUとを備えること
    を特徴とするPCIバスを利用する接続装置。
  2. 【請求項2】 前記PCI拡張ボードに、接続した全て
    の前記ローカルバス拡張ボードに共通するPCIバス変
    換LSIとシリアルEEPROMとを設けたことを特徴とする
    請求項1記載のPCIバスを利用する接続装置。
  3. 【請求項3】 前記マザーボードと前記PCI拡張ボー
    ドとを、前記マザーボードと前記PCI拡張ボードとが
    平行に成るように接続する接続部材により接続したこと
    を特徴とする請求項1または2記載のPCIバスを利用
    する接続装置。
  4. 【請求項4】 前記接続部材を、前記マザーボードのコ
    ネクタに対して前記マザーボードと垂直に実装される中
    継ボードと、前記中継ボードに設けられると共に接続さ
    れる前記PCI拡張ボードを前記マザーボードと平行な
    方向に支持するPCIコネクタとを有するものにしたこ
    とを特徴とする請求項3記載のPCIバスを利用する接
    続装置。
  5. 【請求項5】 前記接続部材を、前記マザーボードのコ
    ネクタに接続可能であると共に前記PCI拡張ボードに
    垂直に設けた垂直コネクタとしたことを特徴とする請求
    項3記載のPCIバスを利用する接続装置。
  6. 【請求項6】 ホストシステムからLANを経由して受
    信した表示情報をPCIバスを有するマザーボードで処
    理して画像信号として表示部に出力する情報表示装置に
    おいて、 前記マザーボードに対して前記LANおよび前記表示部
    を接続するために請求項1から請求項5までのいずれか
    に記載したPCIバスを利用する接続装置を設けると共
    に、前記ローカルバス拡張ボードとしてLANインタフ
    ェース通信機能を有するLANコントロールボードと、
    画像信号出力機能を有するグラフィックコントロールボ
    ードとを備えることを特徴とする情報表示装置。
JP11090300A 1999-03-30 1999-03-30 Pciバスを利用する接続装置及びこれを利用する情報表示装置 Withdrawn JP2000284859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11090300A JP2000284859A (ja) 1999-03-30 1999-03-30 Pciバスを利用する接続装置及びこれを利用する情報表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11090300A JP2000284859A (ja) 1999-03-30 1999-03-30 Pciバスを利用する接続装置及びこれを利用する情報表示装置

Publications (1)

Publication Number Publication Date
JP2000284859A true JP2000284859A (ja) 2000-10-13

Family

ID=13994698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11090300A Withdrawn JP2000284859A (ja) 1999-03-30 1999-03-30 Pciバスを利用する接続装置及びこれを利用する情報表示装置

Country Status (1)

Country Link
JP (1) JP2000284859A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004126728A (ja) * 2002-09-30 2004-04-22 Nec Corp 電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004126728A (ja) * 2002-09-30 2004-04-22 Nec Corp 電子機器

Similar Documents

Publication Publication Date Title
US6769078B2 (en) Method for isolating an I2C bus fault using self bus switching device
US7085863B2 (en) I2C device including bus switches and programmable address
EP1358564B1 (en) System having i2c self bus switching devices
US5499346A (en) Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
US6745270B1 (en) Dynamically allocating I2C addresses using self bus switching device
CN1675625A (zh) 具有内部高速缓存和/或内存访问预测的内存集线器
US6816939B2 (en) Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor
JP2963426B2 (ja) バスブリッジ装置及びトランザクションフォワード方法
US20070250651A1 (en) System and Method of Substituting Redundant Same Address Devices on a Multi-Mastered IIC Bus
JPH11328100A (ja) ディジタル信号処理装置
US6906929B2 (en) Computer backplane with an accelerated graphics port
US6711647B1 (en) Computer system having internal IEEE 1394 bus
JP2002269029A (ja) 高信頼性情報処理装置及びそれに用いる情報処理方法並びにそのプログラム
JP2000284859A (ja) Pciバスを利用する接続装置及びこれを利用する情報表示装置
US20040177195A1 (en) Virtual SCSI enclosure services
CN100383757C (zh) 磁盘数据备份系统及其方法
US7945740B2 (en) Structure for a memory switching data processing system
US7343436B2 (en) Synchronous electronic control system and system control method
US7937537B2 (en) Memory switching data processing system
EP0382342B1 (en) Computer system DMA transfer
JPH0973429A (ja) コンピュータシステム及びバス間制御回路
US6415407B1 (en) Debugging device for a system controller chip to correctly lead its signals to IC leads
JP2011076528A (ja) Raidカードの冗長化方法及びraidカードの冗長化装置
JP2008204104A (ja) メモリカード制御装置及び電子機器
JPH11328104A (ja) ディジタル信号処理装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050406

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606