JPH04171520A - 電子回路基板の活線挿抜方法およびその情報処理システム - Google Patents

電子回路基板の活線挿抜方法およびその情報処理システム

Info

Publication number
JPH04171520A
JPH04171520A JP29897690A JP29897690A JPH04171520A JP H04171520 A JPH04171520 A JP H04171520A JP 29897690 A JP29897690 A JP 29897690A JP 29897690 A JP29897690 A JP 29897690A JP H04171520 A JPH04171520 A JP H04171520A
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit board
printed wiring
wiring board
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29897690A
Other languages
English (en)
Inventor
Takuji Okawa
大川 拓司
Yoshiharu Iwamoto
岩本 義晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP29897690A priority Critical patent/JPH04171520A/ja
Publication of JPH04171520A publication Critical patent/JPH04171520A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Protection Of Static Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はオンラインで着脱可能な電子回路基板により構
成される処理ユニットにおける電子回路基板の活線挿抜
方法およびその情報処理システムに関する。
〔従来の技術〕
従来のオンラインで着脱可能な電子回路基板により構成
される処理ユニットにおける電子回路基板の活線挿抜方
法は、特開昭63−208109号公報に記載のように
ドライバ禁止させるイネーブル信号線を追加し、かつド
ライバ出力の端子とイネーブル信号の端子の長さを異な
らせる構成により、ドライバ端子がオフの状態で着脱可
能にしていた。
[発明が解決しようとする課題] 上記従来技術はドライバ禁止操作を忘れて電子回路基板
の着脱を実施した場合に取り外すときには誤動作ですむ
が、装着するときには共通ハスへのドライバ信号が生し
て瞬間的なショートを発生させ、これにより素子劣化お
よび素子破壊をおこす場合があるという問題があった。
本発明はオンラインで着脱可能な電子回路基板により構
成される処理ユニットにおける電子回路基板の着脱時に
ドライバ禁止操作を忘れても、素子劣化や誤動作などの
障害要因を取り除くことのできる電子回路基板の活線挿
抜方法およびその情報処理システムを提供することを目
的とする。
[課題を解決するための手段〕 上記目的を達成するために、本発明の電子回路基板の活
線挿抜方法およびその情報処理システムは、印刷配線板
より電子回路基板に供給される電源線および接地線なら
びに電子回路基板より印刷配線板へ出力される信号をオ
フ状態とするイネーブル信号線を収容した第1端子群と
、イネーブル信号線によりオフ状態となる電子回路基板
より印刷配線板への出力信号線および電子回路基板の実
装状態を検出するための検出信号線を収容した第2端子
群とを有し、印刷配線板に対して第2端子群より第1端
子群が早く接続されるように電子回路基板を構成すると
共に、印刷配線板に電子回路基板の実装か未実装を検出
信号線を介して検出する手段と、該検出によりイネーブ
ル信号線をオン・オフする手段とを有し、印刷配線板を
含む処理ユニットにおいて電子回路基板の取り外しによ
る実装から未実装への変化を検出してイネーブル信号を
オフにし、また電子回路基板の装着による未実装から実
装への変化を検出してイネーブル信号をオンにするよう
にしたものである。ここでオフ状態とは素子インピーダ
ンスが十分に高く、その出力線を切り離しても外部回路
に影響を与えない状態をいう。
[作用〕 上記電子回路基板の活線挿抜方法およびその情報処理シ
ステムは、システムがオンライン中に電子回路基板を印
刷配線板に装着する場合ムこ、印刷配線板を含む処理ユ
ニット側が電子回路基板の実装・未実装を検出しており
、電子回路基板を印刷配線板から取り外した未実装状態
の時には電子回路基板の第1端子群に収容されたイネー
ブル信号線を印刷配線板側においてオフとしておく。そ
の後に電子回路基板を印刷配線板に挿入すると、先ず電
子回路基板の第1端子群が印刷配線板に接続され、この
とき第1端子群には電源線および接地線ならびに電子回
路のイネーブル信号線が収容されているので、電子回路
基板上の電子回路に電源が供給されてその圧力がイネー
ブル信号線によりオフとなる。次いで電子回路の出力信
号線を収容した第2#A子群が印刷配線板に接続され、
このとき処理ユニット側が電子回路基板を印刷配線板に
装着した実装状態であることを検出して、イネーブル信
号をオンとする。このように電子回路基板の装着時には
必ず一旦は電子回路基板の出力信号線がオフ状態となる
ので、電子回路基板の出力信号線に接続された他の電子
機器を誤動作させることをなくし、また瞬間的なショー
トを発生させて電子回路基板内の素子劣化等を起す障害
要因を取り除くことが可能となる。
〔実施例〕
以下に本発明の実施例を第1図から第6図により説明す
る。
第1図は本発明による電子回路基板の活線挿抜方法の一
実施例を示す電子回路基板の構成図である。第1図にお
いて、処理ユニット12例の印刷配線板1に接続される
電子回路基板2は電源線8と接地線9と電子回路素子6
のイネーブル信号線7とを収容した第1端子群4と、電
子回路素子6の出力信号線10と電子回路基板2の実装
状態検出信号線11とを収容した第2端子群3とを有す
る。また電子回路基板2の内部回路5の出力は電子回路
素子6および第2端子群3を介して処理ユニット12例
の印刷配線板1に接続され、実装状態検出信号線11は
内部回路5等の信号源から第2端子群3を介して処理ユ
ニシト12例の印刷配線板1に接続される。
第2図は第1図の電子回路基板の活線挿抜手段を有する
情報処理システムの一実施例を示すブロック図である。
第2図において、中央処理ユニソトの処理ユニット12
にハス13を介して複数の配下装置の電子回路基板2が
接続される情報処理システムにおいて、故障した配下装
置の電子回路基板2の障害による交換や配下装置の電子
回路基板2の増設に伴う電子回路基板2の着脱を行なう
場合に、第1図の電子回路基板2の活線挿抜手段により
電子回路基板2の着脱を行なうことにより、着脱時のイ
ネーブル信号7の誤操作に無関係に電子回路基板2の素
子劣化や誤動作を防止する。
第3図は第1図および第2図の電子回路基板2の装着時
のフローチャートである。第3図において、電子回路基
板2を処理ユニット12例の印刷配線板1に接続する場
合の手順は(処理100)、該当の電子回路基板2が処
理ユニット12例の印刷配線板1に接続されでいない未
実装の状態を実装状態検出信号線11の実装検出信号オ
フにより処理ユニット12側が検出して、電子回路基板
2の電子回路素子6のイネーブル信号線7のイネーブル
信号を処理ユニット12の印刷配線板1側においてオフ
とする(処理101)。つぎに電子回路基板2を処理ユ
ニット12側の印刷配線板1に挿入すると先ず第1端子
群4が印刷配線板1に接続され、電源線8および接地線
9を介して電子回路素子6および内部回路5に印刷配線
板1より電源が供給されると共にイネーブル信号線7が
電子回路素子6に接続される(処理102)。このとき
イネーブル信号線7はイネーブル信号オフとなっている
ので電子回路素子6の出力信号線10はオフとなる(処
理103)。ついで第1端子群4の接続後に第2端子群
3が接続され、出力信号線10が印刷配線板lに接続さ
れると共に該当の電子回路基板2の実装状態検出信号線
11が印刷配線板1に接続されて実装検出信号オンとな
る(処理104)。ここで該当の電子回路基板2の印刷
配線板1゛への接続が終了する(処理105)。つぎに
処理ユニット12側は印刷配線板1に電子回路基板2が
装着されたことを実装検出信号線11の実装検出信号オ
ンにより検出した後に、該当の電子回路基板2の電子回
路素子6のイネーブル信号線7をオンにする(処理10
6)。これにより電子回路基板2の出力信号線10がオ
ンされ、電子回路基板2のオンライン組み込みが可能と
なる。
ここでオンラインとは電子回路基板2における内部回路
5および電子回路素子6等の回路が、その接続されてい
る情報処理システムの中央処理ユニット12等の直接制
御下にある状態をいう(処理107)。ここで該当の電
子回路基板2の接続終了となる(処理108)。
上記のように電子回路基板2の出力信号線10が処理ユ
ニシト12側の印刷配線板1に接続される時には、その
電子回路素子6に必ず電源およびイネーブル信号線7の
イネーブル信号オフが供給されているため、出力信号線
10はオフとなる。
したがって電子回路基板2の装着の際の電子回路素子6
および内部回路5の電源不安定状態による誤動作を防止
することができる。また電子回路基板2の装着の際に特
別な操作手順や特別な機器を必要としないため、誤動作
による素子の劣化等を防止すると共に経済的な電子回路
基板2の装着が可能となる。
第4図は第1図および第2図の電子回路基板2と処理ユ
ニット12との接続構成図である。第4図において、複
数の電子回路基板2はバス13を介して処理ユニット1
2に接続される。ハス13はデータバス、アドレスバス
、制御入力バス、制御出力ハスから成り、複数の電子回
路基板2はノース13の各ハスと接続して信号の送受信
を行なうための電子回路素子6を有する。また処理ユニ
ット12のイネーブル信号線7および実装状態検出信号
線11は電子回路基板2ごとに設けられており、イネー
ブル信号線7は電子回路基板2内の電子回路素子6の出
力を制御するものであり、イネーブル信号をオフにする
と電子回路素子6の出力はオフとなり、イネーブル信号
をオンにすると電子回路素子6の出力はオンとなって“
0パまたは“1”となる。電子回路基板2の電子回路素
子6および内部回路の電源および接地は電源線8および
接地線9を介して電子回路基板2の外部より与えられる
第5図は第1図および第2図の電子回路基板2の端子構
造図である。第5図において、電子回路基板2のデータ
バス、アドレスバス、制御入力バス、制御出力バスおよ
び実装状態検出信号線11に接続される端子は第2端子
群3に収容され、イネーブル信号線7、電源線8および
接地線9に接続される端子は第1端子群4に収容される
。この電子回路基板2は電子回路基板2を印刷配線板1
に固定されたコネクタに接続するときには、第2端子群
3より突出している第1端子群4が先に印刷配線板1に
接続される。
第6図は第1図および第2図の電子回路基板2を印刷配
線板1のコネクタに接続する場合のタイミングチャート
である。第6図において、電子回路基板2を実装してい
ない状態にある時間t、以前においては実装状態検出信
号線11の実装検出信号はOFF (未実装)で、電子
回路素子6に接続されるイネーブル信号線7のイネーブ
ル信号はOFFであり、電子回路基板2内の電子回路素
子6には電源線8および接地線9から電源が供給されて
おらず、電子回路素子6の出力信号線10の出力および
電子回路素子6の出力に接続される印刷配線板1上の信
号は無電圧状態である。つぎに時刻t1において電子回
路基板2を印刷配線板1に挿入すると、まず時刻t2に
おいてイネーブル信号線7と電源線8および接地線9の
端子が収容されている第1端子群4が印刷配線板1のコ
ネクタに接続され、これにより電子回路素子6に電源が
供給されるが電源が安定する時間t3までの間の電子回
路素子6の出力は不確定状態となる。ついで電源が安定
した時間t3からはイネーブル信号がOFFのため電子
回路素子6の出力はOFF状態となる。つぎに時刻t4
において電子回路素子6の出力信号線10および実装状
態検出信号線11の端子が収容されている第2端子群3
が印刷配線板1のコネクタに接続されると、実装状態検
出信号線11の実装検出信号はON(実装)となると共
に印刷配線板1上の信号は実装検出信号線11の信号を
除いてOFF状態となる。ここで電子回路基板2の印刷
配線板1への接続が終了し、ついで時間t、においで処
理ユニット11側は実装状態検出信号線11の実装検出
信号ON(実装)の検出によりイネーブル信号線7のイ
ネーブル信号をONにし、これにより電子回路素子6の
出力および印刷配線板1上の実装検出信号を除く信号は
“′0゛または“1”となって電子回路基板2のオンラ
イン組み込みが可能となる。
上記のように電子回路基板2の電子回路素子6の出力端
子が処理ユニット12側の印刷配線板1のコネクタに接
続された場合には、電子回路素子6の出力は必ずOFF
状態となっているので印刷配線板1上の信号は不確定状
態になることがなく、したがって電子回路基板2内の素
子劣化等をひき起すことがない。
上記の印刷配線板1を含む処理ユニット12側における
電子回路基板2の実装状態検出信号線11による実装か
未実装の検出手段の実施例として、電子回路基板2から
実装されていることをシリアル信号で通知する手段によ
り送られる信号を検出して実装検出信号をオンとする手
段がある。
また処理ユニット12例の印刷配線板1の一部に設けら
れた光センサ等の感知器が、電子回路基板2の実装時に
端子群により光が遮断されて導通が妨げられることによ
り実装検出信号をオフとし、また電子回路基板2の未実
装時に光による導通が生じて実装検出信号をオンとする
手段がある。
また処理ユニット12側に装備されているマイクロコン
ピュータ等から周期的なヘルスチェックを実施し、電子
回路基Fi2からのアンサがあれば実装検出信号をオン
とし、アンサがなければ実装検出信号をオフとする手段
等がある。
上記実施例の電子回路基板の構成および電子回路基板の
実装・未実装の検出手段に限定されることなく、複数の
電子回路基板により構成されるシステムにおいて電子回
路基板の障害あるいは増設によりオンライン状態のまま
電子回路基板の取り外しまたは装着を実施する場合に、
電子回路基板のドライバ禁止信号のオン・オフを電子回
路基板の実装・未実装の検出により実施する手段を有し
て成る電子回路基板の活線挿抜手段を有する情報処理シ
ステムが実施可能である。
口発明の効果] 本発明によれば、電子回路基板の装着用の機器を用いず
にオンライン中にイネーブル信号の誤操作に関係なく電
子回路基板内の素子劣化等を防止して電子回路基板を装
着できるという効果が得られる。
【図面の簡単な説明】
第1図は本発明による電子回路基板の活線挿抜方法の一
実施例を示す電子回路基板構成図、第2図は第1図の電
子回路基板の活線挿抜手段を有する情報処理システムの
一実施例を示すブロック図、第3図は第1図および第2
図の電子回路基板の装着時のフローチャート、第4図は
第1図および第2図の電子回路基板の接続構成図、第5
図は第1図および第2図の電子回路基板の端子構造図、
第6図は第1図および第2図の電子回路基板の接続する
場合のタイミングチャートである。 1・・・印刷配線板、2・・・電子回路基板、3・・・
第2端子群、4・・・第1端子群、5・・・内部回路、
6・・・電子回路素子、7・・・イネーブル信号線、8
・・・電源線、9・・・接続線、10・・・出力信号線
、11・・・実装状態検出信号線、12・・・処理ユニ
ット、13・・・ハス。 代理人 弁理士 秋 本 正 実 第1図 第2図 第6図

Claims (1)

  1. 【特許請求の範囲】 1、印刷配線板に着脱される端子群が1辺に配列された
    電子回路基板において、印刷配線板より電子回路基板内
    の電子回路へ供給される電源線および接地線ならびに電
    子回路基板より印刷配線板へ出力される出力信号線をオ
    フ状態とするイネーブル信号線を収容した第1端子群と
    、電子回路基板より印刷配線板への出力信号線および電
    子回路基板の実装状態を検出するための検出信号線を収
    容した第2端子群とを有し、電子回路基板を印刷配線板
    に装着する時に第2端子群より第1端子群が早く印刷配
    線板に接続され、また電子回路基板を印刷配線板から取
    り外す時に第1端子群より第2端子群が早く印刷配線板
    から切り離されるように構成すると共に、電子回路基板
    が印刷配線板に実装されているか未実装であるかを上記
    検出信号線を介して検出する手段と、該検出手段の検出
    により電子回路基板より印刷配線板へ出力される出力信
    号線をオフ状態とするイネーブル信号線をオン・オフす
    る手段とを有し、上記電子回路基板が印刷配線板に実装
    されているか未実装であるかを検出する手段により実装
    から未実装となった変化を検出した時に上記イネーブル
    信号線をオフとし、また未実装から実装への変化を検出
    した時に上記イネーブル信号線をオンにすることを特徴
    とする電子回路基板の活線挿抜方法。 2、上記電子回路基板が印刷配線板に実装されているか
    未実装であるかを検出する手段は電子回路基板が印刷配
    線板に実装時に個々の電子回路基板から実装されている
    ことを上記検出信号線を介してシリアル信号で通知する
    のを検知する手段を用いたことを特徴とする請求項1記
    載の電子回路基板の活線挿抜方法。 3、上記電子回路基板が印刷配線板に実装されているか
    未実装であるかを検出する手段は上記印刷配線板を含む
    処理ユニット側に装備された光センサ等の感知器により
    上記検出信号線に相当した実装か未実装の状態を感知す
    る手段を用いたことを特徴とする請求項1記載の電子回
    路基板の活線挿抜方法。 4、上記電子回路基板が印刷配線板に実装されているか
    未実装であるかを検出する手段は上記印刷配線板を含む
    処理ユニット内に装備されたマイクロコンピュータ等か
    らの周期的なヘルスチェックを実施して上記検出信号線
    を介して電子回路基板からのアンサがあれば実装状態と
    判断する手段を用いたことを特徴とする請求項1記載の
    電子回路基板の活線挿抜方法。 5、上記電子回路基板が印刷配線板に実装されているか
    未実装であるかを検出する手段と該検出手段の検出によ
    り電子回路基板より印刷配線板へ出力される出力信号線
    をオフ状態とするイネーブル信号線をオン・オフする手
    段とは上記印刷配線板を含む処理ユニットに有すること
    を特徴とする請求項1から請求項4のいずれかに記載の
    電子回路基板の活線挿抜方法。 6、印刷配線板に着脱される端子群が1辺に配列された
    電子回路基板を有する情報処理システムにおいて、上記
    電子回路基板は印刷配線板より電子回路基板内の電子回
    路へ供給される電源線および接地線ならびに電子回路基
    板より印刷配線板へ出力される出力信号線をオフ状態と
    するイネーブル信号線を収容した第1端子群と、電子回
    路基板より印刷配線板への出力信号線および電子回路基
    板の実装状態を検出するための検出信号線を収容した第
    2端子群とを有し、該電子回路基板を印刷配線板に装着
    する時に第2端子群より第1端子群が早く印刷配線板に
    接続され、また電子回路基板を印刷配線板から取り外す
    時に第1端子群より第2端子群が早く印刷配線板から切
    り離されるように構成されると共に、該電子回路基板が
    印刷配線板に実装されているか未実装であるかを検出す
    る手段と、該検出手段により実装から未実装となった変
    化を検出した時に電子回路基板より印刷配線板へ出力さ
    れる出力信号線をオフ状態とするイネーブネ信号線をオ
    フとしまた未実装から実装への変化を検出した時に上記
    イネーブル信号線をオンとする手段とを有して成る電子
    回路基板の活線挿抜手段を有することを特徴とする情報
    処理システム。 7、上記電子回路基板が印刷配線板に実装されているか
    未実装であるかを検出する手段と、該検出手段により実
    装から未実装となった変化あるいは未実装から実装への
    変化を検出した時に上記イネーブル信号線をオフあるい
    はオンする手段とは上記印刷配線板を含む処理ユニット
    に有することを特徴とする請求項6記載の情報処理シス
    テム。 8、複数の電子回路基板により構成される情報処理シス
    テムにおいて、電子回路基板の障害あるいは増設により
    オンライン状態のまま電子回路基板の取り外しまたは装
    着を実装する場合に、電子回路基板のドライバ禁止信号
    のオン・オフを電子回路基板の実装・未実装の検出によ
    り実施する手段を有して成る電子回路基板の活線挿抜手
    段を有することを特徴とする情報処理システム。
JP29897690A 1990-11-06 1990-11-06 電子回路基板の活線挿抜方法およびその情報処理システム Pending JPH04171520A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29897690A JPH04171520A (ja) 1990-11-06 1990-11-06 電子回路基板の活線挿抜方法およびその情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29897690A JPH04171520A (ja) 1990-11-06 1990-11-06 電子回路基板の活線挿抜方法およびその情報処理システム

Publications (1)

Publication Number Publication Date
JPH04171520A true JPH04171520A (ja) 1992-06-18

Family

ID=17866627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29897690A Pending JPH04171520A (ja) 1990-11-06 1990-11-06 電子回路基板の活線挿抜方法およびその情報処理システム

Country Status (1)

Country Link
JP (1) JPH04171520A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098582A (ja) * 2008-10-17 2010-04-30 Nec Commun Syst Ltd 出力停止制御回路と通信装置及び出力停止制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098582A (ja) * 2008-10-17 2010-04-30 Nec Commun Syst Ltd 出力停止制御回路と通信装置及び出力停止制御方法

Similar Documents

Publication Publication Date Title
US4468612A (en) Arrangement for indicating when different types of electrical components are interconnected
US5297261A (en) Multiprocessor system with power-on reset function
JPH04171520A (ja) 電子回路基板の活線挿抜方法およびその情報処理システム
JP3570823B2 (ja) 多重伝送装置
JPH08125361A (ja) 活性挿抜可能なプリント基板
JPS63208109A (ja) 電子回路基板
JPS60134924A (ja) オプシヨンユニツト接続方式
JP3110125B2 (ja) 活線挿抜制御方式
JPH05134790A (ja) ケーブルの誤接続防止回路
JP2630520B2 (ja) 基板活線挿抜方式
JPS5931240B2 (ja) オンラインで着脱可能な電子回路基板
JP2980454B2 (ja) 状態保護方式
JPH10177080A (ja) 回路基板構造
JP3042522B1 (ja) プリント基板の異同検知機構
JP2830486B2 (ja) 通信装置
JPS5836197Y2 (ja) パツケ−ジの給電回路
JP3348688B2 (ja) 不要警報抑圧回路
JPH113142A (ja) プログラマブルコントローラにおけるモジュールの活線挿抜構造
JPH0664510B2 (ja) 活線装着可能なカード機器
JPH04194672A (ja) プリント基板の誤接続検出装置
JPS6055420A (ja) 電源制御方式
JPH07253834A (ja) モジュール挿抜制御装置
JP3076157B2 (ja) プラグイン電源装置
JPS62252244A (ja) 回線切替え装置の回路分割方式
JPH02235126A (ja) ユニット誤挿入防止システム