JPH09138715A

JPH09138715A - 活線挿抜制御装置

Info

Publication number: JPH09138715A
Application number: JP7295524A
Authority: JP
Inventors: Kenichi Ofuji; 謙一大藤; Yuichi Tokunaga; 雄一徳永
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-11-14
Filing date: 1995-11-14
Publication date: 1997-05-27

Abstract

(57)【要約】【課題】基板の活線挿入において、電流の回り込みに
よる部品破壊や、不正なリセット動作を防止する。【解決手段】基板が活線挿入されると、各電源ピン１
２０〜１２３から電源が供給された各電源プレーン１１
１〜１１３の回路から電源状態監視信号２０４〜２０６
が出力される。これら、電源状態監視信号の状態を監視
することでリセット制御回路２０３は各電源プレーンの
電源電圧を感知することができる。リセット制御回路２
０３はリセット制御信号２０２をすべてのプレーンに電
源が供給されたことを検出するまで高電位に保つ。基板
リセット回路２０１はリセット制御信号２０２が低電位
になってから一定期間、基板内の回路に基板リセット信
号２０７を出力し続ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ等の
電子機器を使用する装置に付属して、装置を構成する基
板に故障が発生した際に装置の動作を停止することなく
故障した基板をすみやかに抜出し、基板を交換した後に
装置の動作を正常な状態に戻す基板の活線挿抜制御装置
に関するものである。

【０００２】

【従来の技術】コンピュータを使用した一般の装置で
は、その装置を構成する基板が故障した場合、装置の動
作を一旦停止させ、その基板を交換した後に動作を再開
するという一連の作業が必要であった。このため、装置
を構成する基板のうち、該故障基板と電気的な接続関係
にあった他の基板からの漏電、または機械的に接触して
いた基板の動作障害の誘発を防ぐ意味で、装置の主電源
を遮断し、基板の交換作業の間、動作を停止した状態に
保持しておく必要があった。ただし、これでは装置の稼
働状態が中断されることになり、例えば発電所などの監
視制御装置などのように、常時稼働していることが要求
されるシステムにおいては、この中断によってシステム
全体が致命的な回復不能状態に陥ってしまう可能性があ
った。従来、このような状況を回避するため、IEEE Sta
ndard８９６.１−−１９９１の規格で、図１２に示すよ
うな基板の活線挿抜方法が提案されている。図におい
て、９１は稼働装置、９２は基板、９３は基板９２を接
続するバックプレーン、９４は稼働装置９１の主電源か
らバックプレーン９３を通して基板９２に電力を供給す
るための電源線、９５は基板９２のフロントパネル、９
６は基板９２の故障発生を係員に知らせるＬＥＤラン
プ、９７は基板９２とバックプレーン９３の接続状態を
機械的に制御するための基板接続制御スイッチである。
この活線挿抜方法では、交換する基板のフロントパネル
の正面図は図１３に示すような構成になっている。故障
発生時に係員は、基板接続制御スイッチ９７をオフにし
て基板９２をバックプレーン９３から取り外せる状態に
した後、基板９２を取り出す。基板９２を挿入する場合
は、基板９２とバックプレーン９３の接続を確認した
後、基板接続制御スイッチ９７をオンにして稼働装置９
１を再始動する。

【０００３】従来の活線挿抜方法は上記のような構成で
あり、稼働中の装置の動作を停止することなく基板交換
作業を開始することができる。

【０００４】また、特開平０４−２４５８７２は、活線
挿入に於いて電流の回り込みによる部品の破壊や誤動作
を防止するために、電源を有する稼働装置内の出力部分
の回路をオープンタイプとした構成であるが、被制御装
置が複数の電源プレーンに分割された構成の場合、プレ
ーン相互の電流回り込みを防止することができないとい
う欠点があった。

【０００５】

【発明が解決しようとする課題】従来の基板交換は、上
記のような方式の活線挿抜方法により行っていた。この
従来例では、バックプレーンと基板の接続部のコネクタ
が完全に接触したことを確認することと係員が基板接統
制御スイッチを押すことが連動していないという不都合
があった。そのため係員が基板を挿入するときに、人為
的なミスによって、バックプレーンと基板の接続部のコ
ネクタが完全に接触する前にスイッチを押してしまい、
稼働装置が正常に動作できないという問題点があった。
あるいは活線挿入に於いて、電源プレーン間の電流の回
り込みによる基板内部回路の破壊、誤動作を防止するこ
とができないという問題点があった。

【０００６】また、基板を活線挿入する場合、先に接触
した側のコネクタから電源の供給を受けた部品から出力
された信号が誤ってリセット信号とみなされ、このリセ
ット信号が基板内部の回路をリセットするための回路で
あるリセット回路に流れ込み、誤ったリセット動作をし
てしまうという問題点があった。リセット動作とは、基
板内部の回路を初期化する動作である。ここでいう誤っ
たリセット動作とは、誤って流れ込んだ信号によるリセ
ット動作を指す。

【０００７】本発明は、上記のような問題点を解消する
ためになされたもので、活線挿入の際に基板とバックプ
レーンの各ピンの接続状態にばらつきが生じた場合に、
電源投入と認識されることを防止する活線挿抜制御装置
を提供することを目的としている。さらに基板内部で電
源供給に時間差が発生した場合においても、基板内の部
品の破損を防止する活線挿抜制御装置を提供することを
目的としている。

【０００８】

【課題を解決するための手段】この発明の活線挿抜制御
装置は、回路を配置した基板をバックプレーンに脱着し
て活線挿抜を行う活線挿抜制御装置において、以下の要
素を備えたことを特徴とする。（ａ）上記基板を上記バックプレーンに脱着する基板脱
着レバー、（ｂ）上記基板脱着レバーに連動して、上記
基板の状態を制御する基板状態制御信号を出力する基板
状態制御スイッチ、（ｃ）上記基板状態制御スイッチが
出力した基板状態制御信号に対応してリセット信号を生
成するリセット回路。

【０００９】上記リセット回路は、上記基板状態制御信
号を受信して基板内部保護要求信号を出力する基板状態
制御回路と、上記基板内部保護要求信号を受信して上記
基板に配置された回路のリセット状態を解除する基板内
部保護回路とを備えたことを特徴とする。

【００１０】上記基板状態制御回路は、さらに、基板挿
入処理要求信号を出力し、上記活線挿抜制御装置は、上
記基板状態制御回路により出力された基板挿入処理要求
信号を入力し基板挿入処理を実行する処理装置を備えた
ことを特徴とする。

【００１１】この発明の活線挿抜制御装置は、分割され
た電源プレーンから成る基板の活線挿抜を行う活線挿抜
制御装置において、以下の要素を備えたことを特徴とす
る。（ａ）上記基板への電源供給後、上記基板をリセットす
る基板リセット信号を一定時間出力する基板リセット回
路、（ｂ）上記分割された電源プレーンの全てに電源が
供給されたことで上記基板リセット回路の出力を抑制す
る基板リセット制御回路。

【００１２】上記分割された電源プレーンは、第１の電
源ピンにより電源を供給される第１の電源プレーンおよ
び、上記第１の電源ピンよりも長さが短い第２の電源ピ
ンにより電源を供給され電源の供給状態を示す電源状態
監視信号を出力する第２の電源プレーンであり、上記基
板リセット制御回路は、上記第１の電源プレーンに備え
られ、上記第２の電源プレーンから出力される上記電源
状態監視信号を監視し、リセット制御信号を出力すると
ともに、上記基板リセット回路は、上記基板リセット制
御回路から出力されるリセット制御信号に対応して基板
リセット信号を出力することを特徴とする。

【００１３】上記基板は、上記第２の電源プレーンを複
数備え、上記基板リセット制御回路は、上記複数の第２
の電源プレーンの全てに電源が供給されたとき、リセッ
ト制御信号を出力することを特徴とする。

【００１４】この発明の活線挿抜制御装置は、分割され
た電源プレーンから成る基板の活線挿抜を行う活線挿抜
制御装置において、以下の要素を備えたことを特徴とす
る。（ａ）上記基板への電源供給後、上記基板をリセットす
る基板リセット信号を一定時間出力する基板リセット回
路、（ｂ）上記基板リセット信号が有効な期間に、早期
に電源が供給された電源プレーンの部品から、他の電源
プレーンへ出力される信号のレベルを低電位に保持する
出力回路。

【００１５】上記分割された電源プレーンは、第１の電
源ピンにより電源を供給される第１の電源プレーンおよ
び、第２の電源ピンにより電源を供給される第２の電源
プレーンであり、上記基板リセット回路は、上記第１の
電源プレーンに備えられ、上記活線挿抜制御装置は、さ
らに、上記第１の電源プレーンに、出力イネーブル信号
を出力する出力制御回路を備え、上記出力回路は、上記
出力制御回路から出力された上記出力イネーブル信号と
上記第１の電源プレーンに備えられた回路からの入力信
号とを入力し、入力した上記出力イネーブル信号と上記
回路からの入力信号の論理積を出力信号として出力する
ことを特徴とする。

【００１６】この発明の活線挿抜制御装置は、以下の要
素を備えたことを特徴とする。（ａ）入力信号を入力し、上記入力信号のレベルに対応
し出力を制御するトランシーバ、（ｂ）上記トランシー
バの出力を制御するための信号を発生するトランシーバ
出力制御回路、（ｃ）上記トランシーバに供給される電
源の立ち上がりに連動して上記トランシーバ出力制御回
路の入力信号のレベルを制御する電源連動回路。

【００１７】上記活線挿抜制御装置は、第１の電源ピン
により電源を供給される第１の電源プレーンと、第２の
電源ピンにより電源を供給される第２の電源プレーンと
を備え、上記トランシーバ出力制御回路は、上記第１の
電源プレーンに備えられ、第１の電源ピンにより供給さ
れる電源の電圧に対応して出力イネーブル信号を第１の
電位にし、上記電源連動回路は、上記第２の電源プレー
ンに備えられ、第２の電源ピンにより供給される電源の
電圧に対応して上記出力イネーブル信号を第２の電位に
維持し、上記トランシーバは、上記第２の電源プレーン
に備えられ、上記トランシーバ出力制御回路から出力さ
れる出力イネーブル信号及び上記第２の電源プレーンに
備えられた回路からの入力信号を入力し、入力した上記
出力イネーブル信号及び上記第２の電源プレーンに備え
られた回路からの入力信号が共に同じ電位になると信号
を出力することを特徴とする。

【００１８】この発明の活線挿抜制御装置は、以下の要
素を備えたことを特徴とする。（ａ）第１の電源供給手段により電源を供給され、出力
信号を出力する第１の基板回路、（ｂ）第２の電源供給
手段により上記第１の基板回路よりも遅れて電源を供給
される第２の基板回路、（ｃ）上記第１の基板回路から
出力される出力信号を制御する出力制御信号を、上記第
２の基板回路に供給される電源の状態に対応して出力す
る出力信号制御回路。

【００１９】上記第１の電源供給手段は、第１の電源ピ
ンと第１の電源線から成り、上記第２の電源供給手段
は、第２の電源ピンと第１の電源線よりも長さが長い第
２の電源線から成り、上記出力信号制御回路は、上記第
２の基板回路に電源を供給する第２の電源線の電圧上昇
を監視し上記第１の基板回路より出力される出力信号を
制御する出力制御信号を出力することを特徴とする。

【００２０】この発明の活線挿抜制御装置は、以下の要
素を備えたことを特徴とする。（ａ）第１の端子と、上記第１の端子よりも長さが短い
第２の端子を備えたコネクタ、（ｂ）上記第２の端子の
入力信号に対応して基板リセット信号を出力する基板リ
セット回路。

【００２１】上記活線挿抜制御装置は、上記第２の端子
の入力信号の電位を変化させる抵抗を備え、上記基板リ
セット回路は、上記抵抗により電位が変化した入力信号
に対応して基板リセット信号を出力することを特徴とす
る。

【００２２】この発明の活線挿抜制御装置は、以下の要
素を備えたことを特徴とする。（ａ）電源投入時のシステムリセット信号を受信し、出
力信号を出力するトランシーバ、（ｂ）基板の活線挿入
時に、上記トランシーバに入力されるシステムリセット
信号を制御する電圧制御回路、（ｃ）上記トランシーバ
の出力信号を取り込み、取り込んだ出力信号を検査して
活線挿入と電源投入とを判定し、リセット抑制信号を出
力する活線挿入判定回路、（ｄ）上記活線挿入判定回路
が出力するリセット抑制信号に対応して基板リセット信
号の出力を抑制する基板リセット回路。

【００２３】この発明の活線挿抜制御装置は、以下の要
素を備えたことを特徴とする。（ａ）活線挿抜のための動作を指示する活線挿抜指示信
号を送信する送信回路、（ｂ）上記活線挿抜指示信号を
受信し、基板内部への電源及び信号の供給を正常な状態
に制御し、基板リセット信号を出力し、上記活線挿抜の
ための動作の完了を通知する活線挿抜完了信号を送信す
る基板状態制御回路、（ｃ）上記基板状態制御回路が送
信する活線挿抜完了信号を受信する受信回路。

【００２４】上記活線挿抜制御装置は、さらに、上記送
信回路と受信回路に接続され、活線挿抜のための動作を
指示するとともに、システムの状態を監視するシステム
監視装置を備えたことを特徴とする。

【００２５】

【発明の実施の形態】

実施の形態１．図１は本発明による活線挿抜制御装置の
実施の形態１の構成図である。図１において１０は基
板、２０はシステムバスを内蔵したバックプレーン、１
０１は基板脱着レバー、１０２は基板状態制御スイッ
チ、１０３は基板状態制御回路、１０４は基板状態制御
信号、１０５は基板内部保護回路、１０６は基板内部保
護要求信号、１０７は基板挿入処理要求信号、１０８は
処理装置である。

【００２６】次に図１を用いて、実施の形態１の活線挿
抜制御装置の動作を説明する。基板１０が筺体にセット
されると、バックプレーン２０に内蔵されているシステ
ムバスから供給されるシステムリセット信号によって基
板もリセットされる。このリセット状態が解除され、動
作可能な状態となるまでを順を追って説明する。係員は
稼働中の装置に基板１０を挿入する際基板脱着レバー１
０１を操作する。基板脱着レバー１０１は、フロントパ
ネルに装着される。係員が基板脱着レバー１０１に力を
加えることにより、てこの原理により基板１０を筺体か
ら出し入れする。なお、この基板脱着レバー１０１に
は、基板１０を固定する機能はない。ここで述べた基板
脱着レバー１０１の機能は従来からあるものだが、この
実施の形態の特徴は基板脱着レバー１０１に付随した基
板状態制御スイッチ１０２である。基板脱着レバー１０
１が操作されると、基板脱着レバー１０１に連結された
基板状態制御スイッチ１０２がオンの状態になり、基板
状態制御信号１０４を出力する。基板状態制御信号１０
４を受信した基板状態制御回路１０３は、基板１０を活
線挿入可能な状態にするために、基板内部保護要求信号
１０６を基板内部保護回路１０５に出力する。また、基
板挿入処理要求信号１０７をバックプレーン２０を経
て、処理装置１０８に出力する。基板内部保護要求信号
１０６を受信した基板１０の内部に設置された基板内部
保護回路１０５は、基板１０の内部回路のリセット状態
を解除し、動作可能な状態にする。一方で、バックプレ
ーンを経由して基板状態制御回路１０３が出力した基板
挿入処理要求信号１０７を受信した処理装置１０８が、
基板１０の活線挿入を可能にする。処理装置１０８の処
理部はハードウェアである必要はなく、システムの他の
回路を「基板１０の活線挿入を可能（な状態）にする」
機能を備えたソフトウェアを使用してもよい。

【００２７】以上のようにこの実施の形態の活線挿抜制
御装置においては、基板に装備された基板脱着レバーを
使用して係員が基板をバックプレーンに挿入すると、基
板脱着レバーに連動した基板状態制御スイッチの状態が
変化し、この状態変化を検出した基板状態制御回路がバ
ックプレーンから基板への電源供給を制御する。

【００２８】実施の形態２．図２は本発明による活線挿
抜制御装置の実施の形態２の構成図である。２０１は基
板の各回路にリセット信号を出力する基板リセット回
路、２０２は基板リセット回路２０１の出力を制御する
リセット制御信号、２０３は基板の各電源プレーンの電
源供給状態を監視し、リセット制御信号２０２を出力す
るリセット制御回路、２０４〜２０６はリセット制御回
路２０３が各プレーンの電源電圧を監視するための電源
状態監視信号、２０７は基板リセット回路２０１が出力
する基板リセット信号、１１０は基板リセット回路２０
１を搭載する電源プレーン、１１１〜１１３は基板の機
能回路を搭載する電源プレーンであり、これらの電源プ
レーン１１０〜１１３により基板１０を構成している。
１２０は電源プレーン１１０に電源を供給する電源ピ
ン、１２１〜１２３は各電源プレーン１１１〜１１３に
電源を供給する電源ピンであり、上記電源ピン１２０よ
りも短い電源ピンである。

【００２９】次に、図２を用いて実施の形態２の動作を
説明する。基板１０が活線挿入されると、電源ピン１２
１〜１２３よりも長い電源ピン１２０から電源プレーン
１１０に先ず電源が供給され、その後、電源ピン１２１
から電源プレーン１１１、電源ピン１２２から電源プレ
ーン１１２、そして電源ピン１２３から電源プレーン１
１３にそれぞれ電源が供給される。続いて、電源プレー
ン１１１の図示しない回路から電源状態監視信号２０
４、電源プレーン１１２の回路から電源状態監視信号２
０５、電源プレーン１１３の回路から電源状態監視信号
２０６がそれぞれ出力される。これら電源状態監視信号
の出力は各電源プレーン１１１〜１１３に供給される電
源の電圧に比例して上昇していくので、リセット制御回
路２０３は電源状態監視信号の状態を監視することで各
電源プレーン１１１〜１１３の電源電圧を感知すること
ができる。電源が供給された電源プレーン１１０上のリ
セット制御回路２０３はリセット制御信号２０２を高電
位にし、すべてのプレーンに電源が供給されたことを検
出するまでリセット制御信号２０２を高電位に保つ。す
なわち、リセット制御信号２０２を送出する。そして、
全てのプレーンに電源が供給されたことを検出すると、
リセット制御信号送出を停止する。すなわち、リセット
制御信号２０２は、低電位になる。基板リセット回路２
０１はリセット制御信号２０２の状態を監視しており、
該信号が低電位になってから一定期間、基板内の図示し
ない回路に基板リセット信号２０７を出力し続ける。一
定期間とは基板内回路がリセットされるのに十分な時間
の意味である。すべての電源プレーンに電源が供給され
ていない状態では、リセット制御回路２０３はリセット
制御信号２０２の状態を高電位に保持し続けるため、基
板リセット回路２０１が基板リセット信号２０７を出力
することはない。このように、基板リセット制御回路２
０３はリセット制御信号２０２を低電位にすることによ
り、全てのプレーンに電源が供給されたことを基板リセ
ット回路２０１に通知して、基板内部の回路をリセット
する。

【００３０】以上のようにこの実施の形態の活線挿抜制
御装置においては、基板が活線挿入され電源が供給され
ると、リセット制御回路２０３が電源分割された各電源
プレーンへの電源電圧を観測し、全ての電源プレーンに
十分な電圧が供給されたことが確認されるまでの間、基
板リセット回路２０１の出力を抑制する。それにより、
電源プレーン分割された基板の活線挿入の作業におい
て、基板とバックプレーンのコネクタの接触が不均等に
なることによって早期に電源が供給された基板内回路が
発生する信号によって他の電源プレーンの部品を破損し
てしまうという事態を回避することができる。

【００３１】実施の形態３．図３は本発明による活線挿
抜制御装置の実施の形態３の構成図である。図３におい
て１１１は活線挿入される基板１０の電源プレーン、３
０１は電源プレーン１１１に電源が供給されると下記の
出力イネーブル信号と入力信号とのＡＮＤ信号を出力す
る出力回路、３０２は出力回路３０１の出力を許可する
出力イネーブル信号、３０３は出力イネーブル信号３０
２を出力する出力制御回路、３０４は電源プレーン１１
２上の受信回路、３０５および３０６は受信回路３０４
に内蔵される保護ダイオード、３０７は電源プレーン１
１１内の図示しない他の回路から出力回路３０１への入
力信号、３０８は出力回路３０１の出力信号である。

【００３２】図３に示すように、複数の電源プレーンで
構成される基板においては、電源プレーン１１２よりも
早期に電源プレーン１１１に電源が供給され、出力回路
３０１が高電位の信号を出力すると、保護ダイオード３
０５と３０６を通して受信回路３０４へ信号が流れ込
む。この際保護ダイオード３０５および３０６を破壊す
る不具合が生じる。次に、図３を用いて上記不具合を防
止する実施の形態３の動作を説明する。図３のように複
数の電源プレーン１１０〜１１２に分割された基板１０
が活線挿入されると、基板リセット回路２０１は電源プ
レーン１１１および１１２への電源供給が安定するまで
基板リセット信号２０７を高電位に保つ。出力制御回路
３０３から出力される出力イネーブル信号３０２は、は
じめは低電位の状態にある。基板リセット回路２０１が
基板リセット信号２０７を高電位に保っている期間中
は、基板リセット信号２０７を受信する出力制御回路３
０３が出力イネーブル信号３０２の電位を低電位に保
つ。すなわち、基板リセット信号２０７が高電位の期間
中、出力イネーブル信号３０２は低電位に保たれる。出
力回路３０１は出力イネーブル信号３０２と入力信号３
０７とのＡＮＤ信号を出力するので、電源プレーン１１
１内の他の回路から出力回路３０１への入力信号３０７
が高電位であっても、出力イネーブル信号３０２が低電
位である間は出力回路３０１の出力信号３０８は低電位
のまま維持される。出力回路３０１の出力信号３０８が
低電位であれば、電源プレーン１１２の受信回路３０４
に電流が流れ込むことはなく、保護ダイオード３０５お
よび３０６の破損を防止することができる。

【００３３】以上のようにこの実施の形態においては、
早期に電源供給された基板内回路が発生する信号によっ
て、他の電源プレーンの部品を破損してしまう事態を回
避することができる活線挿抜制御装置について説明し
た。この実施の形態の活線挿抜制御装置においては、分
割された複数の電源プレーンからなる基板が活線挿入さ
れ電源が供給されると基板リセット回路が電源接続後一
定時間リセット信号を発生し、発生したリセット信号が
有効な間に電源が供給された電源プレーンの部品が出力
する信号を、出力制御回路により低電位に保持する。本
実施の形態では信号の流れる向きが電源プレーン１１１
から電源プレーン１１２の場合を示したが、電源プレー
ン１１２から電源プレーン１１１へ信号が出力される構
成をとっても同様の効果を奏する。

【００３４】実施の形態４．図４は本発明による活線挿
抜制御装置の実施の形態４の構成図である。図４におい
て４０１はバックプレーン２０に信号を出力するバスト
ランシーバ、４０２は電源プレーン１１１に内蔵される
電源連動回路、４０３は電源プレーン１１０に内蔵され
るトランシーバ出力制御回路、４０４および４０５は電
源線、４０６は出力イネーブル信号である。また、４０
７は、バストランシーバ４０１に入力される他の入力信
号である。

【００３５】次に図４を用いて実施の形態４の動作を説
明する。この実施の形態においては、電源プレーンが分
割された基板の活線挿入に際して、電源プレーン１１０
及び１１１に着目する。電源プレーン１１０と１１１を
比較し、電源プレーン１１０に供給される電源が、電源
プレーン１１１に供給される電源よりも先に充分な電圧
に達するものとする。電源ピン１２０および電源線４０
４を通じて電源プレーン１１０に供給される電源電圧が
一定値に達すると、トランシーバ出力制御回路４０３は
出力イネーブル信号４０６を高電位にする。一方、遅れ
て電源が供給された電源プレーン１１１に内蔵される電
源連動回路４０２は、電源ピン１２１および電源線４０
５を通じて供給される電源電圧が一定値に達するまでの
間、バストランシーバ４０１の入力信号４０７の電位と
は無関係にバストランシーバ４０１に入力される出力イ
ネーブル信号４０６の電位を低電位に維持する。バスト
ランシーバ４０１は、出力イネーブル信号４０６および
入力信号４０７がともに高電位になるとバックプレーン
２０のシステムバスに信号を出力する。

【００３６】以上のようにこの実施の形態においては、
基板に電源が供給されると電源連動回路がバストランシ
ーバに供給される電源の立ち上がりに連動してバストラ
ンシーバ４０１の入力信号のレベルを制御し、バストラ
ンシーバ４０１がバックプレーンのシステムバスに信号
を出力するトランシーバの出力信号のレベルを制御する
活線挿抜制御装置について説明した。

【００３７】実施の形態５．図５は本発明による活線挿
抜制御装置の実施の形態５の構成図である。図５におい
て、１０は基板、２０はバックプレーン、５０１は基板
回路、５０２は基板回路５０１と比較してバックプレー
ン２０からの配線長が長い基板回路、５０３は基板回路
５０１の電源線、５０４は基板回路５０２の電源線、５
０５は出力制御信号５０７を出力する出力信号制御回路
５０８の電源線、５０６は基板回路５０１から出力され
基板回路５０２への入力となる出力信号、５０７は出力
信号５０６の状態を制御する出力制御信号、５０９は出
力信号制御回路５０８が電源線５０４の電圧を監視する
ための電圧監視信号線、５１０は電源線５０３に接続さ
れる電源ピン、５１１は電源線５０４に接続される電源
ピン、５１２は電源線５０５に接続され他の端子より長
い電源ピンである。

【００３８】次に、図５を用いて実施の形態５の動作を
説明する。電源プレーンが分割されていない基板の活線
挿入において、バックプレーンのコネクタからの電源線
５０３の配線長が短い基板回路５０１とそれに比較して
電源線５０４の配線長が長い基板回路５０２を考える。
なお、この実施の形態においては、図に示すように、基
板回路５０１から基板回路５０２へ、出力信号５０６が
出力されるものとする。このような構成では、配線長の
差分が原因となって基板回路５０１への供給電源が基板
回路５０２の供給電源よりも早期に充分な電圧に達す
る。一方、電源ピン５１２は、図５に示すように電源ピ
ン５１０や電源ピン５１１よりも長いので、出力信号制
御回路５０８には基板回路５０１や基板回路５０２より
もさらに早く充分な電源が供給される。出力信号制御回
路５０８は、出力制御信号５０７を低電位にして基板回
路５０１の出力を抑制し、電圧監視信号線５０９を通し
て電源線５０４の電圧上昇を監視する。基板回路５０２
への電源線５０４から供給される電源の電圧が充分な電
圧に達したことを検出した出力信号制御回路５０８は、
出力制御信号５０７を高電位に変化させる。出力制御信
号５０７が高電位に変化したことを検出した基板回路５
０１は、出力信号５０６を出力する。

【００３９】以上のように、この実施の形態において
は、出力信号制御回路に接続する電源ピンを他の電源ピ
ンよりも長くすることにより、他の基板回路よりも早
く、出力信号制御回路に十分な電源を供給し、出力制御
信号を低電位にして、供給される電源が先に十分な電圧
に達する基板回路の出力を抑制する。その後、出力信号
制御回路は他の基板回路への供給電源が十分な電圧に達
したことを検出した後出力制御信号を高電位に変化させ
る。これにより早期に電源が供給された基板回路が発生
する信号により他の基板回路を破損してしまうという事
態を回避することができる。

【００４０】実施の形態６．図６は本発明による活線挿
抜制御装置の実施の形態６の構成をあらわす構成図であ
る。図６において、６０１は他端子よりも長さが短い端
子、６０２は端子６０１に電圧を供給する信号、６０３
は端子６０１の入力信号、６０４は入力信号６０３を低
電位にするプルダウン抵抗、６０５は高電位の信号が入
力されるとリセット信号の出力を停止する基板リセット
回路である。プルダウン抵抗６０４は、端子６０１がバ
ックプレーン２０に接続されるまでオープン状態となる
入力信号６０３を低電位にするために用いられる。オー
プン状態とは、信号が高電位でも低電位でもないこと、
すなわち信号が出力されていない状態のことである。プ
ルダウン抵抗６０４を用いることにより、入力信号６０
３を低電位に保ち、基板リセット回路６０５の基板リセ
ット信号の出力を制御する。

【００４１】次に、図６を用いて実施の形態６の動作を
説明する。基板の活線挿入において、係員が基板を比較
的ゆっくりと挿入した場合を考える。活線挿入開始後、
コネクタの各端子は長さの長いものから順に接続され、
端子６０１を除く端子が全て接続されると、同時に基板
内部の電圧が上昇していき、ある時点で基板リセット回
路６０５によるリセット動作が開始される。リセット動
作開始のタイミングでは、活線挿入動作は継続状態であ
るが、基板１０とバックプレーン２０との接続状態は端
子ごとに不均一である。このとき、端子６０１はまだ接
続されておらず、端子６０１の入力信号６０３はプルダ
ウン抵抗６０４によりプルダウンされ低電位に保たれて
いる。端子６０１がバックプレーン２０に接続される
と、端子６０１の入力信号６０３が高電位になり、基板
リセット回路６０５は一定期間すなわち、回路をリセッ
トするのに十分な時間、基板リセット信号２０７を出力
したあと、基板リセット信号２０７の出力を停止する。

【００４２】なお本実施の形態では、端子６０１の入力
信号６０３の極性を逆にし、プルダウン抵抗６０４の代
わりにプルアップ抵抗を接続しても入力信号６０３を低
電位に維持することが可能である。

【００４３】実施の形態７．図７は本発明による活線挿
抜制御装置の実施の形態７の構成図である。図７におい
て、７０１は高電位の信号が入力されるとリセット信号
の出力が抑制される基板リセット回路、７０２は入力信
号が低電位であるときに信号を出力するトランシーバ、
７０３はトランシーバ７０２への入力信号を高電位に保
持する電圧制御回路、７０４はトランシーバ７０２の出
力信号、７０５はバックプレーンから供給されるシステ
ムリセット信号、７０６は基板リセット信号２０７の出
力が終了した時点で出力信号７０４の状態を検査し、低
電位である場合には基板が活線挿入されたと判定する活
線挿入判定回路、７０７は基板リセット回路７０１の出
力を抑制するリセット抑制信号である。

【００４４】次に図７を用いて実施の形態７の動作を説
明する。基板が活線挿入されると、基板のトランシーバ
７０２はバックプレーン２０から供給される低電位のシ
ステムリセット信号７０５を受信する。電圧制御回路７
０３は、バックプレーン２０と基板１０の端子が接続さ
れるまでの期間、トランシーバ７０２への入力信号を高
電位に保持する。すなわち、電圧制御回路７０３は、基
板の活線挿入時、システムリセット信号７０５をプルア
ップする。電圧制御回路７０３は、基板の活線挿入時以
外は、システムリセット信号７０５を制御しない。活線
挿入判定回路７０６が基板リセット信号２０７の状態を
検査して基板リセット回路７０１のリセット動作の完了
を検出すると、トランシーバ７０２の出力信号７０４を
入力信号として取り込む。取り込んだ出力信号７０４の
状態を検査し、低電位の時は基板が活線挿入されたと判
定する。高電位の場合は基板が既に装着された状態で、
パワーオンによるシステムリセットが行なわれたと判定
する。基板が活線挿入されたと判定した活線挿入判定回
路７０６は、リセット抑制信号７０７を出力し、基板リ
セット回路７０１による基板リセット信号２０７の過剰
出力を抑制する。この制御により基板は活線挿入時に
は、電源が投入されたときのみ行われるリセット動作で
あるパワーオンリセット動作を実施せず、活線挿入シー
ケンスを実施する。

【００４５】以上のようにこの実施の形態の活線挿抜制
御装置によれば、活線挿入判定回路により、電源投入と
活線挿入を判別することが可能となり、活線挿入時に基
板内の回路が過剰にセットされるという誤動作を防止す
ることができる。

【００４６】実施の形態８．図８は本発明による活線挿
抜制御装置の実施の形態８の構成図である。図８におい
て、８０１はシステム監視装置、８０２は基板に活線挿
抜の準備を指示する送信回路、８０３は基板からの完了
通知を受信する受信回路、８０４−１および８０４−２
は基板内部の回路の状態を制御する基板状態制御回路、
８０５−１および８０５−２は活線挿抜指示信号、８０
６−１および８０６−２は活線挿抜完了信号、８０７は
端末装置、２０７−１および２０７−２は各基板に内蔵
される図示しない基板リセット回路が出力する基板リセ
ット信号、１０−１および１０−２はシステムを構成す
る基板である。また、図９は実施の形態８の活線挿抜指
示信号８０５−１および活線挿抜完了信号８０６−１の
タイミングチャートである。図９において、９０１は活
線抜出動作の開始、９０２は活線抜出動作の終了、９０
３は活線挿入動作の開始、９０４は活線挿入動作の終
了、をそれぞれ示す。また図１０は、この実施の形態の
活線抜出動作の流れ図である。図１１は同じく活線挿入
動作の流れ図である。

【００４７】次に、図８および図９を用いて実施の形態
８の動作を説明する。システム稼働中、前記の各信号す
なわち活線挿抜指示信号８０５−１、活線挿抜指示信号
８０５−２、活線挿抜完了信号８０６−１ならびに活線
挿抜完了信号８０６−２はすべて高電位（Ｈ）の状態に
あるものとする。図９において、基板の活線挿抜は９０
１のタイミングで開始され、９０４のタイミングで終了
するものとする。ここで、９０１は、基板の活線抜出動
作が開始され活線挿抜指示信号８０５−１が高電位
（Ｈ）から低電位（Ｌ）に変化するタイミングを示す。
以下同様に、９０２は基板の活線抜出動作が終了して活
線挿抜完了信号８０６−１が高電位（Ｈ）から低電位
（Ｌ）に変化するタイミング、９０３は基板の活線挿入
動作が開始され活線挿抜指示信号８０５−１が低電位
（Ｌ）から高電位（Ｈ）に変化するタイミング、９０４
は基板の活線挿入動作が終了して活線挿抜完了信号８０
６−１が低電位（Ｌ）から高電位（Ｈ）に変化するタイ
ミング、をそれぞれ示す。

【００４８】図１０の流れ図を用いて説明する。まず、
Ｓ１０１において、稼働中のシステムから基板１０−１
を活線抜出する場合、オペレータは端末装置８０７のキ
ーボードから、システム監視装置８０１に基板１０−１
の活線抜出動作開始を指示する。オペレータから活線抜
出動作開始の指示を受けたシステム監視装置８０１は、
送信回路８０２を駆動して活線挿抜指示信号８０５−１
を低電位（Ｌ）にする（Ｓ１０２）。基板状態制御回路
８０４−１は、活線挿抜指示信号８０５−１が低電位
（Ｌ）に変化したことを検出すると、基板１０−１の内
部回路を活線抜出可能な状態に制御する（Ｓ１０３）。
活線抜出可能な状態とは、基板１０−１と他の回路の間
に信号が流れていない状態である。基板１０−１を活線
抜出可能な状態にした基板状態制御回路８０４−１は、
活線挿抜完了信号８０６−１を低電位（Ｌ）にする（Ｓ
１０４）。活線挿抜完了信号８０６−１が低電位（Ｌ）
に変化したことを検出した受信回路８０３は、システム
監視装置８０１へ活線抜出の完了を通知する（Ｓ１０
５）。活線抜出の完了通知を受けたシステム監視装置８
０１は、活線抜出の完了をオペレータに通知する（Ｓ１
０６）。

【００４９】次に、図１１を用いて、稼働中のシステム
に基板１０−１を活線挿入する動作を説明する。まず、
Ｓ１１１において、オペレータは基板１０−１をバック
プレーンに挿入した後、端末装置８０７のキーボードか
らシステム監視装置８０１に、基板１０−１の活線挿入
動作開始を指示する。システム監視装置８０１は、送信
回路８０２を駆動して、活線挿抜指示信号８０５−１を
高電位（Ｈ）にする（Ｓ１１３）。基板状態制御回路８
０４−１は、活線挿抜指示信号８０５−１が高電位
（Ｈ）に変化したことを検出すると、基板内部への電源
および信号の供給を正常な状態に制御する（Ｓ１１
５）。その後、活線挿抜完了信号８０６−１の電位を上
げる（Ｓ１１７）。活線挿抜完了信号８０６−１が高電
位（Ｈ）に変化したことを検出した受信回路８０３は、
システム監視装置８０１へ活線挿入の完了を通知する
（Ｓ１１９）。活線挿入の完了通知を受けたシステム監
視装置８０１は、活線挿入の完了をオペレータに通知す
る（Ｓ１２０）。なお本実施の形態では、基板１０−１
の活線抜出および活線挿入の動作を説明したが、基板１
０−２についても同様の動作で活線抜出および活線挿入
が可能である。

【００５０】以上のように、この実施の形態の活線挿抜
制御装置によれば、バックプレーンに接続され、基板の
活線挿入を基板の外部から検知する手段、同じく基板の
外部から基板の内部回路への、電源やリセット信号の供
給を制御する手段を設置することで、活線挿入作業の
間、過剰電源供給などの事故から基板内回路を保護する
ことができ、活線挿入作業によりシステムの他の装置が
故障するのを防止できる。

【図面の簡単な説明】

【図１】この発明の実施の形態１の構成図である。

【図２】この発明の実施の形態２の構成図である。

【図３】この発明の実施の形態３の構成図である。

【図４】この発明の実施の形態４の構成図である。

【図５】この発明の実施の形態５の構成図である。

【図６】この発明の実施の形態６の構成図である。

【図７】この発明の実施の形態７の構成図である。

【図８】この発明の実施の形態８の構成図である。

【図９】この発明の実施の形態８のタイミングチャー
トを示す図である。

【図１０】この発明の実施の形態８の活線抜出の流れ
図である。

【図１１】この発明の実施の形態８の活線挿入の流れ
図である。

【図１２】従来の活線挿抜方法の構成図である。

【図１３】従来の活線挿抜方法のフロントパネルの正
面図である。

【符号の説明】

１０，１０−１，１０−２基板、２０バックプレー
ン、１０１基板脱着レバー、１０２基板状態制御ス
イッチ、１０３基板状態制御回路、１０４基板状態制
御信号、１０５基板内部保護回路、１０６基板内部
保護要求信号、１０７基板挿入処理要求信号、１０８
処理装置、１１０〜１１３電源プレーン、１２０〜
１２３電源ピン、２０１基板リセット回路、２０２
リセット制御信号、２０３リセット制御回路、２０
４〜２０６電源状態監視信号、２０７，２０７−１，
２０７−２基板リセット信号、３０１出力回路、３
０２出力イネーブル信号、３０３出力制御回路、３
０４受信回路、３０５，３０６保護ダイオード、３
０７入力信号、３０８出力信号、４０１バストラ
ンシーバ、４０２電源連動回路、４０３トランシー
バ出力制御回路、４０４，４０５電源線、４０６出
力イネーブル信号線、５０１，５０２基板回路、５０
３，５０４，５０５電源線、５０６出力信号、５０
７出力制御信号、５０８出力信号制御回路、５０９
電圧監視信号線、５１０，５１１，５１２電源ピ
ン、６０１端子、６０２信号、６０３入力信号、
６０４プルダウン抵抗、６０５基板リセット回路、７
０１基板リセット回路、７０２トランシーバ、７０
３電圧制御回路、７０４出力信号、７０５システ
ムリセット信号、７０６活線挿入判定回路、７０７
リセット抑制信号、８０１システム監視装置、８０２
送信回路、８０３受信回路、８０４−１，８０４−
２基板状態制御回路、８０５−１，８０５−２活線
挿抜指示信号、８０６−１，８０６−２活線挿抜完了
信号、８０７端末装置、９０１活線抜出動作の開
始、９０２活線抜出動作の終了、９０３活線挿入動
作の開始、９０４活線挿入動作の終了、９１稼働装
置、９２基板、９３バックプレーン、９４電源
線、９５フロントパネル、９６ＬＥＤランプ、９７
基板接続制御スイッチ。

Claims

【特許請求の範囲】

【請求項１】回路を配置した基板をバックプレーンに
脱着して活線挿抜を行う活線挿抜制御装置において、以下の要素を備えた活線挿抜制御装置（ａ）上記基板を上記バックプレーンに脱着する基板脱
着レバー、（ｂ）上記基板脱着レバーに連動して、上記
基板の状態を制御する基板状態制御信号を出力する基板
状態制御スイッチ、（ｃ）上記基板状態制御スイッチが
出力した基板状態制御信号に対応してリセット信号を生
成するリセット回路。
【請求項２】上記リセット回路は、上記基板状態制御信号を受信して基板内部保護要求信号
を出力する基板状態制御回路と、上記基板内部保護要求信号を受信して上記基板に配置さ
れた回路のリセット状態を解除する基板内部保護回路と
を備えたことを特徴とする請求項１記載の活線挿抜制御
装置。
【請求項３】上記基板状態制御回路は、さらに、基板
挿入処理要求信号を出力し、上記活線挿抜制御装置は、上記基板状態制御回路により
出力された基板挿入処理要求信号を入力し基板挿入処理
を実行する処理装置を備えたことを特徴とする請求項２
記載の活線挿抜制御装置。
【請求項４】分割された電源プレーンから成る基板の
活線挿抜を行う活線挿抜制御装置において、以下の要素を備えた活線挿抜制御装置（ａ）上記基板への電源供給後、上記基板をリセットす
る基板リセット信号を一定時間出力する基板リセット回
路、（ｂ）上記分割された電源プレーンの全てに電源が
供給されたことで上記基板リセット回路の出力を抑制す
る基板リセット制御回路。
【請求項５】上記分割された電源プレーンは、第１の電源ピンにより電源を供給される第１の電源プレ
ーンおよび、上記第１の電源ピンよりも長さが短い第２の電源ピンに
より電源を供給され電源の供給状態を示す電源状態監視
信号を出力する第２の電源プレーンであり、上記基板リセット制御回路は、上記第１の電源プレーン
に備えられ、上記第２の電源プレーンから出力される上
記電源状態監視信号を監視し、リセット制御信号を出力
するとともに、上記基板リセット回路は、上記基板リセット制御回路か
ら出力されるリセット制御信号に対応して基板リセット
信号を出力することを特徴とする請求項４記載の活線挿
抜制御装置。
【請求項６】上記基板は、上記第２の電源プレーンを
複数備え、上記基板リセット制御回路は、上記複数の第２の電源プ
レーンの全てに電源が供給されたとき、リセット制御信
号を出力することを特徴とする請求項５記載の活線挿抜
制御装置。
【請求項７】分割された電源プレーンから成る基板の
活線挿抜を行う活線挿抜制御装置において、以下の要素を備えた活線挿抜制御装置（ａ）上記基板への電源供給後、上記基板をリセットす
る基板リセット信号を一定時間出力する基板リセット回
路、（ｂ）上記基板リセット信号が有効な期間に、早期
に電源が供給された電源プレーンの部品から、他の電源
プレーンへ出力される信号のレベルを低電位に保持する
出力回路。
【請求項８】上記分割された電源プレーンは、第１の電源ピンにより電源を供給される第１の電源プレ
ーンおよび、第２の電源ピンにより電源を供給される第２の電源プレ
ーンであり、上記基板リセット回路は、上記第１の電源プレーンに備
えられ、上記活線挿抜制御装置は、さらに、上記第１の電源プレ
ーンに、出力イネーブル信号を出力する出力制御回路を
備え、上記出力回路は、上記出力制御回路から出力された上記出力イネーブル信
号と上記第１の電源プレーンに備えられた回路からの入
力信号とを入力し、入力した上記出力イネーブル信号と
上記回路からの入力信号の論理積を出力信号として出力
することを特徴とする請求項７記載の活線挿抜制御装
置。
【請求項９】以下の要素を備えた活線挿抜制御装置（ａ）入力信号を入力し、上記入力信号のレベルに対応
し出力を制御するトランシーバ、（ｂ）上記トランシー
バの出力を制御するための信号を発生するトランシーバ
出力制御回路、（ｃ）上記トランシーバに供給される電
源の立ち上がりに連動して上記トランシーバ出力制御回
路の入力信号のレベルを制御する電源連動回路。
【請求項１０】上記活線挿抜制御装置は、第１の電源ピンにより電源を供給される第１の電源プレ
ーンと、第２の電源ピンにより電源を供給される第２の電源プレ
ーンとを備え、上記トランシーバ出力制御回路は、上記第１の電源プレ
ーンに備えられ、第１の電源ピンにより供給される電源
の電圧に対応して出力イネーブル信号を第１の電位に
し、上記電源連動回路は、上記第２の電源プレーンに備えら
れ、第２の電源ピンにより供給される電源の電圧に対応
して上記出力イネーブル信号を第２の電位に維持し、上記トランシーバは、上記第２の電源プレーンに備えら
れ、上記トランシーバ出力制御回路から出力される出力
イネーブル信号及び上記第２の電源プレーンに備えられ
た回路からの入力信号を入力し、入力した上記出力イネ
ーブル信号及び上記第２の電源プレーンに備えられた回
路からの入力信号が共に同じ電位になると信号を出力す
ることを特徴とする請求項９記載の活線挿抜制御装置。
【請求項１１】以下の要素を備えた活線挿抜制御装置（ａ）第１の電源供給手段により電源を供給され、出力
信号を出力する第１の基板回路、（ｂ）第２の電源供給
手段により上記第１の基板回路よりも遅れて電源を供給
される第２の基板回路、（ｃ）上記第１の基板回路から
出力される出力信号を制御する出力制御信号を、上記第
２の基板回路に供給される電源の状態に対応して出力す
る出力信号制御回路。
【請求項１２】上記第１の電源供給手段は、第１の電
源ピンと第１の電源線から成り、上記第２の電源供給手段は、第２の電源ピンと第１の電
源線よりも長さが長い第２の電源線から成り、上記出力信号制御回路は、上記第２の基板回路に電源を供給する第２の電源線の電
圧上昇を監視し上記第１の基板回路より出力される出力
信号を制御する出力制御信号を出力することを特徴とす
る請求項１１記載の活線挿抜制御装置。
【請求項１３】以下の要素を備えた活線挿抜制御装置（ａ）第１の端子と、上記第１の端子よりも長さが短い
第２の端子を備えたコネクタ、（ｂ）上記第２の端子の
入力信号に対応して基板リセット信号を出力する基板リ
セット回路。
【請求項１４】上記活線挿抜制御装置は、上記第２の端子の入力信号の電位を変化させる抵抗を備
え、上記基板リセット回路は、上記抵抗により電位が変化し
た入力信号に対応して基板リセット信号を出力すること
を特徴とする請求項１３記載の活線挿抜制御装置。
【請求項１５】以下の要素を備えた活線挿抜制御装置（ａ）電源投入時のシステムリセット信号を受信し、出
力信号を出力するトランシーバ、（ｂ）基板の活線挿入
時に、上記トランシーバに入力されるシステムリセット
信号を制御する電圧制御回路、（ｃ）上記トランシーバ
の出力信号を取り込み、取り込んだ出力信号を検査して
活線挿入と電源投入とを判定し、リセット抑制信号を出
力する活線挿入判定回路、（ｄ）上記活線挿入判定回路
が出力するリセット抑制信号に対応して基板リセット信
号の出力を抑制する基板リセット回路。
【請求項１６】以下の要素を備えた活線挿抜制御装置（ａ）活線挿抜のための動作を指示する活線挿抜指示信
号を送信する送信回路、（ｂ）上記活線挿抜指示信号を
受信し、基板内部への電源及び信号の供給を正常な状態
に制御し、基板リセット信号を出力し、上記活線挿抜の
ための動作の完了を通知する活線挿抜完了信号を送信す
る基板状態制御回路、（ｃ）上記基板状態制御回路が送
信する活線挿抜完了信号を受信する受信回路。
【請求項１７】上記活線挿抜制御装置は、さらに、上
記送信回路と受信回路に接続され、活線挿抜のための動
作を指示するとともに、システムの状態を監視するシス
テム監視装置を備えたことを特徴とする請求項１６記載
の活線挿抜制御装置。