JP2008228465A - 電装装置 - Google Patents
電装装置 Download PDFInfo
- Publication number
- JP2008228465A JP2008228465A JP2007064022A JP2007064022A JP2008228465A JP 2008228465 A JP2008228465 A JP 2008228465A JP 2007064022 A JP2007064022 A JP 2007064022A JP 2007064022 A JP2007064022 A JP 2007064022A JP 2008228465 A JP2008228465 A JP 2008228465A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- failure
- power
- board
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
【課題】いずれも所定内部回路が作られる複数の基板を備えた電装装置に係り、基板に供給される電源や、各基板内の電源のいずれかに故障があった場合に、装置内部における故障部分の拡大や、異常動作を抑制することができる。
【解決手段】複数のスレーブ基板16において、上流の基板16から下流の基板16へ順次、電源故障が検出されておらず又電源が投入されていることを伝達する電源検出信号の配線をデイジーチェイン接続する。各基板16には、上流の基板16から入力した該電源検出信号が故障なしで、且つ、その基板16の電源に故障が検出されない場合に、電源故障なしと判定する回路と、該電源故障なし判定時に、内部回路への電源供給を開始する電源オン・オフ手段とを備える。
【選択図】図1
【解決手段】複数のスレーブ基板16において、上流の基板16から下流の基板16へ順次、電源故障が検出されておらず又電源が投入されていることを伝達する電源検出信号の配線をデイジーチェイン接続する。各基板16には、上流の基板16から入力した該電源検出信号が故障なしで、且つ、その基板16の電源に故障が検出されない場合に、電源故障なしと判定する回路と、該電源故障なし判定時に、内部回路への電源供給を開始する電源オン・オフ手段とを備える。
【選択図】図1
Description
本発明は、いずれも所定内部回路が作られる複数の基板を備えた電装装置に係り、基板に供給される電源や、各基板内の電源のいずれかに故障があった場合に、装置内部における故障部分の拡大や、異常動作を抑制することができる電装装置に関する。
従来、電装装置で使用する基板は、一般に3.3V、5V、±12Vといった、複数の直流電源(以下DC電源と呼ぶ)を外部から供給し、動作させていた。最近では、電子デバイスは低消費電力化が進み、一般には1.5V、1.8V、2.5Vといった、低電圧で駆動する電子デバイスを用いており、又、基板内部でこれら電圧の電源回路を備え、電源を供給している。
低電庄で駆動する電子デバイスの電源仕様は、製造元によって異なるなど、標準化され統一されているわけではない。例えば、FPGA(Field Programmable Gate Array)やメモリやCPU(Central Processing Unit)などの電子デバイスの電源電圧は、1.5V、2.5V、3.3Vなどのものが製品化されている。
電子デバイスのこれらの電源を、共通の電源として、基板外部から供給することも考えられる。しかしながら、電源の種類が増加すると、装置全体のコストが増大する。又、例えば製造中止や回路変更などによって、基板内の電子デバイスが変更され、該変更に伴って必要な電源電圧が変わると、基板外部の電源も変更しなければならないといった問題がある。従って、基板内に、その基板にある電子デバイス用の電源電圧の電源を供給する電源回路を設けることになり、単一の基板に、独立した複数の電源回路が設けられることも多い。
又、このように複数の電源回路を組み込んだ基板では、電源障害時の保護のため、各電源回路の入力や出力に、ヒューズ又はサーキットプロテクタが取付けられる。更に、各電源回路の出力電圧をモニタして、その電源の故障を検出し、電源に故障が検出された基板は、電装装置のCPUに入力する割り込み信号を発生し、該CPUで実行されるソフトウェアに故障を通知する仕組みになっている。
図3は、従来の、いずれも所定内部回路が作られる複数の基板を備えた電装装置の一例の構成を示すブロック図である。図4は、該電装装置に用いられるスレーブ基板内の構成を示すブロック図である。
バックボード52に設けられたコネクタには、CPU基板54やスレーブ基板56が搭載される。このようなバックボード52には、PCIバス(Peripheral Components Interconnect bus)仕様や、VMEバス(VERSA module Eurocard bus)仕様といった標準規格がある。又、CPU基板54やスレーブ基板56には、単一の基準DC電源回路10から、例えば24Vの直流電源が供給される。
そして、図4に示すように、個々のスレーブ基板56では、DC電源31〜33から、それぞれ1.5V、2.5V、3.3Vの電源が供給され、例えば内部回路34〜36に供給される。又、これら1.5V、2.5V、3.3Vの電源は、電源電圧が適正か判定するため、故障判定回路63にも入力されている。ここで、符号61は、前述のように電源障害時の保護のために設けられる、ヒューズやサーキットプロテクタである。
又、故障判定回路63は、その内蔵するコンパレータにより、1.5V、2.5V、3.3Vなどの電源電圧が、それぞれ例えば±5%内の適正範囲であるか判定し、範囲内であればH状態となって故障なしを伝達する故障なし信号を出力OUTより出力する。なお、該故障判定回路63は、符号V及びGNDから電源を入力している。
又、各スレーブ基板56が出力する該故障なし信号OUTは、CPUに入力する割り込み信号として、いずれもCPU基板54の入力INに取り込まれる。従って、CPUで実行されるプログラムによって、該故障なし信号を認識し、この状態に応じた処理をすることができる。例えば、発生している異常に応じて、該当するスレーブ基板56の電源を遮断することができる。
なお、特許文献1では、コネクタを介して外部回路から複数種類の電源の供給を受けるプリント基板に係り、電源を入れた状態でのコネクタに対する挿抜時に、一部の電源のみが接続される状態となって生じる、誤動作を抑制するものである。このような挿抜時には、すべての電源が供給されたことを検出してから、プリント基板の内部回路から外部に、信号を出力するようにしている。
しかしながら、特許文献1については、単に、プリント基板のコネクタに対する挿抜時に対応するものであり、又、誤動作に対する対処としては、内部回路から外部に、信号が出力されないようにするものである。又、1つのプリント基板の動作に関するものである。従って、本願発明のように、いずれも所定内部回路が作られる、複数の基板を備えた電装装置に係り、基板に供給される電源や、各基板内の電源の故障に対処するものではない。
ここで、前述の図4において、DC電源31〜33には、内部に過負荷時の電流制限機能を備えたものがあり、過電流を検出すると出力電圧を0V付近まで下げ、該過電流検出のDC電源31〜33自体や、他の回路を保護するようになっているものがある。このようなDC電源31〜33では、符号61のヒューズやサーキットプロテクタを過電流により作動させることができず、前述のように電源障害時の保護をすることができない。
更には、内部回路34〜36の内、特定のものは過負荷があって上記の電流制限機能により動作が停止することになると、該動作停止が、他の通常どおり動作しているものに対して、悪影響を与え、故障部分の拡大や、異常動作となるおそれがある。又、このような異常状態が、他のスレーブ基板56に対して悪影響を与え、これについても、故障部分の拡大や、異常動作となるおそれがある。
又、前述の故障判定回路63において、電源障害が検出され、CPU基板54に取り込まれる故障なし信号の割り込み信号によって、CPUに割り込みをかけ、CPUで実行されるプログラムによって障害状態に応じた処理させようとしても、電装装置の電源投入時、CPUが通常時の動作を開始していないと、このような処理を行うことができない。
近年、CPUを備える電装装置では、マイクロソフト社のウインドウズといった汎用OSや、リアルタイムOSを組み込んだものも多い。これらのOSは、立ち上がって機能するまでに数分間の待ち時間を要する。従って、DC電源が同時に投入される電装装置内のスレーブ基板56について、何れかの電源系統が故障していた場合には、OSが立ち上がるまでの間は、プログラムによって障害箇所を診断したり、障害に対処したりすることができない。このため、故障部分の拡大や、異常動作となるおそれがある。
本発明は、前記従来の問題点を解決するべくなされたもので、いずれも所定内部回路が作られる複数の基板を備えた電装装置に係り、基板に供給される電源や、各基板内の電源のいずれかに故障があった場合に、装置内部における故障部分の拡大や、異常動作を抑制することができる電装装置を提供することを課題とする。
本発明は、いずれも所定内部回路が作られる複数の基板を備えた電装装置において、複数の基板において、上流の基板から下流の基板へ順次、電源故障が検出されておらず又電源が投入されていることを伝達する電源検出信号の配線をデイジーチェイン接続し、各基板には、上流の基板から入力した該電源検出信号が故障なしで、且つ、その基板の電源に故障が検出されない場合に、電源故障なしと判定する回路と、該電源故障なし判定時に、内部回路への電源供給を開始する電源オン・オフ手段とを備え、電源に故障がない場合は、前記デイジーチェイン接続の順に、各基板の前記電源オン・オフ手段の電源供給開始が行なわれることにより、前記課題を解決したものである。
又、前記電装装置において、前記基板の少なくとも1つが、独立した複数の電源回路を有し、該基板の前記判定回路が、上流の基板から入力した前記電源検出信号が故障なしで、且つ、これら複数の電源回路について故障が検出されない場合に、電源故障なしと判定し、該電源検出信号及びこれら電源回路の故障検出の少なくとも1つが故障ありである場合は、電源故障ありと判定するものであって、該基板の前記電源オン・オフ手段が、該判定回路の電源故障あり判定時に、これら複数の電源回路による内部回路への電源供給を、オフとするものとすることができる。
過負荷時の電流制限機能付きの電源用デバイスを組み込んだ基板の故障を瞬時に検出し、基板内部の回路に供給している全ての電源、例えば後述する図2では、DC電源31〜33による1.5V、2.5V、3.3Vの電源供給を、同時に遮断することができるので、過負荷時の電子部品の発熱と焼損を防止することができる。
従来の方式では、基板の故障情報は、CPU基板に送られCPUが判断して処理をして故障に対応していたため、CPU基板が故障した場合に電装装置の各基板に供給されている電源を遮断するなどの回路保護が行えなかった。本発明では、1つの電源検出信号を用いて、故障を電装装置のすべての基板に通知し、個々の基板が電源を遮断するので、電装装置の焼損や誤動作が防止できるので、安全性が飛躍的に向上する。
以下、図を用いて本発明の実施の形態を詳細に説明する。
図1は、本発明が適用された実施形態の電装装置の回路構成を示すブロック図である。
まず、本実施形態は、前述のPCIバス仕様やVMEバス仕様といった標準規格に従うものであり、図1に示されるように、バックボード12に設けられたコネクタに、CPU基板14やスレーブ基板16が搭載され、基準DC電源回路10からは、24Vの直流電源が、これら搭載のCPU基板14やスレーブ基板16に供給される。
又、複数のスレーブ基板16において、上流の基板から下流の基板へ順次、電源検出信号の配線がデイジーチェイン接続されている。各スレーブ基板16において、該電源検出信号の入力はINであり、出力はOUTである。この電源検出信号は、電源故障が検出されておらず、又電源が投入されていることを伝達する信号である。
最も上流のスレーブ基板16の電源検出信号入力INには、CPU基板14が電源検出信号出力OUTから出力する電源検出信号が入力されている。CPU基板14は、本実施形態の電源投入後、正常にOSが立ち上げられると、H状態の電源検出信号を出力する。
次に、この最上流のスレーブ基板16の電源検出信号出力OUTから出力される電源検出信号は、隣接する下流のスレーブ基板16の電源検出信号入力INに入力され、このようにして、順次デイジーチェイン接続されている。
又、最も下流のスレーブ基板16の電源検出信号入力OUTから出力される電源検出信号は、CPUに入力する割り込み信号として、CPU基板14の割込み入力INTに取り込まれる。何らかの異状によって該電源検出信号がL状態になると、CPUに対して割り込みがかかり、これに伴ってCPUで実行が開始されるプログラムによって、この異状に応じた処理をすることができる。
次に、図2は、本実施形態のスレーブ基板16の構成を示すブロック図である。
この図2において、符号Vin、GND、IN、OUTは、前述のようにバックボード12のコネクタに挿入されるスレーブ基板16の接点である。基準DC電源回路10から供給される24Vの直流電源(基準DC電源)は、スレーブ基板16において、符号Vin、GNDにより取り込まれる。又、符号IN、OUTは、それぞれ、前述のように電源検出信号入力INやOUTになっている。
又、それぞれ1.5V、2.5V、3.3Vの電源を供給するDC電源31〜33には、リレー接点21を介して、上記の基準DC電源が供給される。該リレー接点21は、いわゆるメーク接点、ノーマルオープン接点であり、リレーコイル20に電流が流れるとオンとなる。故障判定回路23の出力OUT2はオープンコレクタ出力であり、該リレーコイル20の電流をオン又はオフとする。又、DC電源31〜33から、それぞれ1.5V、2.5V、3.3Vの電源が、例えば内部回路34〜36に供給される。なお、リレーコイル20及びリレー接点21は、本発明の電源オン・オフ手段に相当する。
これらDC電源31〜33から供給される電源は、電源電圧が適正であるか判定するため、故障判定回路23の入力V1〜V3にも入力されている。又、該故障判定回路23の入力INには、前述のようにINから入力される電源検出信号が入力される。該故障判定回路23は、H状態の電源検出信号が入力INに入力され、且つ、該故障判定回路23が内蔵するコンパレータにより、1.5V、2.5V、3.3Vの電源電圧がいずれも例えば±5%内の適正範囲であると判定されると、故障なしとして、出力OUTからH状態の故障なし信号を出力すると共に、出力OUT2をグランドGNDに対してオンとし、これにより、リレーコイル20の電流をオンとする。
次に、ANDゲート28は、該出力OUTの故障なし信号、及び、接点INから入力される電源検出信号の論理積である電源検出信号を、前述のようにデイジーチェイン接続される接点OUTに対して出力する。
以下、本実施形態の作用について説明する。
本実施形態の電装装置において、電源スイッチをオンに操作し、基準DC電源回路10から電源供給を開始すると、バックボード12を経由し、CPU基板14及びスレーブ基板16に、24Vの基準DC電源の供給が開始される。まず、CPU基板14では、CPUの動作が開始されOSの立ち上げが開始するが、該立ち上げが完了するまで電源管理のアプリケーション・プログラムは実行されず、従って、該CPU基板14の出力OUTはL状態であり、割込み入力INTに対して入力があってもこれに対する処理も行われない。
基準DC電源の供給開始の直後、スレーブ基板16において、リレー接点21は、メーク接点でありオフになっている。従って、該基準DC電源は、DC電源31〜33に供給されない。
そして、上述のOSの立ち上げが完了すると、アプリケーション・プログラムは実行され、該CPU基板14の電源検出信号出力OUTはH状態となり、割込み入力INTに対して割り込み入力(L状態)があった場合には、これに対する処理が行われるようになる。
上記のように、CPU基板14の電源検出信号出力OUTがH状態となると、該CPU基板14に隣接する、該電源検出信号出力OUTからの電源検出信号を入力するスレーブ基板16において、故障判定回路23は、その出力OUT2及びグランドGNDの間をオンとし、リレーコイル20に電流が流れるようにし、これによって、リレー接点21はオンとなる。
リレー接点21がオンとなると、DC電源31〜33には基準DC電源が供給され、これらDC電源31〜33からはそれぞれ1.5V、2.5V、3.3Vの電源が供給される。これら1.5V、2.5V、3.3Vの電源は、内部回路34〜36に供給されると共に、これらの電源電圧が適正であるか判定するため、故障判定回路23にも入力される。
ここで、これらDC電源31〜33から供給される電源電圧が、それぞれ1.5V、2.5V、3.3Vに対して±5%内の適正範囲であれば、故障判定回路23は、出力OUTはH状態のままとなり、又出力OUT2はグランドGNDに対してオンのままとなる。従って、リレーコイル20に電流が流れたままとなり、リレー接点21はオンのままとなる。
又、入力INから入力された電源検出信号がH状態であり、且つ、故障判定回路23の出力OUTもH状態であると、ANDゲート28の出力もH状態となり、隣接する下流のスレーブ基板16の電源検出信号入力INには、H状態の電源検出信号が入力されることになり、該下流スレーブ基板16の電源に異状がなければ該スレーブ基板16の電源が投入された状態となり、更に下流のスレーブ基板16の電源検出信号入力INにも、H状態の電源検出信号が入力されることになる。このようにして、電装装置が備える複数のスレーブ基板16は、CPU基板14に隣接する最上流のものから順次電源が供給されるようになっていく。
これに対して、これらDC電源31〜33から供給される電源電圧の少なくとも1つが、それぞれ1.5V、2.5V、3.3Vに対して±5%内の適正範囲外となると、故障判定回路23は、電源に異状があるものとし、出力OUTはL状態となり、又出力OUT2及びグランドGNDの間はオフとなる。従って、リレーコイル20に電流は流れず、リレー接点21はオフとなる。
従って、故障判定回路23によって、電源に異状ありと判定された場合は、このようにリレー接点21はオフとなり、DC電源31〜33は、すべて電源供給をしなくなる。例えば、DC電源31〜33の少なくとも1つが供給する電源が過負荷となり、その過負荷保護回路が動作して、その電源の電圧が適正範囲外まで低下したとする。このような過負荷状態に対して、故障判定回路23は、電源に異状があるものとし、従って、リレー接点21はオフとなり、DC電源31〜33は、すべて電源供給をしなくなる。
又、故障判定回路23が電源に異状ありと判定すると、そのスレーブ基板16は、隣接するスレーブ基板16に対して、電源に異状ありを伝達するL状態の信号を、出力OUTから出力する。従って、該隣接スレーブ基板16も、又更に次に隣接する他のスレーブ基板16も、故障判定回路23において電源に異状ありと判定され、そのリレー接点21はオフとなり、DC電源31〜33は、すべて電源供給をしなくなる。
更に、最下流のスレーブ基板16の電源検出信号出力OUTから、CPU基板14の割込み入力INTにL状態の電源検出信号が入力されると、CPUに対して割込みがかかり、割込み処理が実行されることになる。該割り込み処理では、CPU基板14の電源検出信号出力OUTから出力される電源検出信号をL状態とする。すると、最上流のスレーブ基板16から順に、それぞれのDC電源31〜33の電源供給が停止される。従って、電源電圧が適正範囲外となるなど、電源異常が見出されたスレーブ基板16より上流のスレーブ基板16についても、DC電源31〜33の電源供給が停止されることになる。
10…基準DC電源回路
12、52…バックボード
14、54…CPU基板
16、56…スレーブ基板
20…リレーコイル
21…リレー接点
23…故障判定回路
28…ANDゲート
31〜33…DC電源
34〜36…内部回路
61…ヒューズ又はサーキットプロテクタ
12、52…バックボード
14、54…CPU基板
16、56…スレーブ基板
20…リレーコイル
21…リレー接点
23…故障判定回路
28…ANDゲート
31〜33…DC電源
34〜36…内部回路
61…ヒューズ又はサーキットプロテクタ
Claims (2)
- いずれも所定内部回路が作られる複数の基板を備えた電装装置において、
複数の基板において、上流の基板から下流の基板へ順次、電源故障が検出されておらず又電源が投入されていることを伝達する電源検出信号の配線をデイジーチェイン接続し、
各基板には、上流の基板から入力した該電源検出信号が故障なしで、且つ、その基板の電源に故障が検出されない場合に、電源故障なしと判定する回路と、該電源故障なし判定時に、内部回路への電源供給を開始する電源オン・オフ手段とを備え、
電源に故障がない場合は、前記デイジーチェイン接続の順に、各基板の前記電源オン・オフ手段の電源供給開始が行なわれることを特徴とする電装装置。 - 前記基板の少なくとも1つが、独立した複数の電源回路を有し、
該基板の前記判定回路が、上流の基板から入力した前記電源検出信号が故障なしで、且つ、これら複数の電源回路について故障が検出されない場合に、電源故障なしと判定し、該電源検出信号及びこれら電源回路の故障検出の少なくとも1つが故障ありである場合は、電源故障ありと判定するものであって、
該基板の前記電源オン・オフ手段が、該判定回路の電源故障あり判定時に、これら複数の電源回路による内部回路への電源供給を、オフとするものであることを特徴とする請求項1に記載の電装装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007064022A JP2008228465A (ja) | 2007-03-13 | 2007-03-13 | 電装装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007064022A JP2008228465A (ja) | 2007-03-13 | 2007-03-13 | 電装装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008228465A true JP2008228465A (ja) | 2008-09-25 |
Family
ID=39846419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007064022A Pending JP2008228465A (ja) | 2007-03-13 | 2007-03-13 | 電装装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008228465A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015197732A (ja) * | 2014-03-31 | 2015-11-09 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム |
CN107491368A (zh) * | 2017-07-31 | 2017-12-19 | 成都普诺科技有限公司 | 挂载多个外设的PowerPC检测系统 |
CN110445380A (zh) * | 2019-07-26 | 2019-11-12 | 成都芯源系统有限公司 | 含菊花链架构的多相开关变换器及其序号分配方法 |
-
2007
- 2007-03-13 JP JP2007064022A patent/JP2008228465A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015197732A (ja) * | 2014-03-31 | 2015-11-09 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム |
CN107491368A (zh) * | 2017-07-31 | 2017-12-19 | 成都普诺科技有限公司 | 挂载多个外设的PowerPC检测系统 |
CN110445380A (zh) * | 2019-07-26 | 2019-11-12 | 成都芯源系统有限公司 | 含菊花链架构的多相开关变换器及其序号分配方法 |
CN110445380B (zh) * | 2019-07-26 | 2021-07-16 | 成都芯源系统有限公司 | 含菊花链架构的多相开关变换器及其序号分配方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7907378B2 (en) | Automatic detection of a CMOS device in latch-up and cycling of power thereto | |
US7624303B2 (en) | Generation of system power-good signal in hot-swap power controllers | |
CN106610712B (zh) | 基板管理控制器复位系统及方法 | |
JP7479619B2 (ja) | 拡張カードの独立スロット制御 | |
KR20010006897A (ko) | 멀티 프로세서 기반 컴퓨터 시스템의 핫 플러그 제어 | |
JP3052867B2 (ja) | 電源システム | |
JP4988671B2 (ja) | シリアルバスシステム及びハングアップスレーブリセット方法 | |
US20100123979A1 (en) | Switching power supply protection system, mother board and computer | |
US10274534B2 (en) | Chip and reading circuit for die ID in chip | |
JP2008228465A (ja) | 電装装置 | |
US10606703B2 (en) | Monitoring circuit | |
JP2012068907A (ja) | バス接続回路及びバス接続方法 | |
TWI530776B (zh) | 風扇控制器以及具該風扇控制器之伺服器系統 | |
CN107210937A (zh) | 在数据总线中的总线监控器 | |
TWI518249B (zh) | 風扇控制器以及具該風扇控制器之伺服器系統 | |
CN113448422A (zh) | 一种服务器bios闪存芯片保护电路及服务器 | |
CN102385518A (zh) | 计算机系统及计算机系统的使用方法 | |
JP2011061968A (ja) | 電源監視回路、該電源監視回路に用いられる電源監視方法及び電源監視制御プログラム、並びに電子機器 | |
JP2010238000A (ja) | モジュールのバス接続/切り離し装置 | |
JP5040466B2 (ja) | データ処理システム | |
JP3270392B2 (ja) | 活線挿抜保護方式 | |
CN213987477U (zh) | 一种应用有看门狗电路的装置 | |
JP5061860B2 (ja) | 実装回路及び半導体試験装置 | |
CN112363862A (zh) | 一种应用有看门狗电路的装置 | |
JP2004215352A (ja) | 電源電圧異常時のフェイルセーフ制御方式 |