JP5040466B2 - データ処理システム - Google Patents

データ処理システム Download PDF

Info

Publication number
JP5040466B2
JP5040466B2 JP2007164472A JP2007164472A JP5040466B2 JP 5040466 B2 JP5040466 B2 JP 5040466B2 JP 2007164472 A JP2007164472 A JP 2007164472A JP 2007164472 A JP2007164472 A JP 2007164472A JP 5040466 B2 JP5040466 B2 JP 5040466B2
Authority
JP
Japan
Prior art keywords
module
data
bus
processing system
monitoring circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007164472A
Other languages
English (en)
Other versions
JP2009003729A (ja
Inventor
輝久 安保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2007164472A priority Critical patent/JP5040466B2/ja
Publication of JP2009003729A publication Critical patent/JP2009003729A/ja
Application granted granted Critical
Publication of JP5040466B2 publication Critical patent/JP5040466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Description

本発明は、複数の機能モジュールやI/Oモジュールをデイジーチェイン方式で接続したデータ処理システムに係り、特にシステムを停止させることのないモジュール切り離し方式に関する。
この種のデータ処理システムは、電力系統や各種工場の監視制御装置に適用され、例えば、各種モジュールの組み合わせ構成で所期のデータ処理機能を実現するプログラマブルコントローラ(以下、PLCと呼ぶ)構成とするものが多い。
PLCは、マイクロコンピュータ(CPU:中央演算処理装置)とメモリ(記憶素子)を機能モジュールとして構成し、装置や操作盤に設置した様々な入力機器(センサやスイッチなど)からの入力信号をI/Oモジュールで取り込み、機能モジュールにあらかじめプログラムされたデータ処理機能の処理結果でI/Oモジュールを介して様々な出力機器(電磁弁やモータ、表示灯など)を制御することができる。
一般に、データ処理システムにおいては、各データ処理デバイス間のデータ送受信には、マルチドロップ方式のバス接続とする方式、またはデイジーチェイン方式のバス接続とする方式がある。図5はマルチドロップ方式のバス接続方式を示し、各データ処理デバイス(モジュール)MOD0〜MODnはスロット#0〜#nにそれぞれ装着され、マルチドロップ用の通信用ドライバ/レシーバ(送信回路/受信回路)を用いて、バックプレーンBPのバスを通して、任意のデータ処理デバイス間でデータ送受信を可能にする。図6はデイジーチェイン方式のバス接続方式を示し、各データ処理デバイスバックプレーン(モジュール)MOD0〜MODnには、ドライバからバックプレーンのシリアルバスを通して、隣のデータ処理デバイスのレシーバにのみデータを送信し、隣のデータ処理デバイスは逆隣のレシーバからのみデータ受信する。
ここで、PLCを使用したデータ処理システムでは、モジュール故障時にその故障モジュールを除きシステムを停止させることなく交換可能にし、故障モジュールが設備全体に与える影響を最小限にとどめることが求められる。このためにはPLCの電源を切ることなく活線状態で故障モジュールを挿抜できることが必要で、モジュール間を粗結合にしながら多量のデータを授受できるデイジーチェイン方式が好適となる(例えば、特許文献1参照)。
特開2000−200121号公報
従来のマルチドロップ方式のバス接続にしたPLCでは、異なる2モジュールが同時にバスをドライブしてもドライブ素子が破損しないように、通信用の高価なドライバ/レシーバICを使用する必要がある。また、接続されるモジュール数が多い場合、複雑なプロトコルを必要とし、専用のLSIも必要となりコストがかさむ。更に、プロトコルソフトが必要となるとマイコンが必要になり低コストのI/Oモジュールが実現できない。
これらの通信専用のドライバ/レシーバICや通信LSIを使用せずコストを抑えるには、図6の様に各モジュールをデイジーチェイン方式が好適となる。このデイジーチェイン方式の場合、ドライバ/レシーバICはマルチドロップ接続ではないため、汎用の安価なロジックICが使用できる。また、データ受信は隣のモジュールからだけを意識し、送信は逆隣のモジュールだけへと意識すればよいのでプロトコルらしいプロトコルを必要とせず、ゲートアレイ程度のLSIでバスインタフェースを実現できるという利点がある。
しかし、デイジーチェイン方式は、途中のモジュールに故障があると信号が途切れてしまい、故障モジュールを挟んだモジュールにデータが送れなくなる等、故障が発生した場合にはシステム全体への影響度が高い。このため、各モジュールは自己診断を行い、自身が異常の時はテイジーチェインから離脱し、バックプレーンでバイパスすることが必要になる。送受信回路や内部回路等の自己診断はそれなりに可能であるし、バスからのレシーバIC故障でも一定時間受信データが無いなどで検出可能である。
しかしながら、送信回路の故障、送信データバッファの故障、同コネクタの故障など、モジュールの出口に近い部分の故障は、モジュール自身では検出できないため、これら故障がシステム全体の故障になってしまう。
本発明の目的は、デイジーチェイン方式でバス接続したるデータ処理システムにおいて、モジュールの自己診断では検出できない故障も検出し、故障モジュールをシステムに影響を与えることなくバスから切り離しできるデータ処理システムを提供することにある。
本発明は、モジュールのデータ送信経路の故障発生(送信回路の故障、送信データバッファの故障、同コネクタの故障など)をバス上の送信データ監視で検出し、この故障発生の検出でバス上のバイパス用バッファの制御とモジュールの送信データバッファの制御で当該モジュールをバスから切り離しできるようにしたもので、以下の構成を特徴とする。
(1)バックプレーンに設けたデイジーチェイン方式のバス接続で、複数のモジュール間でデータを送受信するデータ処理システムにおいて、
モジュール毎に対応つけてバックプレーンに設けられ、モジュール毎にその送信出力信号から当該モジュールの異常の有無を監視するデータ監視回路と、
各モジュールは、対応する前記データ監視回路によるモジュールの異常検出信号をバス離脱要求信号として受け、当該モジュールのデータ送信回路をディセーブルにし、バックプレーン側のモジュールバイパス用バッファをイネーブルにする手段を備え、
故障モジュールをバスから切り離しできるようにすることを特徴とする。
(2)前記データ監視回路は、対応するモジュールの送信出力データに加えた冗長化信号やデータの不整合、または受信クロックの同期はずれによって、当該モジュールの故障を検出することを特徴とする。
(3)前記データ監視回路は、対応するモジュールの送信出力データがデイジーチェイン方式のバスを周回する時間より長くデータ不在であるときに、当該モジュールの故障を検出することを特徴とする。
(4)前記各モジュールはそれぞれ異常記憶レジスタを設け、この異常記憶レジスタは、
モジュールの電源投入を記憶して当該モジュールの送信データバッファをイネーブルにしかつモジュールバイパス用バッファの出力をディセーブルにし、
前記データ監視回路からの離脱要求信号またはモジュール内の自己診断部からの異常検出信号を記憶して当該モジュールの送信データバッファをディセーブルにしかつモジュールバイパス用バッファの出力をイネーブルにすることを特徴とする。
以上のとおり、本発明によれば、モジュールのデータ送信経路の故障発生(送信回路の故障、送信データバッファの故障、同コネクタの故障など)をバス上の送信データ監視で検出し、この故障発生の検出でバス上のバイパス用バッファの制御とモジュールの送信データバッファの制御で当該モジュールをバスから切り離しできるようにしたため、モジュールの自己診断では検出できない故障も検出し、故障モジュールをシステムに影響を与えることなくバスから切り離しできる。
(実施形態1)
図1は、本発明の実施形態を示すデータ処理システムの要部構成図である。同図が図6と異なる部分は、バックプレーンBPと各モジュールMOD0〜MODnとをデイジーチェイン方式でバス接続する構成において、モジュールMOD0〜MODnのデータ送信経路の故障発生(送信回路の故障、送信データバッファの故障、同コネクタの故障など)をバス上の送信出力データから異常の有無を監視するデータ監視回路をモジュール毎に対応つけて設け、モジュール毎の故障発生の検出でバス上のバイパス用バッファの制御とモジュールの送信データバッファの制御で当該モジュールをバスから切り離し可能にした点にある。
バックプレーンBPのバスには、それに接続されるモジュールをバイパスするモジュールバイパス用バッファ1A〜1Nを設けている。このバッファ1A〜1Nの動作は、対応するモジュールが不実装の時は出力がイネーブルになる。本実施形態では、バックプレーンBPにはモジュールの出力信号をそれぞれ監視するデータ監視回路2A〜2Nを設け、当該モジュールの故障をデータ監視回路が検出した場合は、モジュールバイパス用バッファ1A〜1Nのうち、故障モジュールが接続されるバッファ1Xをイネーブルにし、更に当該モジュールのデータ送信バッファをディセーブルにして信号の衝突を避ける。
データ監視回路2A〜2Nの検出信号は、バス離脱要求信号として、各モジュールMOD0〜MODnの自己診断異常検出信号と同じ信号として異常記憶レジスタR0〜RNに記憶され、異常記憶レジスタR0〜RNが異常検出状態ではドライバB0〜BNを通してバッファ1A〜1Nをイネーブルに保持させると共に、送信データバッファDB0〜DBNをディセーブルにする。
データ監視回路2A〜2Nによる出力データの監視は、バスに載せる送信データに冗長化信号やデータ(CRCやパリティ、チェックサム等)を加え、この不整合によって、当該モジュールにバス離脱要求信号を付与し、その信号を受けたモジュールでは送信データバッファをディセーブルにし、バックプレーンのモジュールバイパス用バッファをイネーブルにして、故障した当該モジュールをデイジーチェインバスシステムから切り離し、残った正常な他のモジュールとバスに悪影響を及ぼすことを避ける。
1スロット分のデータ監視回路の例を図2に示し、監視原理を示す。バス信号をNRZIで変調、CRCで冗長化を行った例である。バス信号を入力すると、クロック抽出回路11でバス信号から受信クロックを抽出する。この際、クロックの同期はずれを異常と見なせる。NRZIデコーダ12は、NRZI変調されたバス信号を受信クロックでデコードし、このデコード信号からビット・アンスタッフ回路13による異常検出を行う。変調にNRZIを用いていれば一定長以上の1データが続いた時挿入した0データをビット・アンスタッフで取り除くが0が挿入されているべき所に付加されてなければ異常と判断できる。
また、デコード信号からCRC計算&チェック回路14による異常検出を得る。CRC計算&チェックではフレームにCRCデータを付加してあった時、CRC計算異常を異常と見なせる。これらの異常はバックプレーンを通じて当該スロットのモジュールにバス離脱要求信号として渡す。
なお、この例ではクロック抽出の同期はずれ、ビット・アンスタッフの0異常、CRC異常などの検出では、一度だけの異常検出で異常とせず、複数回の検出や多頻度の検出で、当該スロットのモジュールヘの異常出力としてバス離脱を促すのが好ましい。
(実施形態2)
本実施形態は、モジュールの出力データ監視手段として、予めデイジーチェイン方式のバスをデータが周回する時間間隔より長い時間のテータ不在をモジュール異常として、検出する。
1スロット分のデータ監視回路例を図3に示し、監視原理を示す。バス信号は伝送方式としてトークンパッシングやタイムスロット方式を使用すると、各モジュールは順次バスにデータを流すことになる。即ち、当該スロットのモジュールは自身にデータ送信機会が廻ってくるとデータをバスに流し、送信機会を次のモジュールに渡すことになる。ここで、当該スロットのモジュールが送信機会を手にし、それを次のスロットのモジュールに譲る時間を予め定めておき、それより長い時間バスに流れるデータが空白になったことを監視すれば異常とみなせる。この一定時間、バスが空白になることはワンショットタイマで実現できる。バスの信号をワンショットタイマ15のリトリガー信号とし、タイムアップ信号を異常とする。
図4は、本実施形態を実施形態1の異常検出回路に組み合わせたデータ監視回路例を示す。
(実施形態3)
図1においては、データ監視回路のバス離脱要求信号を受けるモジュールを離脱制御するレジスタとして、モジュールに異常記憶レジスタR0〜RNを設ける。本実施形態では、異常記憶レジスタR0〜RNを電源ON時にクリアし、バックプレーンのデータ監視回路2A〜2Nの異常出力やモジュール内自己診断の異常検出でセットするものとする。この異常記憶レジスタのセットにより、モジュールはデイジーチェインバスにデータを送信せず、バックプレーンで当該スロットの信号をバイパスさせる。
この異常記憶レジスタR0〜RNは、当該スロットのモジュールを離脱・復帰の繰り返しを避ける目的と、モジュール側に配置することにより、活線での故障モジュール交換を速やかに行うために設ける。当該スロットのモジュールは、データ監視回路で検出した異常によりデイジーチェインバスシステムから離脱させる。この際、データ監視回路が異常検出を出力している時に当該スロットのモジュールはバスから離脱する。当該スロットのモジュールがバスから離脱すると、バスのデータ監視回路は異常を検出しない状態に戻る。それにより再び当該スロットのモジュールは離脱から復帰する。即ちそのモジュールは離脱・復帰を繰り返すことになる。
すなわち、異常記憶レジスタR0〜RNは、バックプレーンの当該スロットの異常出力部に配置することも可能であるが、当該スロットのモジュールに配置し、当該スロットのモジュールの電源ONでクリアするものとする。
この異常記憶レジスタR0〜RNをバックプレーン側に配置すると、バックプレーンの電源ONや手動スイッチ等によるクリアしかできない。バックプレーンの電源活殺ではシステム全体が停止してしまうし、手動スイッチの操作も必要になる。
この点、この異常記憶レジスタR0〜RNをモジュール側に配置すると、モジュールの電源ONでクリアできるので、活線挿抜機能を備えたシステム停止を最小限にする様配慮したシステムでは、有効に働く。即ち、故障スロットのモジュールを交換する時、新たなモジュールを実装する行為で自動的にクリアできる上、バックプレーンを止めたり、手動スイッチを操作する様な操作も必要なく、デイジーチェインバスに参加させることができる。具体的には、異常記憶レジスタの設置により、故障モジュールを活線でバックプレーンから抜き外し、正常モジュールを活線で実装すると、その交換モジュール自身のパワーオン信号で異常記憶レジスタが初期化され、バスに参加できる。よって活線挿抜シーケンスにも対応できる。
本発明の実施形態を示すデータ処理システムの要部構成図。 データ監視回路例。 データ監視回路例。 データ監視回路例。 マルチドロップ方式のバス接続図。 デイジーチェイン方式のバス接続図。
符号の説明
MOD0〜MODn モジュール
BP バックプレーン
1A〜1N モジュールバイパス用バッファ
2A〜2N データ監視回路
B0〜BN ドライバ
DB0〜DBN 送信データバッファ
R0〜RN 異常記憶レジスタ

Claims (4)

  1. バックプレーンに設けたデイジーチェイン方式のバス接続で、複数のモジュール間でデータを送受信するデータ処理システムにおいて、
    モジュール毎に対応つけてバックプレーンに設けられ、モジュール毎にその送信出力信号から当該モジュールの異常の有無を監視するデータ監視回路と、
    各モジュールは、対応する前記データ監視回路によるモジュールの異常検出信号をバス離脱要求信号として受け、当該モジュールのデータ送信回路をディセーブルにし、バックプレーン側のモジュールバイパス用バッファをイネーブルにする手段を備え、
    故障モジュールをバスから切り離しできるようにすることを特徴とするデータ処理システム。
  2. 前記データ監視回路は、対応するモジュールの送信出力データに加えた冗長化信号やデータの不整合、または受信クロックの同期はずれによって、当該モジュールの故障を検出することを特徴とする請求項1に記載のデータ処理システム。
  3. 前記データ監視回路は、対応するモジュールの送信出力データがデイジーチェイン方式のバスを周回する時間より長くデータ不在であるときに、当該モジュールの故障を検出することを特徴とする請求項1または2に記載のデータ処理システム。
  4. 前記各モジュールはそれぞれ異常記憶レジスタを設け、この異常記憶レジスタは、
    モジュールの電源投入を記憶して当該モジュールの送信データバッファをイネーブルにしかつモジュールバイパス用バッファの出力をディセーブルにし、
    前記データ監視回路からの離脱要求信号またはモジュール内の自己診断部からの異常検出信号を記憶して当該モジュールの送信データバッファをディセーブルにしかつモジュールバイパス用バッファの出力をイネーブルにすることを特徴とする請求項1〜3のいずれか1項に記載のデータ処理システム。
JP2007164472A 2007-06-22 2007-06-22 データ処理システム Active JP5040466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007164472A JP5040466B2 (ja) 2007-06-22 2007-06-22 データ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007164472A JP5040466B2 (ja) 2007-06-22 2007-06-22 データ処理システム

Publications (2)

Publication Number Publication Date
JP2009003729A JP2009003729A (ja) 2009-01-08
JP5040466B2 true JP5040466B2 (ja) 2012-10-03

Family

ID=40320042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007164472A Active JP5040466B2 (ja) 2007-06-22 2007-06-22 データ処理システム

Country Status (1)

Country Link
JP (1) JP5040466B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104297666B (zh) * 2014-08-22 2017-12-29 惠州市亿能电子有限公司 一种菊花链电路异常位置诊断方法
CN108519768B (zh) * 2018-03-26 2019-10-08 华中科技大学 一种基于深度学习和信号分析的故障诊断方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62149234A (ja) * 1985-12-24 1987-07-03 Toshiba Corp ル−プネツトワ−ク
JP2531302B2 (ja) * 1990-10-02 1996-09-04 三菱電機株式会社 二重化切替方式
JPH0594411A (ja) * 1991-10-02 1993-04-16 Oki Electric Ind Co Ltd デイジーチエーン装置
US5440655A (en) * 1993-12-29 1995-08-08 At&T Corp. Optical fiber connector bypass device and method using same
JPH10260933A (ja) * 1997-03-17 1998-09-29 Fujitsu Ltd バス調停機能選択回路
DE19715810A1 (de) * 1997-04-16 1998-10-22 Bayerische Motoren Werke Ag Datenbus für Fahrzeuge mit mehreren Teilnehmern
JP2000200121A (ja) * 1998-10-07 2000-07-18 Matsushita Electric Ind Co Ltd デ―タ処理装置
US6215775B1 (en) * 1998-10-22 2001-04-10 Emulex Corporation Node insertion and removal in a loop network
JP4274140B2 (ja) * 2005-03-24 2009-06-03 日本電気株式会社 ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法

Also Published As

Publication number Publication date
JP2009003729A (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
JP4835842B2 (ja) ビルディングブロック型のセーフティ・コントローラにおけるioユニット
US7917675B2 (en) Method and apparatus for interconnecting modules
JP2008146659A (ja) 安全モジュール及び自動化システム
ES2321634T3 (es) Sistema de automatizacion redundante que comprende un aparato de automatizacion maestro y otro de reserva.
US9367375B2 (en) Direct connect algorithm
KR20100088605A (ko) 링 버스 시스템에서 신호 장애 검출을 위한 시스템 및 방법
JP7225689B2 (ja) モータ制御装置
US10592356B2 (en) Microcontroller and electronic control unit
US10298520B2 (en) Relay apparatus
JP5040466B2 (ja) データ処理システム
US7627774B2 (en) Redundant manager modules to perform management tasks with respect to an interconnect structure and power supplies
US20150169427A1 (en) Fault-Tolerant Failsafe Computer System Using COTS Components
CN109491842B (zh) 用于故障安全计算系统的模块扩展的信号配对
JP2008084276A (ja) Plc装置
JP2012068907A (ja) バス接続回路及びバス接続方法
JP3736062B2 (ja) 二重化プロセス入出力装置
JP2010238000A (ja) モジュールのバス接続/切り離し装置
KR101295964B1 (ko) Plc 시스템 및 그 구동방법
JP3662444B2 (ja) プログラマブルコントローラおよび切替信号生成装置
JP2008278246A (ja) 通信システム、通信装置及び通信方法
JP2008228465A (ja) 電装装置
JP7205439B2 (ja) 電子制御装置
JP2014007601A (ja) 組込インタフェース回路
JP2010183307A (ja) ネットワーク構成の変更検出/復帰方式
JP2003216451A (ja) 2重系装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

R150 Certificate of patent or registration of utility model

Ref document number: 5040466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3