JPH11306086A - メモリモジュール装置 - Google Patents
メモリモジュール装置Info
- Publication number
- JPH11306086A JPH11306086A JP11338598A JP11338598A JPH11306086A JP H11306086 A JPH11306086 A JP H11306086A JP 11338598 A JP11338598 A JP 11338598A JP 11338598 A JP11338598 A JP 11338598A JP H11306086 A JPH11306086 A JP H11306086A
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- eeprom
- module device
- write
- write protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】メモリモジュールの回路基板上に搭載されてい
るＥＥＰＲＯＭに対するユーザー側での誤書込みや故意
のデータ書き換えなどが抑制し、ＳＰＤデータに対する
不要な書き換えを防止する。 【解決手段】メモリモジュールの回路基板１０上に搭載
されたＥＥＰＲＯＭ１２と、ＥＥＰＲＯＭの／ＷＣピン
１３ｉのレベルをＥＥＰＲＯＭに対する書込み動作／読
み出し動作の可否を制御するための２種類のレベルに選
択的に設定するための書込み保護回路部２０を具備す
る。
るＥＥＰＲＯＭに対するユーザー側での誤書込みや故意
のデータ書き換えなどが抑制し、ＳＰＤデータに対する
不要な書き換えを防止する。 【解決手段】メモリモジュールの回路基板１０上に搭載
されたＥＥＰＲＯＭ１２と、ＥＥＰＲＯＭの／ＷＣピン
１３ｉのレベルをＥＥＰＲＯＭに対する書込み動作／読
み出し動作の可否を制御するための２種類のレベルに選
択的に設定するための書込み保護回路部２０を具備す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、同一回路基板上に
複数の半導体メモリが搭載されたメモリモジュール装置
に係り、特にＥＥＰＲＯＭ（電気的消去・再書込み可能
な読み出し専用メモリ）が搭載されたメモリモジュール
装置におけるＥＥＰＲＯＭの書込み許可／禁止制御を行
う回路に関するもので、例えばパソコン、ワークステー
ションなどに使用されるものである。
複数の半導体メモリが搭載されたメモリモジュール装置
に係り、特にＥＥＰＲＯＭ（電気的消去・再書込み可能
な読み出し専用メモリ）が搭載されたメモリモジュール
装置におけるＥＥＰＲＯＭの書込み許可／禁止制御を行
う回路に関するもので、例えばパソコン、ワークステー
ションなどに使用されるものである。
【０００２】
【従来の技術】現在、メモリモジュール装置の仕様とし
て、メモリモジュールの回路基板上にＥＥＰＲＯＭを搭
載し、ＳＰＤ（Serial Presence Detect；固有製品情
報）の書き込みが可能であることがＪＥＤＥＣ（Joint
Electron Device Engineer Council；米国での電子部品
に関する標準化団体）により決められている。
て、メモリモジュールの回路基板上にＥＥＰＲＯＭを搭
載し、ＳＰＤ（Serial Presence Detect；固有製品情
報）の書き込みが可能であることがＪＥＤＥＣ（Joint
Electron Device Engineer Council；米国での電子部品
に関する標準化団体）により決められている。
【０００３】図４は、メモリモジュール装置の一例を示
している。図４において、４０はメモリモジュールの回
路基板、１１１〜１１ｎは回路基板４０上に搭載された
複数の半導体メモリ（例えばＤＲＡＭ）、１２は回路基
板４０上に搭載されたＥＥＰＲＯＭである。
している。図４において、４０はメモリモジュールの回
路基板、１１１〜１１ｎは回路基板４０上に搭載された
複数の半導体メモリ（例えばＤＲＡＭ）、１２は回路基
板４０上に搭載されたＥＥＰＲＯＭである。
【０００４】上記回路基板４０は、メモリモジュールを
使用するパソコン、ワークステーションなどのマザーボ
ードに接続するための外部接続端子（電源端子、接地端
子などを含む）１０１〜１０ｎを具備し、この外部接続
端子（コネクタ接続端子）１０１〜１０ｎと回路基板上
の各メモリとの間を電気的に接続するためのパターン配
線（図示せず）が形成されている。
使用するパソコン、ワークステーションなどのマザーボ
ードに接続するための外部接続端子（電源端子、接地端
子などを含む）１０１〜１０ｎを具備し、この外部接続
端子（コネクタ接続端子）１０１〜１０ｎと回路基板上
の各メモリとの間を電気的に接続するためのパターン配
線（図示せず）が形成されている。
【０００５】前記ＥＥＰＲＯＭ１２の書込み動作は、外
部端子の１つである／ＷＣ（WriteControl ）ピンのレ
ベルによって制御されるものであり、上記／ＷＣピンが
“Ｌ”レベル（接地電位）に固定されている状態では書
き込みが可能であり、上記／ＷＣピンが“Ｈ”レベル
（例えば電源電位）の状態では書き込みが不能である。
部端子の１つである／ＷＣ（WriteControl ）ピンのレ
ベルによって制御されるものであり、上記／ＷＣピンが
“Ｌ”レベル（接地電位）に固定されている状態では書
き込みが可能であり、上記／ＷＣピンが“Ｈ”レベル
（例えば電源電位）の状態では書き込みが不能である。
【０００６】従来、メモリモジュール装置のメーカーで
は、ＳＰＤの書き込みが終了してデータの書き換えが不
要になっても、回路基板４０上のＥＥＰＲＯＭ１２に対
するユーザーによる書込み動作／読み出し動作の両方を
可能とするために、図５に示すように、回路基板４０上
のＥＥＰＲＯＭ１２の／ＷＣピン１３ｉを通常は“Ｌ”
レベルに固定していた。
は、ＳＰＤの書き込みが終了してデータの書き換えが不
要になっても、回路基板４０上のＥＥＰＲＯＭ１２に対
するユーザーによる書込み動作／読み出し動作の両方を
可能とするために、図５に示すように、回路基板４０上
のＥＥＰＲＯＭ１２の／ＷＣピン１３ｉを通常は“Ｌ”
レベルに固定していた。
【０００７】しかし、このようにＥＥＰＲＯＭ１２の／
ＷＣピン１３ｉを“Ｌ”レベルに固定していると、ユー
ザー側でメモリモジュール上のＥＥＰＲＯＭ１２のデー
タ入力ピンに対して偶発的な入力あるいはノイズが印加
されると、ＥＥＰＲＯＭ１２に対する誤書込みによる誤
動作が生じるおそれがあった。また、ユーザー側での故
意によるデータの書き換えなどによってＳＰＤデータに
対する不要な書き換えが生じるおそれがあった。
ＷＣピン１３ｉを“Ｌ”レベルに固定していると、ユー
ザー側でメモリモジュール上のＥＥＰＲＯＭ１２のデー
タ入力ピンに対して偶発的な入力あるいはノイズが印加
されると、ＥＥＰＲＯＭ１２に対する誤書込みによる誤
動作が生じるおそれがあった。また、ユーザー側での故
意によるデータの書き換えなどによってＳＰＤデータに
対する不要な書き換えが生じるおそれがあった。
【０００８】
【発明が解決しようとする課題】上記したように従来の
メモリモジュール装置は、メーカーでＳＰＤ書き込みが
終了してデータの書き換えが不要になっても、メモリモ
ジュール上のＥＥＰＲＯＭの／ＷＣピンを通常は“Ｌ”
レベルに固定しているので、ユーザー側でＥＥＰＲＯＭ
に対する誤書込みや故意のデータ書き換えなどによって
ＳＰＤデータに対する不要な書き換えが生じるおそれが
あるという問題があった。
メモリモジュール装置は、メーカーでＳＰＤ書き込みが
終了してデータの書き換えが不要になっても、メモリモ
ジュール上のＥＥＰＲＯＭの／ＷＣピンを通常は“Ｌ”
レベルに固定しているので、ユーザー側でＥＥＰＲＯＭ
に対する誤書込みや故意のデータ書き換えなどによって
ＳＰＤデータに対する不要な書き換えが生じるおそれが
あるという問題があった。
【０００９】本発明は上記の問題点を解決すべくなされ
たもので、メモリモジュール回路基板上に搭載されてい
るＥＥＰＲＯＭに対するユーザー側での誤書込みや故意
のデータ書き換えなどが抑制でき、ＳＰＤデータに対す
る不要な書き換えを防止し得るメモリモジュール装置を
提供することを目的とする。
たもので、メモリモジュール回路基板上に搭載されてい
るＥＥＰＲＯＭに対するユーザー側での誤書込みや故意
のデータ書き換えなどが抑制でき、ＳＰＤデータに対す
る不要な書き換えを防止し得るメモリモジュール装置を
提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明のメモリモジュー
ル装置は、メモリモジュール回路基板上に搭載されたＥ
ＥＰＲＯＭと、前記ＥＥＰＲＯＭののＥＥＰＲＯＭの／
ＷＣ端子のレベルをＥＥＰＲＯＭに対する書込み動作／
読み出し動作の可否を制御するための２種類のレベルに
選択的に設定するための書込み保護手段を具備すること
を特徴とする。
ル装置は、メモリモジュール回路基板上に搭載されたＥ
ＥＰＲＯＭと、前記ＥＥＰＲＯＭののＥＥＰＲＯＭの／
ＷＣ端子のレベルをＥＥＰＲＯＭに対する書込み動作／
読み出し動作の可否を制御するための２種類のレベルに
選択的に設定するための書込み保護手段を具備すること
を特徴とする。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明のメモリモ
ジュール装置の一実施例を示している。図１において、
１０はメモリモジュールの回路基板であり、この回路基
板上には、複数の半導体メモリ（例えばＤＲＡＭ）１１
１〜１１ｎ、ＥＥＰＲＯＭ１２、ＥＥＰＲＯＭ書込み保
護回路部２０が搭載されている。
施の形態を詳細に説明する。図１は、本発明のメモリモ
ジュール装置の一実施例を示している。図１において、
１０はメモリモジュールの回路基板であり、この回路基
板上には、複数の半導体メモリ（例えばＤＲＡＭ）１１
１〜１１ｎ、ＥＥＰＲＯＭ１２、ＥＥＰＲＯＭ書込み保
護回路部２０が搭載されている。
【００１２】上記回路基板１０は、メモリモジュールを
使用するパソコン、ワークステーションなどのマザーボ
ードに接続するための外部接続端子（電源端子、接地端
子などを含む）１０１〜１０ｎを具備し、この外部接続
端子（コネクタ接続端子）１０１〜１０ｎと回路基板上
の各メモリとの間を電気的に接続するためのパターン配
線（図示せず）が形成されている。
使用するパソコン、ワークステーションなどのマザーボ
ードに接続するための外部接続端子（電源端子、接地端
子などを含む）１０１〜１０ｎを具備し、この外部接続
端子（コネクタ接続端子）１０１〜１０ｎと回路基板上
の各メモリとの間を電気的に接続するためのパターン配
線（図示せず）が形成されている。
【００１３】図２は、図１中のＥＥＰＲＯＭ１２と書込
み保護回路部２０を取り出し、書込み保護回路部の具体
例を示している。図２において、１３１〜１３ｎはそれ
ぞれＥＥＰＲＯＭ１２の外部端子であり、その中には電
源電位供給用の電源ピン、接地電位供給用の接地ピン、
書込み制御用の／ＷＣピン１３ｉが含まれている。
み保護回路部２０を取り出し、書込み保護回路部の具体
例を示している。図２において、１３１〜１３ｎはそれ
ぞれＥＥＰＲＯＭ１２の外部端子であり、その中には電
源電位供給用の電源ピン、接地電位供給用の接地ピン、
書込み制御用の／ＷＣピン１３ｉが含まれている。
【００１４】書込み保護回路部２０は、ＥＥＰＲＯＭ１
２の／ＷＣピン１３ｉのレベルをＥＥＰＲＯＭ１２に対
する書込み動作／読み出し動作の可否を制御するための
２種類のレベルに選択的に設定し得るように構成されて
いる。
２の／ＷＣピン１３ｉのレベルをＥＥＰＲＯＭ１２に対
する書込み動作／読み出し動作の可否を制御するための
２種類のレベルに選択的に設定し得るように構成されて
いる。
【００１５】この書込み保護回路部２０は、出力ノード
が前記／ＷＣピン１３ｉに接続されたインバータ回路
（インバータＩＣ）２１と、このインバータ回路２１の
入力ノードと接地ノードとの間に接続されたプルダウン
用抵抗素子２２とからなり、上記インバータ回路２１の
入力ノードは入力端子３０に接続されている。
が前記／ＷＣピン１３ｉに接続されたインバータ回路
（インバータＩＣ）２１と、このインバータ回路２１の
入力ノードと接地ノードとの間に接続されたプルダウン
用抵抗素子２２とからなり、上記インバータ回路２１の
入力ノードは入力端子３０に接続されている。
【００１６】上記書込み保護回路部２０の入出力電圧特
性は、その出力をＥＥＰＲＯＭ１２に対する書込み動作
／読み出し動作を可能とするレベルに設定するために必
要な入力レベルがＥＥＰＲＯＭの直流的な許容動作条件
の範囲外に設定されていることを特徴とするものであ
り、その一例を図３に示している。
性は、その出力をＥＥＰＲＯＭ１２に対する書込み動作
／読み出し動作を可能とするレベルに設定するために必
要な入力レベルがＥＥＰＲＯＭの直流的な許容動作条件
の範囲外に設定されていることを特徴とするものであ
り、その一例を図３に示している。
【００１７】次に、図２の書込み保護回路部の動作につ
いて図３を参照しながら説明する。ユーザ側での通常の
使用時には、入力端子３０にはＥＥＰＲＯＭ１２の直流
的な許容動作条件の範囲内の電圧レベルが印加されてい
る。この時は、インバータ回路２１の入力ノードの電圧
レベルはプルダウン用抵抗素子２２によりプルダウンさ
れているので、インバータ回路２１の出力は“Ｈ”レベ
ル（ＥＥＰＲＯＭ１２に対する書込み動作／読み出し動
作を禁止するレベル）になっており、ＥＥＰＲＯＭ１２
に対する書込み動作／読み出し動作が不可能になってい
る。
いて図３を参照しながら説明する。ユーザ側での通常の
使用時には、入力端子３０にはＥＥＰＲＯＭ１２の直流
的な許容動作条件の範囲内の電圧レベルが印加されてい
る。この時は、インバータ回路２１の入力ノードの電圧
レベルはプルダウン用抵抗素子２２によりプルダウンさ
れているので、インバータ回路２１の出力は“Ｈ”レベ
ル（ＥＥＰＲＯＭ１２に対する書込み動作／読み出し動
作を禁止するレベル）になっており、ＥＥＰＲＯＭ１２
に対する書込み動作／読み出し動作が不可能になってい
る。
【００１８】これに対して、メーカ側でメモリモジュー
ルにＳＰＤを書き込む時には、ＥＥＰＲＯＭ１２の直流
的な許容動作条件の範囲外の電圧レベルを有する信号を
入力端子３０に印加する。この時は、インバータ回路２
１の入力ノードの電圧レベルはプルダウン用抵抗素子２
２により十分にはプルダウンされなくなるので、インバ
ータ回路２１の出力は“Ｌ”レベル（ＥＥＰＲＯＭ１２
に対する書込み動作／読み出し動作を許可するレベル）
に反転しており、ＥＥＰＲＯＭ１２に対する書込み動作
／読み出し動作が可能になっている。
ルにＳＰＤを書き込む時には、ＥＥＰＲＯＭ１２の直流
的な許容動作条件の範囲外の電圧レベルを有する信号を
入力端子３０に印加する。この時は、インバータ回路２
１の入力ノードの電圧レベルはプルダウン用抵抗素子２
２により十分にはプルダウンされなくなるので、インバ
ータ回路２１の出力は“Ｌ”レベル（ＥＥＰＲＯＭ１２
に対する書込み動作／読み出し動作を許可するレベル）
に反転しており、ＥＥＰＲＯＭ１２に対する書込み動作
／読み出し動作が可能になっている。
【００１９】即ち、上記実施例のメモリモジュール装置
によれば、メモリモジュール上のＥＥＰＲＯＭ１２の／
ＷＣピン１３ｉに書込み保護回路部２０の出力ノードが
接続されており、メーカー側でメモリモジュール装置の
ＳＰＤ書き込みが終了してデータの書き換えが不要にな
ると、書込み保護回路部２０は、ＥＥＰＲＯＭ１２の／
ＷＣピン１３ｉのレベルを書込み動作／読み出し動作禁
止レベル（“Ｈ”）に自動的に固定するように動作す
る。
によれば、メモリモジュール上のＥＥＰＲＯＭ１２の／
ＷＣピン１３ｉに書込み保護回路部２０の出力ノードが
接続されており、メーカー側でメモリモジュール装置の
ＳＰＤ書き込みが終了してデータの書き換えが不要にな
ると、書込み保護回路部２０は、ＥＥＰＲＯＭ１２の／
ＷＣピン１３ｉのレベルを書込み動作／読み出し動作禁
止レベル（“Ｈ”）に自動的に固定するように動作す
る。
【００２０】このようにＥＥＰＲＯＭ１２の／ＷＣピン
１３ｉが“Ｈ”レベルに固定されている状態において、
ユーザー側でＥＥＰＲＯＭ１２の入力ピンに対して偶発
的な入力あるいはノイズが印加されたとしても、書込み
保護回路部２０の入力端子３０にＥＥＰＲＯＭ１２の直
流的な許容動作条件の範囲内の電圧レベルの信号しか印
加されないので、書込み保護回路部２０の出力レベル
は、ＥＥＰＲＯＭ１２に対する書込み動作／読み出し動
作を禁止するレベル（“Ｈ”）を保持する。
１３ｉが“Ｈ”レベルに固定されている状態において、
ユーザー側でＥＥＰＲＯＭ１２の入力ピンに対して偶発
的な入力あるいはノイズが印加されたとしても、書込み
保護回路部２０の入力端子３０にＥＥＰＲＯＭ１２の直
流的な許容動作条件の範囲内の電圧レベルの信号しか印
加されないので、書込み保護回路部２０の出力レベル
は、ＥＥＰＲＯＭ１２に対する書込み動作／読み出し動
作を禁止するレベル（“Ｈ”）を保持する。
【００２１】これにより、ＥＥＰＲＯＭ１２に対する書
込み動作／読み出し動作が禁止され、ＥＥＰＲＯＭ１２
に対する誤書込みによる誤動作や故意によるデータの書
き換えなどによってＳＰＤデータに対する不要な書き換
えが生じるおそれはなくなる。
込み動作／読み出し動作が禁止され、ＥＥＰＲＯＭ１２
に対する誤書込みによる誤動作や故意によるデータの書
き換えなどによってＳＰＤデータに対する不要な書き換
えが生じるおそれはなくなる。
【００２２】これに対して、ユーザーによるＥＥＰＲＯ
Ｍ１２に対する書込み動作／読み出し動作を行う時は、
書込み保護回路部２０の入力端子３０にＥＥＰＲＯＭ１
２の直流的な許容動作条件の範囲外の電圧レベルを有す
る信号を印加することによって、書込み保護回路部２０
の出力レベルがＥＥＰＲＯＭ１２に対する書込み動作／
読み出し動作を許可するレベル（“Ｌ”）になるので、
ＥＥＰＲＯＭ１２に対する書込み動作／読み出し動作が
可能になる。
Ｍ１２に対する書込み動作／読み出し動作を行う時は、
書込み保護回路部２０の入力端子３０にＥＥＰＲＯＭ１
２の直流的な許容動作条件の範囲外の電圧レベルを有す
る信号を印加することによって、書込み保護回路部２０
の出力レベルがＥＥＰＲＯＭ１２に対する書込み動作／
読み出し動作を許可するレベル（“Ｌ”）になるので、
ＥＥＰＲＯＭ１２に対する書込み動作／読み出し動作が
可能になる。
【００２３】なお、上記実施例では、ＥＥＰＲＯＭ１２
の／ＷＣピン１３ｉに前述したような書込み保護回路部
２０を接続したが、この書込み保護回路部２０に代え
て、レーザー光により溶断制御されるヒューズ素子、配
線パターン、ジャンパースイッチなどの機械的なスイッ
チを使用して前述した書込み保護回路部２０と同等な機
能を果たすように回路的に接続された他の書込み保護手
段を使用してもよい。
の／ＷＣピン１３ｉに前述したような書込み保護回路部
２０を接続したが、この書込み保護回路部２０に代え
て、レーザー光により溶断制御されるヒューズ素子、配
線パターン、ジャンパースイッチなどの機械的なスイッ
チを使用して前述した書込み保護回路部２０と同等な機
能を果たすように回路的に接続された他の書込み保護手
段を使用してもよい。
【００２４】但し、ＥＥＰＲＯＭ１２の／ＷＣピン１３
ｉに機械的なスイッチ機構を接続し、通常は／ＷＣピン
１３ｉを“Ｌ”レベルに固定しておき、必要に応じて／
ＷＣピン１３ｉに“Ｈ”レベルを印加するようにスイッ
チ機構を切り換える場合には、従来例の問題として述べ
たようにユーザ側で故意によるＳＰＤデータの書き換え
が容易になるので、前述した書込み保護回路部２０に比
べてあまり得策ではない。
ｉに機械的なスイッチ機構を接続し、通常は／ＷＣピン
１３ｉを“Ｌ”レベルに固定しておき、必要に応じて／
ＷＣピン１３ｉに“Ｈ”レベルを印加するようにスイッ
チ機構を切り換える場合には、従来例の問題として述べ
たようにユーザ側で故意によるＳＰＤデータの書き換え
が容易になるので、前述した書込み保護回路部２０に比
べてあまり得策ではない。
【００２５】一方、メモリモジューの回路基板１０上に
テスト回路やユーザー側で必要としない回路をみだりに
搭載することによって、ＪＥＤＥＣにより決められてい
るメモリモジュー上の外部接続端子１０１〜１０ｎに対
する機能の割り当てが変化すると、ユーザー側で混乱が
生じるので、回路基板１０上にみだりに回路を搭載する
ことは避けたい。
テスト回路やユーザー側で必要としない回路をみだりに
搭載することによって、ＪＥＤＥＣにより決められてい
るメモリモジュー上の外部接続端子１０１〜１０ｎに対
する機能の割り当てが変化すると、ユーザー側で混乱が
生じるので、回路基板１０上にみだりに回路を搭載する
ことは避けたい。
【００２６】しかし、本実施例でメモリモジューの回路
基板１０上に書込み保護回路部２０を搭載しても、ユー
ザー側での使用上の制約として、ＥＥＰＲＯＭ１２に対
する書込み動作／読み出し動作を行う時だけ書込み保護
回路部２０の入力端子３０にＥＥＰＲＯＭ１２の直流的
な許容動作条件の範囲外の電圧レベルを印加することを
要求するだけである。
基板１０上に書込み保護回路部２０を搭載しても、ユー
ザー側での使用上の制約として、ＥＥＰＲＯＭ１２に対
する書込み動作／読み出し動作を行う時だけ書込み保護
回路部２０の入力端子３０にＥＥＰＲＯＭ１２の直流的
な許容動作条件の範囲外の電圧レベルを印加することを
要求するだけである。
【００２７】従って、前記実施例において、書込み保護
回路部２０の入力端子３０として、回路基板１０の外部
接続端子１０１〜１０ｎのうちでメモリモジューの特定
の機能のために使用されている任意の外部接続端子１０
ｉを割り当てる（つまり、任意の外部接続端子１０ｉを
書込み保護回路部２０の入力端子３０として兼用する）
としても、ユーザー側で混乱が生じるおそれは少なく、
任意の外部接続端子１０ｉに割り当てられている機能を
損なうことはない。
回路部２０の入力端子３０として、回路基板１０の外部
接続端子１０１〜１０ｎのうちでメモリモジューの特定
の機能のために使用されている任意の外部接続端子１０
ｉを割り当てる（つまり、任意の外部接続端子１０ｉを
書込み保護回路部２０の入力端子３０として兼用する）
としても、ユーザー側で混乱が生じるおそれは少なく、
任意の外部接続端子１０ｉに割り当てられている機能を
損なうことはない。
【００２８】また、書込み保護回路部２０の入力端子３
０として、回路基板１０の外部接続端子１０１〜１０ｎ
のうちでメモリモジューの特定の機能のために使用され
ていない空き端子（ＮＣピン）を割り当ててもよく、こ
の場合には、ユーザー側で混乱が生じるおそれは殆んど
なく、ＮＣピンを有効に利用することが可能になる。
０として、回路基板１０の外部接続端子１０１〜１０ｎ
のうちでメモリモジューの特定の機能のために使用され
ていない空き端子（ＮＣピン）を割り当ててもよく、こ
の場合には、ユーザー側で混乱が生じるおそれは殆んど
なく、ＮＣピンを有効に利用することが可能になる。
【００２９】
【発明の効果】上述したように本発明によれば、メモリ
モジュール回路基板上に搭載されているＥＥＰＲＯＭに
対するユーザー側での誤書込みや故意のデータ書き換え
などが抑制でき、ＳＰＤデータに対する不要な書き換え
を防止し得るメモリモジュール装置を提供することがで
きる。
モジュール回路基板上に搭載されているＥＥＰＲＯＭに
対するユーザー側での誤書込みや故意のデータ書き換え
などが抑制でき、ＳＰＤデータに対する不要な書き換え
を防止し得るメモリモジュール装置を提供することがで
きる。
【図１】本発明のメモリモジュール装置の第１実施例を
概略的に示す構成説明図。
概略的に示す構成説明図。
【図２】図１中の書込み保護回路部の具体例をＥＥＰＲ
ＯＭとともに示す回路図。
ＯＭとともに示す回路図。
【図３】図２中の書込み保護回路部の入出力電圧特性を
示す特性図。
示す特性図。
【図４】従来のメモリモジュール装置を概略的に示す構
成説明図。
成説明図。
【図５】図４中のＥＥＰＲＯＭに対するＳＰＤの書き込
み終了後における／ＷＣピンの接続を示す回路図。
み終了後における／ＷＣピンの接続を示す回路図。
１０…メモリモジュールの回路基板、 １０１〜１０ｎ…外部接続端子、 １１１〜１１ｎ…半導体メモリ、 １２…ＥＥＰＲＯＭ、 １３１〜１３ｎ…ＥＥＰＲＯＭの外部ピン、 １３ｉ…／ＷＣピン、 ２０…書込み保護回路部、 ２１…インバータ回路、 ２２…プルダウン用抵抗素子。 ３０…入力端子。
Claims (6)
- 【請求項１】 メモリモジュール回路基板上に搭載され
たＥＥＰＲＯＭと、 前記ＥＥＰＲＯＭの／ＷＣ端子のレベルをＥＥＰＲＯＭ
に対する書込み動作／読み出し動作の可否を制御するた
めの２種類のレベルに選択的に設定するための書込み保
護手段とを具備することを特徴とするメモリモジュール
装置。 - 【請求項２】 請求項１記載のメモリモジュール装置に
おいて、 前記書込み保護手段は、前記ＥＥＰＲＯＭの／ＷＣ端子
に出力ノードが接続され、前記出力ノードをＥＥＰＲＯ
Ｍに対する書込み動作／読み出し動作を可能とするレベ
ルに設定するために必要な入力レベルがＥＥＰＲＯＭの
直流的な許容動作条件の範囲外に設定されている入出力
電圧特性を有する書込み保護回路部であることを特徴と
するメモリモジュール装置。 - 【請求項３】 請求項２記載のメモリモジュール装置に
おいて、 前記書込み保護回路は、メモリモジュール回路基板上に
搭載されていることを特徴とするメモリモジュール装
置。 - 【請求項４】 請求項２または３記載の記載のメモリモ
ジュール装置において、前記書込み保護回路部は、 入力端子に入力ノードが接続され、出力ノードが前記／
ＷＣ端子に接続されたインバータ回路と、前記入力端子
と接地ノードとの間に接続されたプルダウン用抵抗素子
とからなることを特徴とするメモリモジュール装置。 - 【請求項５】 請求項４記載のメモリモジュール装置に
おいて、 前記書込み保護回路の入力端子として、メモリモジュー
回路基板の外部接続端子のうちで特定の機能が割り当て
られている任意の端子が使用されることを特徴とするメ
モリモジュール装置。 - 【請求項６】 請求項４記載のメモリモジュール装置に
おいて、 前記書込み保護回路部の入力端子として、メモリモジュ
ー回路基板の外部接続端子のうちで特定の機能が割り当
てられていない空き端子が使用されることを特徴とする
メモリモジュール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11338598A JPH11306086A (ja) | 1998-04-23 | 1998-04-23 | メモリモジュール装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11338598A JPH11306086A (ja) | 1998-04-23 | 1998-04-23 | メモリモジュール装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11306086A true JPH11306086A (ja) | 1999-11-05 |
Family
ID=14610973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11338598A Withdrawn JPH11306086A (ja) | 1998-04-23 | 1998-04-23 | メモリモジュール装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11306086A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001282629A (ja) * | 2000-03-31 | 2001-10-12 | Ricoh Microelectronics Co Ltd | メモリモジュール基板の検査システム、基板装着装置、マスタ基板作成装置及び記録媒体 |
| JP2005004698A (ja) * | 2003-06-16 | 2005-01-06 | Sumitomo Electric Ind Ltd | 光モジュール及びホストシステム機器 |
| KR100606974B1 (ko) | 2004-08-09 | 2006-08-01 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치의 구동 회로 |
| JP2008140018A (ja) * | 2006-11-30 | 2008-06-19 | Denso Corp | 電子制御装置 |
| US7565477B2 (en) | 2006-12-22 | 2009-07-21 | Spansion Llc | Semiconductor device and method of controlling the same |
| JP2011023010A (ja) * | 2010-07-26 | 2011-02-03 | Ricoh Microelectronics Co Ltd | マスタ基板作成装置及び記録媒体 |
| US7934051B2 (en) | 2007-02-01 | 2011-04-26 | Spansion Llc | Program and erase disabling control of WPCAM by double controls |
| KR101096702B1 (ko) * | 2005-06-30 | 2011-12-22 | 엘지디스플레이 주식회사 | 프로그램 가능한 메모리부 및 이를 구비한 액정표시장치 |
| JP2012103996A (ja) * | 2010-11-12 | 2012-05-31 | Nippon Signal Co Ltd:The | 書込み制御装置 |
| KR20160093919A (ko) * | 2015-01-30 | 2016-08-09 | 엘지디스플레이 주식회사 | 표시 모듈 및 표시 장치 |
| JP2019135681A (ja) * | 2019-03-28 | 2019-08-15 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置及びメモリシステム |
| USRE49783E1 (en) | 2015-10-29 | 2024-01-02 | Kioxia Corporation | Nonvolatile semiconductor memory device and memory system having termination circuit with variable resistor |
-
1998
- 1998-04-23 JP JP11338598A patent/JPH11306086A/ja not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001282629A (ja) * | 2000-03-31 | 2001-10-12 | Ricoh Microelectronics Co Ltd | メモリモジュール基板の検査システム、基板装着装置、マスタ基板作成装置及び記録媒体 |
| JP2005004698A (ja) * | 2003-06-16 | 2005-01-06 | Sumitomo Electric Ind Ltd | 光モジュール及びホストシステム機器 |
| KR100606974B1 (ko) | 2004-08-09 | 2006-08-01 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치의 구동 회로 |
| KR101096702B1 (ko) * | 2005-06-30 | 2011-12-22 | 엘지디스플레이 주식회사 | 프로그램 가능한 메모리부 및 이를 구비한 액정표시장치 |
| JP4706626B2 (ja) * | 2006-11-30 | 2011-06-22 | 株式会社デンソー | 電子制御装置 |
| JP2008140018A (ja) * | 2006-11-30 | 2008-06-19 | Denso Corp | 電子制御装置 |
| US7565477B2 (en) | 2006-12-22 | 2009-07-21 | Spansion Llc | Semiconductor device and method of controlling the same |
| US7934051B2 (en) | 2007-02-01 | 2011-04-26 | Spansion Llc | Program and erase disabling control of WPCAM by double controls |
| US8219743B2 (en) | 2007-02-01 | 2012-07-10 | Spansion Llc | Semiconductor device with double program prohibition control |
| JP2011023010A (ja) * | 2010-07-26 | 2011-02-03 | Ricoh Microelectronics Co Ltd | マスタ基板作成装置及び記録媒体 |
| JP2012103996A (ja) * | 2010-11-12 | 2012-05-31 | Nippon Signal Co Ltd:The | 書込み制御装置 |
| KR20160093919A (ko) * | 2015-01-30 | 2016-08-09 | 엘지디스플레이 주식회사 | 표시 모듈 및 표시 장치 |
| USRE49783E1 (en) | 2015-10-29 | 2024-01-02 | Kioxia Corporation | Nonvolatile semiconductor memory device and memory system having termination circuit with variable resistor |
| JP2019135681A (ja) * | 2019-03-28 | 2019-08-15 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置及びメモリシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661677A (en) | Circuit and method for on-board programming of PRD Serial EEPROMS | |
| US6518823B1 (en) | One-time programmable logic device | |
| JPH11306086A (ja) | メモリモジュール装置 | |
| US4669066A (en) | Memory data holding circuit | |
| WO1996038775A1 (en) | A method and apparatus for limiting access to a nonvolatile memory device | |
| KR100343914B1 (ko) | 반도체 장치 | |
| US5436862A (en) | IC card including multiple connectors providing memory write production | |
| US20050052932A1 (en) | Circuitry for a programmable element | |
| KR100330991B1 (ko) | 반도체소자및그테스트및동작방법 | |
| US6618304B2 (en) | Memory module with test mode | |
| JP4378847B2 (ja) | 電子装置を使用する機器 | |
| EP0419117B1 (en) | Wafer-scale semiconductor device having fail-safe circuit | |
| JP2536652B2 (ja) | Ｓｒａｍ共用化プリント基板 | |
| JP2854609B2 (ja) | 携帯可能電子装置 | |
| JP2854610B2 (ja) | 携帯可能電子装置 | |
| JP2006209876A (ja) | 電子制御装置 | |
| JPS5826390A (ja) | 不揮発性メモリ | |
| JPH0830747A (ja) | メモリカード | |
| KR100977047B1 (ko) | 디스플레이장치 | |
| KR100315022B1 (ko) | 리페어기능을갖는메모리모듈 | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JP5257003B2 (ja) | マイクロコンピュータ | |
| JPH0363783A (ja) | Ｉｃメモリカード | |
| CN111383671A (zh) | 半导体器件及其电源控制方法 | |
| JP2003131947A (ja) | メモリ搭載回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050705 |