JP2003131947A - メモリ搭載回路基板 - Google Patents
メモリ搭載回路基板Info
- Publication number
- JP2003131947A JP2003131947A JP2001325799A JP2001325799A JP2003131947A JP 2003131947 A JP2003131947 A JP 2003131947A JP 2001325799 A JP2001325799 A JP 2001325799A JP 2001325799 A JP2001325799 A JP 2001325799A JP 2003131947 A JP2003131947 A JP 2003131947A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply terminal
- circuit board
- memory
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 特殊なピン割り当てをすることなく、きわめ
て単純な回路構造を追加するだけて、通常動作時は、不
揮発性メモリへの書きこみ保護をハード的に行うことが
できるようにする。さらに、非定常条件では容易に書き
込みを行うことができるようにする。 【解決手段】 本願発明に係るメモリ搭載回路基板は、
１以上の不揮発性メモリを搭載するメモリ搭載回路基板
であって、当該不揮発性メモリが、当該不揮発性メモリ
に対する書込み動作の可否を制御するための２種類のレ
ベルを持つプロテクト電源端子を有し、当該プロテクト
電源端子が、当該メモリ搭載回路基板の電源端子の内使
用されていない電源端子Ａに接続されており、当該プロ
テクト電源端子と電源端子Ａとの配線の途中に駆動電源
電圧（Ｖｃｃ）ノードと接続するプルアップ用抵抗素子
が接続されているメモリ搭載回路基板である。
て単純な回路構造を追加するだけて、通常動作時は、不
揮発性メモリへの書きこみ保護をハード的に行うことが
できるようにする。さらに、非定常条件では容易に書き
込みを行うことができるようにする。 【解決手段】 本願発明に係るメモリ搭載回路基板は、
１以上の不揮発性メモリを搭載するメモリ搭載回路基板
であって、当該不揮発性メモリが、当該不揮発性メモリ
に対する書込み動作の可否を制御するための２種類のレ
ベルを持つプロテクト電源端子を有し、当該プロテクト
電源端子が、当該メモリ搭載回路基板の電源端子の内使
用されていない電源端子Ａに接続されており、当該プロ
テクト電源端子と電源端子Ａとの配線の途中に駆動電源
電圧（Ｖｃｃ）ノードと接続するプルアップ用抵抗素子
が接続されているメモリ搭載回路基板である。
Description
【０００１】
【発明の属する技術分野】本発明はメモリ搭載回路基板
に搭載される不揮発性メモリの書きこみ保護に関する。
さらに、詳しくは、近年パーソナルコンピュータのディ
スクトップマシン等に標準搭載のＰＣＩ Ｌｏｃａｌ
Ｂｕｓ対応カード及びノートＰＣ汎用バスとして規格化
されたＭｉｎｉＰＣＩインタフェースモジュール、ノー
トＰＣに搭載されているＰＣカードインタフェースカー
ド等のメモリ搭載回路基板に搭載される不揮発性メモリ
の書きこみ保護に関する。
に搭載される不揮発性メモリの書きこみ保護に関する。
さらに、詳しくは、近年パーソナルコンピュータのディ
スクトップマシン等に標準搭載のＰＣＩ Ｌｏｃａｌ
Ｂｕｓ対応カード及びノートＰＣ汎用バスとして規格化
されたＭｉｎｉＰＣＩインタフェースモジュール、ノー
トＰＣに搭載されているＰＣカードインタフェースカー
ド等のメモリ搭載回路基板に搭載される不揮発性メモリ
の書きこみ保護に関する。
【０００２】
【従来の技術】従来は、ＰＣＩ Ｌｏｃａｌ Ｂｕｓカ
ード及びＭｉｎｉＰＣＩモジュールにおいて搭載された
不揮発性メモリの書きこみ保護は、ＩＣ専用のソフトウ
ェアを使用し、安易に書き込みをできなくする方法、グ
ランドピンを１ピン独立に使用して書き込み保護に割り
当て、不揮発性メモリのプロテクト電源端子に接続し保
護する方法、書き込み後抵抗やジャンパ等を搭載し不揮
発性メモリを保護する方法、不揮発性メモリを非搭載時
にロムライタ等で書き込んでから使用目的カードに搭載
する方法等により、不揮発性メモリの内容を保護してい
た。
ード及びＭｉｎｉＰＣＩモジュールにおいて搭載された
不揮発性メモリの書きこみ保護は、ＩＣ専用のソフトウ
ェアを使用し、安易に書き込みをできなくする方法、グ
ランドピンを１ピン独立に使用して書き込み保護に割り
当て、不揮発性メモリのプロテクト電源端子に接続し保
護する方法、書き込み後抵抗やジャンパ等を搭載し不揮
発性メモリを保護する方法、不揮発性メモリを非搭載時
にロムライタ等で書き込んでから使用目的カードに搭載
する方法等により、不揮発性メモリの内容を保護してい
た。
【０００３】しかし、ソフトウェアでの書き込み保護
は、ソフトウェアを使用さえすれば安易に使用ユーザー
にも書き換え可能で、かつ基本的には不揮発性メモリへ
の書きこみ保護をハード的には行なわないため、突発的
ノイズ等により書き換わる可能性があった。
は、ソフトウェアを使用さえすれば安易に使用ユーザー
にも書き換え可能で、かつ基本的には不揮発性メモリへ
の書きこみ保護をハード的には行なわないため、突発的
ノイズ等により書き換わる可能性があった。
【０００４】図１は、ＭｉｎｉＰＣＩインタフェースを
介して不揮発性メモリ（ＥＥＰＲＯＭ）搭載回路基板を
使用した場合の従来の回路の概略を示したものである。
介して不揮発性メモリ（ＥＥＰＲＯＭ）搭載回路基板を
使用した場合の従来の回路の概略を示したものである。
【０００５】図１において、不揮発性メモリ搭載回路基
板１は、ＩＣ３，不揮発性メモリ（ＥＥＰＲＯＭ）４，
電源回路部５を有してなり、ＩＣ３に不揮発性メモリ
（ＥＥＰＲＯＭ）４が接続され、不揮発性メモリ搭載回
路基板１がＭｉｎｉＰＣＩインタフェース２に接続され
ている。
板１は、ＩＣ３，不揮発性メモリ（ＥＥＰＲＯＭ）４，
電源回路部５を有してなり、ＩＣ３に不揮発性メモリ
（ＥＥＰＲＯＭ）４が接続され、不揮発性メモリ搭載回
路基板１がＭｉｎｉＰＣＩインタフェース２に接続され
ている。
【０００６】図１には、電源端子として、３．３Ｖ電源
端子と３．３ＶＡＵＸ電源端子とが示されている。
端子と３．３ＶＡＵＸ電源端子とが示されている。
【０００７】３．３ＶＡＵＸ電源端子は、通常、Ｄ３
Cold Ｗａｋｅ Ｅｖｅｎｔｓの仕様がサポートされる
ため、バスインタフェースが動作している限り常に通電
状態となっている。
Cold Ｗａｋｅ Ｅｖｅｎｔｓの仕様がサポートされる
ため、バスインタフェースが動作している限り常に通電
状態となっている。
【０００８】このような場合、不揮発性メモリへの書き
込みが、ＭｉｎｉＰＣＩインタフェースからソフトウェ
アを使用して行なわれると、不揮発性メモリ（ＥＥＰＲ
ＯＭ）には書き込み保護がなされないため、突発的ノイ
ズでのＥＥＰＲＯＭ内容の書き換わりが起こる可能性が
ある。またソフトウェアを使用すれば安易に書き換え可
能であった。
込みが、ＭｉｎｉＰＣＩインタフェースからソフトウェ
アを使用して行なわれると、不揮発性メモリ（ＥＥＰＲ
ＯＭ）には書き込み保護がなされないため、突発的ノイ
ズでのＥＥＰＲＯＭ内容の書き換わりが起こる可能性が
ある。またソフトウェアを使用すれば安易に書き換え可
能であった。
【０００９】また保護ピンとして、１ピン独立に不揮発
性メモリへ割り当てる場合は、グランドピンの減少の問
題があり、書きこみ後に抵抗等を搭載する場合は、書き
込み後の手作業の発生による手間とコストアップや生産
能率の低下という問題があった。
性メモリへ割り当てる場合は、グランドピンの減少の問
題があり、書きこみ後に抵抗等を搭載する場合は、書き
込み後の手作業の発生による手間とコストアップや生産
能率の低下という問題があった。
【００１０】また、特開平１１−３０６０８６号公報に
は、図６のようにＥＥＰＲＯＭ１２に対し、その書込み
保護回路部２０を設ける例が示されている。
は、図６のようにＥＥＰＲＯＭ１２に対し、その書込み
保護回路部２０を設ける例が示されている。
【００１１】この書込み保護回路部２０は、出力ノード
が／ＷＣ（ｗｒｉｔｅ ｃｏｎｔｒｏｌ）ピン１３ｉに
接続されたインバータ回路（インバータＩＣ）２１と、
このインバータ回路２１の入力ノードと接地ノードとの
間に接続されたプルダウン用抵抗素子２２とからなり、
インバータ回路２１の入力ノードが入力端子３０に接続
されている。
が／ＷＣ（ｗｒｉｔｅ ｃｏｎｔｒｏｌ）ピン１３ｉに
接続されたインバータ回路（インバータＩＣ）２１と、
このインバータ回路２１の入力ノードと接地ノードとの
間に接続されたプルダウン用抵抗素子２２とからなり、
インバータ回路２１の入力ノードが入力端子３０に接続
されている。
【００１２】そして、上記書込み保護回路部２０の入出
力電圧特性は、その出力をＥＥＰＲＯＭ１２に対する書
込み動作／読み出し動作を可能とするレベルに設定する
ために必要な入力レベルがＥＥＰＲＯＭの直流的な許容
動作条件の範囲外に設定されていることを特徴としてい
る。
力電圧特性は、その出力をＥＥＰＲＯＭ１２に対する書
込み動作／読み出し動作を可能とするレベルに設定する
ために必要な入力レベルがＥＥＰＲＯＭの直流的な許容
動作条件の範囲外に設定されていることを特徴としてい
る。
【００１３】この場合には、空き端子を入力端子３０と
して使用すれば、ピンの減少の問題がなく、書きこみ後
の手作業も少なくコストアップや生産能率の低下という
問題が少ない。
して使用すれば、ピンの減少の問題がなく、書きこみ後
の手作業も少なくコストアップや生産能率の低下という
問題が少ない。
【００１４】しかしながら、この場合も、ＥＥＰＲＯＭ
の直流的な許容動作条件の範囲外の出力となるようなレ
ベル入力信号が万一生じた場合には、書き込み保護がで
きず、また上記書込み保護回路部２０の出力をＥＥＰＲ
ＯＭ１２に対する書込み動作／読み出し動作を可能とす
るレベルに設定するために必要な入力レベルをＥＥＰＲ
ＯＭの直流的な許容動作条件の範囲外に設定するための
回路構造が必要になり、ユーザには不要な回路を搭載す
る問題が残っていた。
の直流的な許容動作条件の範囲外の出力となるようなレ
ベル入力信号が万一生じた場合には、書き込み保護がで
きず、また上記書込み保護回路部２０の出力をＥＥＰＲ
ＯＭ１２に対する書込み動作／読み出し動作を可能とす
るレベルに設定するために必要な入力レベルをＥＥＰＲ
ＯＭの直流的な許容動作条件の範囲外に設定するための
回路構造が必要になり、ユーザには不要な回路を搭載す
る問題が残っていた。
【００１５】
【発明が解決しようとする課題】本発明は、きわめて単
純な回路構造の追加で、通常動作時は、不揮発性メモリ
への書きこみ保護をハード的に行うことができ、特殊な
ピン割り当てをすることなく、また書き込み後の抵抗搭
載等の手間も不要で、不揮発性メモリへの書き込み保護
を行なえること、および非定常条件で書き込みを行う場
合には容易に書き込めることを特徴とする。
純な回路構造の追加で、通常動作時は、不揮発性メモリ
への書きこみ保護をハード的に行うことができ、特殊な
ピン割り当てをすることなく、また書き込み後の抵抗搭
載等の手間も不要で、不揮発性メモリへの書き込み保護
を行なえること、および非定常条件で書き込みを行う場
合には容易に書き込めることを特徴とする。
【００１６】本願発明のさらに他の目的および利点は、
以下の説明から明らかになるであろう。
以下の説明から明らかになるであろう。
【００１７】
【課題を解決するための手段】本願発明の１態様は、１
以上の不揮発性メモリを搭載するメモリ搭載回路基板で
あって、当該不揮発性メモリが、当該不揮発性メモリに
対する書込み動作の可否を制御するための２種類のレベ
ルを持つプロテクト電源端子を有し、当該プロテクト電
源端子が、当該メモリ搭載回路基板の電源端子の内の使
用されていない電源端子Ａに接続されており、当該プロ
テクト電源端子と電源端子Ａとの配線の途中に駆動電源
電圧（Ｖｃｃ）ノードと接続するプルアップ用抵抗素子
が接続されているメモリ搭載回路基板、である。
以上の不揮発性メモリを搭載するメモリ搭載回路基板で
あって、当該不揮発性メモリが、当該不揮発性メモリに
対する書込み動作の可否を制御するための２種類のレベ
ルを持つプロテクト電源端子を有し、当該プロテクト電
源端子が、当該メモリ搭載回路基板の電源端子の内の使
用されていない電源端子Ａに接続されており、当該プロ
テクト電源端子と電源端子Ａとの配線の途中に駆動電源
電圧（Ｖｃｃ）ノードと接続するプルアップ用抵抗素子
が接続されているメモリ搭載回路基板、である。
【００１８】そして、必要な場合には、前記当該プロテ
クト電源端子と電源端子Ａとの配線の途中で、前記プル
アップ用抵抗素子が接続されている箇所に対し、当該プ
ロテクト電源端子側に、インバータを配する。
クト電源端子と電源端子Ａとの配線の途中で、前記プル
アップ用抵抗素子が接続されている箇所に対し、当該プ
ロテクト電源端子側に、インバータを配する。
【００１９】ここで、上記不揮発性メモリとしては、Ｅ
ＥＰＲＯＭ，フラッシュＲＯＭが例示できる。
ＥＰＲＯＭ，フラッシュＲＯＭが例示できる。
【００２０】また、メモリ搭載回路基板としては、Ｍｉ
ｎｉＰＣＩ対応カード，ＰＣＩ Ｌｏｃａｌ Ｂｕｓ対
応カード，ＩＳＡ Ｂｕｓ対応カード，ＥＩＳＡ Ｂｕ
ｓ対応カード，１６−Ｂｉｔ ＰＣ Ｃａｒｄ，Ｃａｒ
ｄＢｕｓ ＰＣ Ｃａｒｄを例示できる。
ｎｉＰＣＩ対応カード，ＰＣＩ Ｌｏｃａｌ Ｂｕｓ対
応カード，ＩＳＡ Ｂｕｓ対応カード，ＥＩＳＡ Ｂｕ
ｓ対応カード，１６−Ｂｉｔ ＰＣ Ｃａｒｄ，Ｃａｒ
ｄＢｕｓ ＰＣ Ｃａｒｄを例示できる。
【００２１】電源端子Ａが通電状態にある条件下では、
プロテクト電源端子が、アクティブＨＩＧＨの場合は、
インバータを介することなく電源端子Ａに接続すれば、
プロテクト電源端子はＨＩＧＨの状態になり不揮発性メ
モリへの書き込みが保護される。
プロテクト電源端子が、アクティブＨＩＧＨの場合は、
インバータを介することなく電源端子Ａに接続すれば、
プロテクト電源端子はＨＩＧＨの状態になり不揮発性メ
モリへの書き込みが保護される。
【００２２】また、プロテクト電源端子が、アクティブ
ＬＯＷの場合は、インバータを介して電源端子Ａに接続
すれば、プロテクト電源端子はＬＯＷの状態になり不揮
発性メモリへの書き込みが保護される。
ＬＯＷの場合は、インバータを介して電源端子Ａに接続
すれば、プロテクト電源端子はＬＯＷの状態になり不揮
発性メモリへの書き込みが保護される。
【００２３】また、電源端子Ａが通電状態にない条件下
では、プルアップ抵抗素子により、電圧を印加すること
が可能となるため、プロテクト電源端子がアクティブＨ
ＩＧＨの場合は、インバータを介することなく、またプ
ロテクト電源端子がアクティブＬＯＷの場合は、インバ
ータを介することにより、不揮発性メモリへの書き込み
が保護される。
では、プルアップ抵抗素子により、電圧を印加すること
が可能となるため、プロテクト電源端子がアクティブＨ
ＩＧＨの場合は、インバータを介することなく、またプ
ロテクト電源端子がアクティブＬＯＷの場合は、インバ
ータを介することにより、不揮発性メモリへの書き込み
が保護される。
【００２４】なお、電源端子Ａはメモリ搭載回路基板の
電源端子の内使用されていないものであるが、そのよう
な端子を選択する理由は、メモリ搭載回路基板の電源端
子の内使用されている端子に接続した場合には、その使
用状況に影響されて通電状態が変化し、書き込み保護が
できない条件が生じ得ること、これに対し、本願発明に
係る電源端子であれば、そのような心配がなく、使用で
きる電源ピンの数を減少させることもないからである。
電源端子の内使用されていないものであるが、そのよう
な端子を選択する理由は、メモリ搭載回路基板の電源端
子の内使用されている端子に接続した場合には、その使
用状況に影響されて通電状態が変化し、書き込み保護が
できない条件が生じ得ること、これに対し、本願発明に
係る電源端子であれば、そのような心配がなく、使用で
きる電源ピンの数を減少させることもないからである。
【００２５】一方、非定常条件下において書き込みを行
う場合には、プロテクト電源端子がアクティブＨＩＧＨ
の場合とアクティブＬＯＷの場合とのいずれの場合にお
いても、電源端子Ａをグランドと接続してプロテクト電
源端子をＬＯＷまたはＨＩＧＨにすることによって、書
き込み保護を解除することができる。
う場合には、プロテクト電源端子がアクティブＨＩＧＨ
の場合とアクティブＬＯＷの場合とのいずれの場合にお
いても、電源端子Ａをグランドと接続してプロテクト電
源端子をＬＯＷまたはＨＩＧＨにすることによって、書
き込み保護を解除することができる。
【００２６】なお、以下に説明する発明の実施の形態や
図面の中で、本発明の更なる特徴が明らかにされる。
図面の中で、本発明の更なる特徴が明らかにされる。
【００２７】
【発明の実施の形態】以下に、本願発明の実施の形態を
図を使用して説明する。同一の符号は同一の対象を指す
ものとする。なお、これらの図及び説明は本願発明を例
示するものであり、本願発明の範囲を制限するものでは
ない。本願発明の趣旨に合致する限り他の実施の形態も
本願発明の範疇に属し得ることは言うまでもない。
図を使用して説明する。同一の符号は同一の対象を指す
ものとする。なお、これらの図及び説明は本願発明を例
示するものであり、本願発明の範囲を制限するものでは
ない。本願発明の趣旨に合致する限り他の実施の形態も
本願発明の範疇に属し得ることは言うまでもない。
【００２８】まず、ＭｉｎｉＰＣＩ対応カードの場合に
ついて説明する。
ついて説明する。
【００２９】図２において、不揮発性メモリ搭載回路基
板１は、ＩＣ３，不揮発性メモリ（ＥＥＰＲＯＭ）４，
電源回路部５を有してなり、ＩＣ３に不揮発性メモリ
（ＥＥＰＲＯＭ）４が接続され、不揮発性メモリ搭載回
路基板１がＭｉｎｉＰＣＩインタフェース２に接続さ
れ、電源端子として、３．３Ｖ電源端子と３．３ＶＡＵ
Ｘ電源端子とが示されている。
板１は、ＩＣ３，不揮発性メモリ（ＥＥＰＲＯＭ）４，
電源回路部５を有してなり、ＩＣ３に不揮発性メモリ
（ＥＥＰＲＯＭ）４が接続され、不揮発性メモリ搭載回
路基板１がＭｉｎｉＰＣＩインタフェース２に接続さ
れ、電源端子として、３．３Ｖ電源端子と３．３ＶＡＵ
Ｘ電源端子とが示されている。
【００３０】そして、その不揮発性メモリ４には、当該
不揮発性メモリに対する書込み動作の可否を制御するた
めの２種類のレベルを持つプロテクト電源端子６が設け
られ、当該プロテクト電源端子６が、当該メモリ搭載回
路基板の電源端子の内使用されていない３．３ＶＡＵＸ
電源端子７に接続されている。
不揮発性メモリに対する書込み動作の可否を制御するた
めの２種類のレベルを持つプロテクト電源端子６が設け
られ、当該プロテクト電源端子６が、当該メモリ搭載回
路基板の電源端子の内使用されていない３．３ＶＡＵＸ
電源端子７に接続されている。
【００３１】プロテクト電源端子６と電源端子７との配
線の途中には、Ｖｃｃノードと接続するプルアップ用抵
抗素子８が接続され、プロテクト電源端子６の手前にイ
ンバータＩＣ９が設けられている。
線の途中には、Ｖｃｃノードと接続するプルアップ用抵
抗素子８が接続され、プロテクト電源端子６の手前にイ
ンバータＩＣ９が設けられている。
【００３２】ここで、３．３ＶＡＵＸ電源端子について
は、通常、Ｄ３Cold Ｗａｋｅ Ｅｖｅｎｔｓの仕様が
サポートされ、プロテクト電源端子６はアクティブＬＯ
Ｗに設定されているものとする。
は、通常、Ｄ３Cold Ｗａｋｅ Ｅｖｅｎｔｓの仕様が
サポートされ、プロテクト電源端子６はアクティブＬＯ
Ｗに設定されているものとする。
【００３３】すると、バスインタフェースが動作してい
る限り、３．３ＶＡＵＸ電源端子は、通常動作時でもＤ
３Cold時でも常に電源端子が通電されているため、これ
によって、プロテクト電源端子６は常にＬＯＷの状態に
なり、外部からの書き込みができないように保護され
る。
る限り、３．３ＶＡＵＸ電源端子は、通常動作時でもＤ
３Cold時でも常に電源端子が通電されているため、これ
によって、プロテクト電源端子６は常にＬＯＷの状態に
なり、外部からの書き込みができないように保護され
る。
【００３４】３．３ＶＡＵＸ電源端子について、Ｄ３
Cold Ｗａｋｅ Ｅｖｅｎｔｓの仕様がサポートされな
い場合には、３．３ＶＡＵＸ電源端子はＮＣ（Ｎｏ Ｃ
ｏｎｎｅｃｔｉｏｎ）状態であるため３．３ＶＡＵＸ電
源端子からの印圧は無いことになるが、インバータ入力
に付加しているプルアップ抵抗素子８により不揮発性メ
モリ４のプロテクト電源端子はＬＯＷのプロテクト状態
となり、外部よりの書き込みができないように保護され
る。
Cold Ｗａｋｅ Ｅｖｅｎｔｓの仕様がサポートされな
い場合には、３．３ＶＡＵＸ電源端子はＮＣ（Ｎｏ Ｃ
ｏｎｎｅｃｔｉｏｎ）状態であるため３．３ＶＡＵＸ電
源端子からの印圧は無いことになるが、インバータ入力
に付加しているプルアップ抵抗素子８により不揮発性メ
モリ４のプロテクト電源端子はＬＯＷのプロテクト状態
となり、外部よりの書き込みができないように保護され
る。
【００３５】また、プロテクト電源端子６がＬＯＷアク
ティブではなく、ＨＩＧＨアクティブに設定されている
場合には、上記のインバータＩＣ９を使用せずに、同様
の効果を得ることが可能である。
ティブではなく、ＨＩＧＨアクティブに設定されている
場合には、上記のインバータＩＣ９を使用せずに、同様
の効果を得ることが可能である。
【００３６】これにより３．３ＶＡＵＸ電源端子を使用
し、不揮発性メモリ（ＥＥＰＲＯＭ）のプロテクト電源
端子に接続することにより、問題なくかつ外部からの書
き込みを保護することが可能となる。
し、不揮発性メモリ（ＥＥＰＲＯＭ）のプロテクト電源
端子に接続することにより、問題なくかつ外部からの書
き込みを保護することが可能となる。
【００３７】なお、図２の場合には３．３ＶＡＵＸ電源
端子は２つ記載されているが、どの端子であっても、メ
モリ搭載回路基板に使用されていないものであれば、本
願目的の電源端子Ａとして使用することができる。
端子は２つ記載されているが、どの端子であっても、メ
モリ搭載回路基板に使用されていないものであれば、本
願目的の電源端子Ａとして使用することができる。
【００３８】また、「プロテクト電源端子が電源端子Ａ
に接続されている」とは、図２の番号７’に示すよう
に、電源端子７とは物理的に違う場所に接続点が存在す
る場合をも含むものである。
に接続されている」とは、図２の番号７’に示すよう
に、電源端子７とは物理的に違う場所に接続点が存在す
る場合をも含むものである。
【００３９】一方、非定常条件下において不揮発性メモ
リ（ＥＥＰＲＯＭ）に書き込みを行う場合には、プロテ
クト電源端子がアクティブＨＩＧＨの場合とアクティブ
ＬＯＷの場合とのいずれの場合においても、電源端子Ａ
をグランドと接続してプロテクト電源端子をＬＯＷまた
はＨＩＧＨにすることによって、書き込み保護を解除す
ることができる。
リ（ＥＥＰＲＯＭ）に書き込みを行う場合には、プロテ
クト電源端子がアクティブＨＩＧＨの場合とアクティブ
ＬＯＷの場合とのいずれの場合においても、電源端子Ａ
をグランドと接続してプロテクト電源端子をＬＯＷまた
はＨＩＧＨにすることによって、書き込み保護を解除す
ることができる。
【００４０】このシーケンスはイレギュラ−動作となる
ため通常操作時には起こり得ず、問題なく不揮発性メモ
リ（ＥＥＰＲＯＭ）の書き込み保護が行われることにな
る。
ため通常操作時には起こり得ず、問題なく不揮発性メモ
リ（ＥＥＰＲＯＭ）の書き込み保護が行われることにな
る。
【００４１】なお、ＰＣＩ Ｌｏｃａｌ Ｂｕｓ対応カ
ードの場合も、ＭｉｎｉＰＣＩ対応カードの場合と同様
に、電源端子Ａとして、３．３ＶＡＵＸ電源端子を使用
することができる。
ードの場合も、ＭｉｎｉＰＣＩ対応カードの場合と同様
に、電源端子Ａとして、３．３ＶＡＵＸ電源端子を使用
することができる。
【００４２】さらに、ＰＣＩ Ｌｏｃａｌ Ｂｕｓ対応
カードの場合には５Ｖ電源端子や、＋１２Ｖ電源端子も
メモリ搭載回路基板用に使用されていないことが多いの
で、その場合には電源端子Ａとして使用することができ
る。
カードの場合には５Ｖ電源端子や、＋１２Ｖ電源端子も
メモリ搭載回路基板用に使用されていないことが多いの
で、その場合には電源端子Ａとして使用することができ
る。
【００４３】図３は、その回路の概略を示したものであ
る。
る。
【００４４】次に、ＩＳＡ Ｂｕｓ対応カードの場合に
ついて説明する。
ついて説明する。
【００４５】ＩＳＡ Ｂｕｓ インタフェースの場合
は、メモリ搭載回路基板の電源端子の内使用されていな
い電源端子Ａとして、３．３ＶＡＵＸのかわりに＋１２
Ｖ電源端子を使用することができる。
は、メモリ搭載回路基板の電源端子の内使用されていな
い電源端子Ａとして、３．３ＶＡＵＸのかわりに＋１２
Ｖ電源端子を使用することができる。
【００４６】図４は、その回路の概略を示したものであ
る。
る。
【００４７】図４には、３．３ＶＡＵＸのかわりに＋１
２Ｖ電源端子がプロテクト端子６に接続されている様子
を示してある。
２Ｖ電源端子がプロテクト端子６に接続されている様子
を示してある。
【００４８】すると、ＭｉｎｉＰＣＩインタフェースの
例と同様に、＋１２Ｖ電源端子４７が通電されている場
合、プロテクト電源端子６がアクティブＬＯＷの不揮発
性メモリ４を使用している場合には、インバータＩＣ９
の介在によりプロテクト状態となり外部よりの書き込み
から保護される。プロテクト電源端子６がアクティブＨ
ＩＧＨの不揮発性メモリ４を使用している場合にはイン
バータＩＣ９を介在させる必要がないことは前記したの
と同様である。
例と同様に、＋１２Ｖ電源端子４７が通電されている場
合、プロテクト電源端子６がアクティブＬＯＷの不揮発
性メモリ４を使用している場合には、インバータＩＣ９
の介在によりプロテクト状態となり外部よりの書き込み
から保護される。プロテクト電源端子６がアクティブＨ
ＩＧＨの不揮発性メモリ４を使用している場合にはイン
バータＩＣ９を介在させる必要がないことは前記したの
と同様である。
【００４９】また、不揮発性メモリに書き込みを行なう
場合はＭｉｎｉＰＣＩインタフェースの例と同様な作業
で行なうことが可能である。
場合はＭｉｎｉＰＣＩインタフェースの例と同様な作業
で行なうことが可能である。
【００５０】ＥＩＳＡ対応カードの場合もＩＳＡ対応カ
ードの場合と同様に、＋１２Ｖ電源端子を使用すること
により書き込み保護の実現が可能である。
ードの場合と同様に、＋１２Ｖ電源端子を使用すること
により書き込み保護の実現が可能である。
【００５１】また、１６−Ｂｉｔ ＰＣ Ｃａｒｄ及び
ＣａｒｄＢｕｓ ＰＣ ＣａｒｄもＩＳＡ Ｂｕｓイン
タフェースの場合と同様に＋１２Ｖ電源端子のかわりに
プログラム用電源電圧（Ｖｐｐ電源端子）を使用するこ
とにより書き込み保護の実現が可能である。
ＣａｒｄＢｕｓ ＰＣ ＣａｒｄもＩＳＡ Ｂｕｓイン
タフェースの場合と同様に＋１２Ｖ電源端子のかわりに
プログラム用電源電圧（Ｖｐｐ電源端子）を使用するこ
とにより書き込み保護の実現が可能である。
【００５２】例として１６−Ｂｉｔ ＰＣ Ｃａｒｄで
の回路の概略を図５に示す。
の回路の概略を図５に示す。
【００５３】図５には、３．３ＶＡＵＸのかわりにＶｐ
ｐ電源端子がプロテクト端子６に接続されている様子を
示してある。
ｐ電源端子がプロテクト端子６に接続されている様子を
示してある。
【００５４】すると、ＭｉｎｉＰＣＩインタフェースの
例と同様に、Ｖｐｐ電源端子５７が通電されている場
合、プロテクト電源端子６がアクティブＬＯＷの不揮発
性メモリ４を使用しているときには、インバータＩＣ９
の介在によりプロテクト状態となり外部よりの書き込み
から保護される。
例と同様に、Ｖｐｐ電源端子５７が通電されている場
合、プロテクト電源端子６がアクティブＬＯＷの不揮発
性メモリ４を使用しているときには、インバータＩＣ９
の介在によりプロテクト状態となり外部よりの書き込み
から保護される。
【００５５】プロテクト電源端子６がアクティブＨＩＧ
Ｈの不揮発性メモリ４を使用している場合にはインバー
タＩＣ９を介在させる必要がないことは前記したのと同
様である。
Ｈの不揮発性メモリ４を使用している場合にはインバー
タＩＣ９を介在させる必要がないことは前記したのと同
様である。
【００５６】また、不揮発性メモリに書き込みを行なう
場合はＭｉｎｉＰＣＩインタフェースの例と同様な作業
で行なうことが可能である。
場合はＭｉｎｉＰＣＩインタフェースの例と同様な作業
で行なうことが可能である。
【００５７】
【発明の効果】特殊なピン割り当てをすることなく、き
わめて単純な回路構造を追加するだけて、通常動作時
は、不揮発性メモリへの書きこみ保護をハード的に行う
ことができる。書き込み後の抵抗搭載等の手間も不要に
できる。
わめて単純な回路構造を追加するだけて、通常動作時
は、不揮発性メモリへの書きこみ保護をハード的に行う
ことができる。書き込み後の抵抗搭載等の手間も不要に
できる。
【００５８】さらに、非定常条件では容易に書き込みを
行うことができる。
行うことができる。
【図１】ＭｉｎｉＰＣＩインタフェースを介して不揮発
性メモリ（ＥＥＰＲＯＭ）搭載回路基板を使用した場合
の従来の回路の概略を示したものである。
性メモリ（ＥＥＰＲＯＭ）搭載回路基板を使用した場合
の従来の回路の概略を示したものである。
【図２】ＭｉｎｉＰＣＩ対応カードの場合について、本
願発明に係る書き込み保護の回路の概略を示したもので
ある。
願発明に係る書き込み保護の回路の概略を示したもので
ある。
【図３】ＰＣＩ Ｌｏｃａｌ Ｂｕｓ対応カードの場合
について、本願発明に係る書き込み保護の回路の概略を
示したものである。
について、本願発明に係る書き込み保護の回路の概略を
示したものである。
【図４】ＩＳＡ Ｂｕｓ対応カードの場合について、本
願発明に係る書き込み保護の回路の概略を示したもので
ある。
願発明に係る書き込み保護の回路の概略を示したもので
ある。
【図５】１６−Ｂｉｔ ＰＣ Ｃａｒｄの場合につい
て、本願発明に係る書き込み保護回路の概略を示したも
のである。
て、本願発明に係る書き込み保護回路の概略を示したも
のである。
【図６】ＥＥＰＲＯＭの保護回路の概略を示したもので
ある。
ある。
１ 不揮発性メモリ搭載回路基板
２，３２，４２，５２ＭｉｎｉＰＣＩインタフェース
３ ＩＣ
４ 不揮発性メモリ（ＥＥＰＲＯＭ）
５ 電源回路部
６ プロテクト電源端子
７，３７，４７，５７
３．３ＶＡＵＸ電源端子
８ プルアップ用抵抗素子
９ インバータＩＣ
Claims (6)
- 【請求項１】 １以上の不揮発性メモリを搭載するメモ
リ搭載回路基板であって、 当該不揮発性メモリが、当該不揮発性メモリに対する書
込み動作の可否を制御するための２種類のレベルを持つ
プロテクト電源端子を有し、 当該プロテクト電源端子が、当該メモリ搭載回路基板の
電源端子の内、使用されていない電源端子Ａに接続され
ており、 当該プロテクト電源端子と電源端子Ａとの配線の途中に
駆動電源電圧（Ｖｃｃ）ノードと接続するプルアップ用
抵抗素子が接続されているメモリ搭載回路基板。 - 【請求項２】 前記プロテクト電源端子と電源端子Ａと
の配線の途中で、前記プルアップ用抵抗素子が接続され
ている箇所に対し、当該プロテクト電源端子側に、イン
バータを配してなる請求項１に記載のメモリ搭載回路基
板。 - 【請求項３】 前記不揮発メモリが、ＥＥＰＲＯＭ，フ
ラッシュＲＯＭのいずれかを含むことを特徴とする請求
項１〜３のいずれかに記載のメモリ搭載回路基板。 - 【請求項４】 メモリ搭載回路基板がＭｉｎｉＰＣＩ対
応カードまたはＰＣＩ Ｌｏｃａｌ Ｂｕｓ対応カード
であり、電源端子Ａが、３．３ＶＡＵＸ電源端子である
ことを特徴とする請求項１〜３のいずれかに記載のメモ
リ搭載回路基板。 - 【請求項５】 メモリ搭載回路基板が、ＩＳＡ Ｂｕｓ
対応カードまたはＥＩＳＡ Ｂｕｓ対応カードであり、
電源端子Ａが、＋１２Ｖ電源端子であることを特徴とす
る請求項１〜３のいずれかに記載のメモリ搭載回路基
板。 - 【請求項６】 メモリ搭載回路基板が、１６−Ｂｉｔ
ＰＣ ＣａｒｄまたはＣａｒｄＢｕｓ ＰＣ Ｃａｒｄ
であり、電源端子Ａが、プログラム用電源電圧（Ｖｐｐ
電源端子）であることを特徴とする請求項１〜３のいず
れかに記載のメモリ搭載回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001325799A JP2003131947A (ja) | 2001-10-24 | 2001-10-24 | メモリ搭載回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001325799A JP2003131947A (ja) | 2001-10-24 | 2001-10-24 | メモリ搭載回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003131947A true JP2003131947A (ja) | 2003-05-09 |
Family
ID=19142292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001325799A Pending JP2003131947A (ja) | 2001-10-24 | 2001-10-24 | メモリ搭載回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003131947A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210067A (ja) * | 2007-02-26 | 2008-09-11 | Miura Co Ltd | 制御装置 |
| JP2010182068A (ja) * | 2009-02-05 | 2010-08-19 | Sumitomo Electric Ind Ltd | 光トランシーバ |
-
2001
- 2001-10-24 JP JP2001325799A patent/JP2003131947A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210067A (ja) * | 2007-02-26 | 2008-09-11 | Miura Co Ltd | 制御装置 |
| JP2010182068A (ja) * | 2009-02-05 | 2010-08-19 | Sumitomo Electric Ind Ltd | 光トランシーバ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5909586A (en) | Methods and systems for interfacing with an interface powered I/O device | |
| US5963463A (en) | Method for on-board programming of PRD serial EEPROMS | |
| JPWO2019065395A1 (ja) | 負荷駆動装置、半導体装置、負荷駆動システム及び車両 | |
| JP2001265708A (ja) | 電子機器及び電子機器の基板 | |
| JPH08203288A (ja) | オンボード書込制御装置 | |
| JPH11306086A (ja) | メモリモジュール装置 | |
| US20030058733A1 (en) | Flash memory rewrite circuit, semiconductor integrated circuit, memory card having the semiconductor integrated circuit thereof, method of rewriting flash memory and flash memory rewriting program | |
| JP2003131947A (ja) | メモリ搭載回路基板 | |
| US5436862A (en) | IC card including multiple connectors providing memory write production | |
| KR100321262B1 (ko) | 자동차용 제어장치 | |
| JP3258284B2 (ja) | 半導体回路 | |
| US6385073B1 (en) | Integrated circuit device with expandable nonvolatile memory | |
| JP3486949B2 (ja) | プリンタ装置 | |
| JP3187324B2 (ja) | 電気的に書き換え可能なｒｏｍの書き込み方法 | |
| CN112530489A (zh) | 电子设备 | |
| CN217640658U (zh) | 防误擦写保护电路及车载控制系统 | |
| JP3984408B2 (ja) | メモリ素子の制御回路およびメモリ素子の制御方法 | |
| JP3009236B2 (ja) | デバイスの活性保守方式 | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JPS62257700A (ja) | Ｅｅｐｒｏｍの書込み制御方式 | |
| JPH11202980A (ja) | フラッシュメモリを内蔵したマイクロコンピュータのための書換用回路および書換・消去方法 | |
| JP2854609B2 (ja) | 携帯可能電子装置 | |
| JP2953103B2 (ja) | 車載用制御装置 | |
| JP3190421B2 (ja) | Ｉｃメモリカードシステム | |
| JPH02189614A (ja) | 半導体回路装置 |