JP3187324B2 - 電気的に書き換え可能なｒｏｍの書き込み方法 - Google Patents
電気的に書き換え可能なｒｏｍの書き込み方法Info
- Publication number
- JP3187324B2 JP3187324B2 JP16669596A JP16669596A JP3187324B2 JP 3187324 B2 JP3187324 B2 JP 3187324B2 JP 16669596 A JP16669596 A JP 16669596A JP 16669596 A JP16669596 A JP 16669596A JP 3187324 B2 JP3187324 B2 JP 3187324B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- printed circuit
- circuit board
- power supply
- electrically rewritable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、電気的に書き換え
可能なＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）の
書き込み方法に係わり、特に、ファクシミリコントロー
ルボード等のプリント基板にＣＰＵ等のバスマスタとな
り得るデバイスと共に搭載される該ＲＯＭにプログラム
データを書き込む方法に関するものである。
可能なＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）の
書き込み方法に係わり、特に、ファクシミリコントロー
ルボード等のプリント基板にＣＰＵ等のバスマスタとな
り得るデバイスと共に搭載される該ＲＯＭにプログラム
データを書き込む方法に関するものである。
【０００２】
【従来の技術】従来より、書き込んだデータを紫外線等
を用いて消去して再びプログラム（書き込み）できるＥ
ＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌ
ｅ ＲＯＭ）単品をＲＯＭライタを用いて書き込むこと
は、よく行われている。
を用いて消去して再びプログラム（書き込み）できるＥ
ＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌ
ｅ ＲＯＭ）単品をＲＯＭライタを用いて書き込むこと
は、よく行われている。
【０００３】最近では、一括消去型のフラッシュＥＥＰ
ＲＯＭ（Ｅｌｅｃｔｒｉｃ Ｅｒａｓａｂｌｅ Ｐｒｏ
ｇｒａｍｍａｂｌｅ ＲＯＭ；以下、単にフラッシュＲ
ＯＭと記す）が、その構造上、低コストで大容量を実現
できることから、多く使用されるようになり、ＲＯＭラ
イタもこれに対応するようになって来た。
ＲＯＭ（Ｅｌｅｃｔｒｉｃ Ｅｒａｓａｂｌｅ Ｐｒｏ
ｇｒａｍｍａｂｌｅ ＲＯＭ；以下、単にフラッシュＲ
ＯＭと記す）が、その構造上、低コストで大容量を実現
できることから、多く使用されるようになり、ＲＯＭラ
イタもこれに対応するようになって来た。
【０００４】また、製品の小型化が図れる表面実装用と
して、フラットパッケージのフラッシュＲＯＭも多くな
り、ＲＯＭライタメーカー等から、ＤＩＰ（Ｄｕａｌ
Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）からフラットパッケ
ージへの変換ボード（ソケット）も市販されている。
して、フラットパッケージのフラッシュＲＯＭも多くな
り、ＲＯＭライタメーカー等から、ＤＩＰ（Ｄｕａｌ
Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）からフラットパッケ
ージへの変換ボード（ソケット）も市販されている。
【０００５】このように、従来は、主にＲＯＭ単品の書
き込みを行っていた。そして、書き込み終了したＲＯＭ
を、プリント基板上に半田付けにて搭載し実装してい
た。
き込みを行っていた。そして、書き込み終了したＲＯＭ
を、プリント基板上に半田付けにて搭載し実装してい
た。
【０００６】また、プリント基板に実装された後のフラ
ッシュＲＯＭ等に、プログラムデータを書き込む方法と
しては、特開平６−６０６８２号公報や特開平６−２３
３０２３号公報や特開平７−１３７５３号公報等に記載
のように、プリント基板に実装されている，ＣＰＵのよ
うなバスマスタとなり得るデバイスで書き込む方法があ
る。
ッシュＲＯＭ等に、プログラムデータを書き込む方法と
しては、特開平６−６０６８２号公報や特開平６−２３
３０２３号公報や特開平７−１３７５３号公報等に記載
のように、プリント基板に実装されている，ＣＰＵのよ
うなバスマスタとなり得るデバイスで書き込む方法があ
る。
【０００７】
【発明が解決しようとする課題】以上のようにして、フ
ラッシュＲＯＭ等をＲＯＭライタを用いて単品で書き込
む場合、特にフラットパッケージのものは、ＲＯＭライ
タに接続されているＤＩＰ／フラットパッケージ変換ボ
ード（ソケット）にセットして書き込む際に、その変換
ボード（ソケット）との接触不良により書き込みエラー
が発生したり、書き込み終了後にその変換ボード（ソケ
ット）から取り外すときに、リードを曲げてしまったり
することがあった。フラットパッケージはＤＩＰに比べ
てリードの間隔がかなり狭いので、リードの曲がったＲ
ＯＭをプリント基板に実装（半田付け）すると、半田付
け不良等の不具合が発生することがあった。
ラッシュＲＯＭ等をＲＯＭライタを用いて単品で書き込
む場合、特にフラットパッケージのものは、ＲＯＭライ
タに接続されているＤＩＰ／フラットパッケージ変換ボ
ード（ソケット）にセットして書き込む際に、その変換
ボード（ソケット）との接触不良により書き込みエラー
が発生したり、書き込み終了後にその変換ボード（ソケ
ット）から取り外すときに、リードを曲げてしまったり
することがあった。フラットパッケージはＤＩＰに比べ
てリードの間隔がかなり狭いので、リードの曲がったＲ
ＯＭをプリント基板に実装（半田付け）すると、半田付
け不良等の不具合が発生することがあった。
【０００８】また、実装した後にプリント基板上のＣＰ
Ｕを使って書き込む（ダウンロード）場合には、この動
作をさせるためのプログラムを予め他のメモリに格納し
ておかなければならない。また、プリント基板上のＣＰ
Ｕを使って行うため、１回で１個しか書き込むことがで
きなかった。
Ｕを使って書き込む（ダウンロード）場合には、この動
作をさせるためのプログラムを予め他のメモリに格納し
ておかなければならない。また、プリント基板上のＣＰ
Ｕを使って行うため、１回で１個しか書き込むことがで
きなかった。
【０００９】そこで、本発明はこのような問題点を解決
するためになされたものであり、プリント基板に実装
（半田付け）した後で、ＲＯＭライタを用いて、一度に
多くのＲＯＭにプログラムデータを書き込むことができ
る書き込み方法を提供することを目的とするものであ
る。
するためになされたものであり、プリント基板に実装
（半田付け）した後で、ＲＯＭライタを用いて、一度に
多くのＲＯＭにプログラムデータを書き込むことができ
る書き込み方法を提供することを目的とするものであ
る。
【００１０】また、ＲＯＭライタはＲＯＭ単品への電源
供給能力しかない場合が多いので、プリント基板の電源
消費電流が大きい場合でも対応できようにすることを目
的とするものである。
供給能力しかない場合が多いので、プリント基板の電源
消費電流が大きい場合でも対応できようにすることを目
的とするものである。
【００１１】
【００１２】また、一枚のプリント基板上に複数のＲＯ
Ｍが実装されていても、これら複数のＲＯＭへの書き込
みを可能とすることを目的とするものである。
Ｍが実装されていても、これら複数のＲＯＭへの書き込
みを可能とすることを目的とするものである。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本願の請求項１に記載の発明は、バスマスタになり
得るデバイスと電気的に書き換え可能なＲＯＭを搭載す
るプリント基板に設けられて、前記バスマスタになり得
るデバイスを外部からスリープ状態にでき、かつ前記電
気的に書き換え可能なＲＯＭを外部からコントロールす
ることができるインタフェース部と、ＲＯＭライタのＲ
ＯＭソケットとを、前記プリント基板に搭載された状態
の電気的に書き換え可能なＲＯＭの書き込みに用いる外
部電源と前記ＲＯＭライタのＲＯＭソケットから供給さ
れる電源電圧に追従して前記外部電源電圧をプリント基
板の前記インタフェース部に供給する電源電圧追従供給
部を搭載した基板を介して接続し、前記バスマスタとな
り得るデバイスをスリープ状態にして、プリント基板に
搭載された状態の電気的に書き換え可能なＲＯＭにＲＯ
Ｍライタからプログラムデータを書き込むようにしたも
のである。
に、本願の請求項１に記載の発明は、バスマスタになり
得るデバイスと電気的に書き換え可能なＲＯＭを搭載す
るプリント基板に設けられて、前記バスマスタになり得
るデバイスを外部からスリープ状態にでき、かつ前記電
気的に書き換え可能なＲＯＭを外部からコントロールす
ることができるインタフェース部と、ＲＯＭライタのＲ
ＯＭソケットとを、前記プリント基板に搭載された状態
の電気的に書き換え可能なＲＯＭの書き込みに用いる外
部電源と前記ＲＯＭライタのＲＯＭソケットから供給さ
れる電源電圧に追従して前記外部電源電圧をプリント基
板の前記インタフェース部に供給する電源電圧追従供給
部を搭載した基板を介して接続し、前記バスマスタとな
り得るデバイスをスリープ状態にして、プリント基板に
搭載された状態の電気的に書き換え可能なＲＯＭにＲＯ
Ｍライタからプログラムデータを書き込むようにしたも
のである。
【００１４】また、請求項２に記載の発明は、バスマス
タになり得るデバイスと電気的に書き換え可能な複数の
ＲＯＭを搭載するプリント基板に設けられて、前記バス
マスタになり得るデバイスを外部からスリープ状態にで
き、かつ前記電気的に書き換え可能な複数のＲＯＭを外
部からコントロールすることができるインタフェース部
と、ＲＯＭライタのＲＯＭソケットとを、前記プリント
基板に搭載された状態の電気的に書き換え可能な複数の
ＲＯＭの書き込みに用いる外部電源と前記ＲＯＭライタ
のＲＯＭソケットから供給される電源電圧に追従して前
記外部電源電圧をプリント基板の前記インタフェース部
に供給する電源電圧追従供給部と前記ＲＯＭライタから
のチップセレクト信号を電気的に書き換え可能な複数の
ＲＯＭのそれぞれに切り替えて供給するためのチップセ
レクト切り替え手段を搭載した基板を介して接続し、前
記バスマスタとなり得るデバイスをスリープ状態にし
て、プリント基板に搭載された状態の電気的に書き換え
可能な複数のＲＯＭのそれぞれに前記チップセレクト切
り替え手段を用いてＲＯＭライタからプログラムデータ
を書き込むようにしたものである。
タになり得るデバイスと電気的に書き換え可能な複数の
ＲＯＭを搭載するプリント基板に設けられて、前記バス
マスタになり得るデバイスを外部からスリープ状態にで
き、かつ前記電気的に書き換え可能な複数のＲＯＭを外
部からコントロールすることができるインタフェース部
と、ＲＯＭライタのＲＯＭソケットとを、前記プリント
基板に搭載された状態の電気的に書き換え可能な複数の
ＲＯＭの書き込みに用いる外部電源と前記ＲＯＭライタ
のＲＯＭソケットから供給される電源電圧に追従して前
記外部電源電圧をプリント基板の前記インタフェース部
に供給する電源電圧追従供給部と前記ＲＯＭライタから
のチップセレクト信号を電気的に書き換え可能な複数の
ＲＯＭのそれぞれに切り替えて供給するためのチップセ
レクト切り替え手段を搭載した基板を介して接続し、前
記バスマスタとなり得るデバイスをスリープ状態にし
て、プリント基板に搭載された状態の電気的に書き換え
可能な複数のＲＯＭのそれぞれに前記チップセレクト切
り替え手段を用いてＲＯＭライタからプログラムデータ
を書き込むようにしたものである。
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【発明の実施の形態】以下、添付図面を参照しながら、
本願の各発明の実施形態を詳細に説明する。
本願の各発明の実施形態を詳細に説明する。
【００２０】本願の各発明の実施形態におけるシステム
構成は、図１に示すように、ファクシミリコントロール
ボード等のプリント基板１と、接続手段としてピンアサ
インの変換機能等を有する変換基板２と、複数のＲＯＭ
ソケットを有するＲＯＭライタ３とから成っている。そ
して、ＲＯＭライタ３から変換基板２を介して、プリン
ト基板１に実装されているフラッシュＲＯＭにプログラ
ムデータを書き込むものである。
構成は、図１に示すように、ファクシミリコントロール
ボード等のプリント基板１と、接続手段としてピンアサ
インの変換機能等を有する変換基板２と、複数のＲＯＭ
ソケットを有するＲＯＭライタ３とから成っている。そ
して、ＲＯＭライタ３から変換基板２を介して、プリン
ト基板１に実装されているフラッシュＲＯＭにプログラ
ムデータを書き込むものである。
【００２１】上記プリント基板１における本願の請求項
１記載の発明に係る構成は、図２に示すように、バスマ
スタとなるＣＰＵ１１と、フラッシュＲＯＭ１２と、こ
のフラッシュＲＯＭ１２を外部よりコントロールするこ
とができるフラッシュＲＯＭコントロールインタフェー
ス部（Ｉ／Ｆ）１３とから成り、ＣＰＵ１１やフラッシ
ュＲＯＭ１２等を動作させるための電源や、アドレスバ
スやデータバス、リード／ライト信号等の制御信号、及
びＣＰＵ１１をスリープ状態（停止状態）にするための
スリープ信号等のプリント配線が形成されている。通常
動作時は、ＣＰＵ１１によってフラッシュＲＯＭ１２が
制御されるが、フラッシュＲＯＭ１２へのプログラムデ
ータの書き込み時には、フラッシュＲＯＭコントロール
Ｉ／Ｆ１３からＣＰＵ１１をスリープ状態にして、フラ
ッシュＲＯＭ１２を外部より制御するものである。
１記載の発明に係る構成は、図２に示すように、バスマ
スタとなるＣＰＵ１１と、フラッシュＲＯＭ１２と、こ
のフラッシュＲＯＭ１２を外部よりコントロールするこ
とができるフラッシュＲＯＭコントロールインタフェー
ス部（Ｉ／Ｆ）１３とから成り、ＣＰＵ１１やフラッシ
ュＲＯＭ１２等を動作させるための電源や、アドレスバ
スやデータバス、リード／ライト信号等の制御信号、及
びＣＰＵ１１をスリープ状態（停止状態）にするための
スリープ信号等のプリント配線が形成されている。通常
動作時は、ＣＰＵ１１によってフラッシュＲＯＭ１２が
制御されるが、フラッシュＲＯＭ１２へのプログラムデ
ータの書き込み時には、フラッシュＲＯＭコントロール
Ｉ／Ｆ１３からＣＰＵ１１をスリープ状態にして、フラ
ッシュＲＯＭ１２を外部より制御するものである。
【００２２】図３は、請求項１記載の発明の元となる変
換基板２の構成を示すものであり、プリント基板１のフ
ラッシュＲＯＭコントロールＩ／Ｆ１３と接続可能なフ
ラッシュＲＯＭコントロールＩ／Ｆ２１と、ＲＯＭライ
タ３のＲＯＭソケットと接続可能なＲＯＭライタＩ／Ｆ
２２とから成る。電源、アドレスバス、データバス、制
御信号は、ＲＯＭライタ３からプリント基板１にそのま
ま接続されるようになっていて、スリープ信号は、ＣＰ
Ｕ１１がスリープ状態になるように固定（図ではＧＮＤ
レベル）している。
換基板２の構成を示すものであり、プリント基板１のフ
ラッシュＲＯＭコントロールＩ／Ｆ１３と接続可能なフ
ラッシュＲＯＭコントロールＩ／Ｆ２１と、ＲＯＭライ
タ３のＲＯＭソケットと接続可能なＲＯＭライタＩ／Ｆ
２２とから成る。電源、アドレスバス、データバス、制
御信号は、ＲＯＭライタ３からプリント基板１にそのま
ま接続されるようになっていて、スリープ信号は、ＣＰ
Ｕ１１がスリープ状態になるように固定（図ではＧＮＤ
レベル）している。
【００２３】以上の構成において、フラッシュＲＯＭ１
２へのプログラムデータの書き込みは次のように行われ
る。まず、フラッシュＲＯＭ１２が半田付けにより搭載
されたプリント基板１のフラッシュＲＯＭコントロール
Ｉ／Ｆ１３と変換基板２のフラッシュＲＯＭコントロー
ルＩ／Ｆ２１をコネクタ接続する。これにより、ＧＮＤ
レベル（Ｌｏｗレベル）に固定されたスリープ信号がＣ
ＰＵ１１に印加され、ＣＰＵ１１がスリープ状態（停止
状態）となって、フラッシュＲＯＭ１２がＣＰＵ１１よ
り電気的に切り離され、外部より自由にコントロールで
きるようになる。次に、変換基板２のＲＯＭライタＩ／
Ｆ２２に設けられたコネクタをＲＯＭライタ３のＲＯＭ
ソケットに差し込む。ＲＯＭライタ３には通常、多数
（例えば８個づつ２列で計１６個）のＲＯＭソケットが
設けられているので、上記のようにして変換基板２を取
り付けたプリント基板１を複数枚立てて並べた状態でＲ
ＯＭライタ３にセットすることができる。
２へのプログラムデータの書き込みは次のように行われ
る。まず、フラッシュＲＯＭ１２が半田付けにより搭載
されたプリント基板１のフラッシュＲＯＭコントロール
Ｉ／Ｆ１３と変換基板２のフラッシュＲＯＭコントロー
ルＩ／Ｆ２１をコネクタ接続する。これにより、ＧＮＤ
レベル（Ｌｏｗレベル）に固定されたスリープ信号がＣ
ＰＵ１１に印加され、ＣＰＵ１１がスリープ状態（停止
状態）となって、フラッシュＲＯＭ１２がＣＰＵ１１よ
り電気的に切り離され、外部より自由にコントロールで
きるようになる。次に、変換基板２のＲＯＭライタＩ／
Ｆ２２に設けられたコネクタをＲＯＭライタ３のＲＯＭ
ソケットに差し込む。ＲＯＭライタ３には通常、多数
（例えば８個づつ２列で計１６個）のＲＯＭソケットが
設けられているので、上記のようにして変換基板２を取
り付けたプリント基板１を複数枚立てて並べた状態でＲ
ＯＭライタ３にセットすることができる。
【００２４】このようにしてプリント基板１がセットさ
れたＲＯＭライタ３を図４のフローチャートに示すよう
に制御することにより、フラッシュＲＯＭ１２へのプロ
グラムデータの書き込みが行われる。なお、この処理
は、プリント基板１に搭載されたフラッシュＲＯＭ１２
を書き込む場合も、ＲＯＭソケットに差し込まれたフラ
ッシュＲＯＭ単体を書き込む場合も同様である。
れたＲＯＭライタ３を図４のフローチャートに示すよう
に制御することにより、フラッシュＲＯＭ１２へのプロ
グラムデータの書き込みが行われる。なお、この処理
は、プリント基板１に搭載されたフラッシュＲＯＭ１２
を書き込む場合も、ＲＯＭソケットに差し込まれたフラ
ッシュＲＯＭ単体を書き込む場合も同様である。
【００２５】すなわち、先ず、書き込むべきフラッシュ
ＲＯＭが有るか否かをチェックする（判断１０１）。書
き込むべきフラッシュＲＯＭが有れば、書き込みモード
に入って制御信号のライト信号等をイネーブルにし（処
理１０２）、アドレスバスとデータバスに書き込みアド
レスとプログラムデータを出力する（処理１０３）。そ
して、書き込み動作時間が経過するのを待つ（判断１０
４のＮループ）。所定の書き込み動作時間が経過すると
（判断１０４のＹ）、書き込みチェックモードに入って
制御信号のリード信号等をイネーブルにし（処理１０
５）、フラッシュＲＯＭから書き込みデータを読み出す
（処理１０６）。そして、読み出したデータと書き込ん
だデータを比較してデータが正しく書き込まれているか
否かをチェックし（判断１０７）、データが書き込まれ
ていなければ処理１０２に戻って上記書き込み処理を繰
り返す。一方、データが書き込まれていれば、最初の判
断１０１に戻って、書き込むべきフラッシュＲＯＭが有
るが否かをチェックし、ＲＯＭライタ３にセットされた
全てのＲＯＭの書き込みが終了するまで上記処理を繰り
返す。
ＲＯＭが有るか否かをチェックする（判断１０１）。書
き込むべきフラッシュＲＯＭが有れば、書き込みモード
に入って制御信号のライト信号等をイネーブルにし（処
理１０２）、アドレスバスとデータバスに書き込みアド
レスとプログラムデータを出力する（処理１０３）。そ
して、書き込み動作時間が経過するのを待つ（判断１０
４のＮループ）。所定の書き込み動作時間が経過すると
（判断１０４のＹ）、書き込みチェックモードに入って
制御信号のリード信号等をイネーブルにし（処理１０
５）、フラッシュＲＯＭから書き込みデータを読み出す
（処理１０６）。そして、読み出したデータと書き込ん
だデータを比較してデータが正しく書き込まれているか
否かをチェックし（判断１０７）、データが書き込まれ
ていなければ処理１０２に戻って上記書き込み処理を繰
り返す。一方、データが書き込まれていれば、最初の判
断１０１に戻って、書き込むべきフラッシュＲＯＭが有
るが否かをチェックし、ＲＯＭライタ３にセットされた
全てのＲＯＭの書き込みが終了するまで上記処理を繰り
返す。
【００２６】上記のようにすれば、プリント基板１に実
装したフラッシュＲＯＭ１２へのプログラムデータの書
き込みがＲＯＭライタ３により可能となり、半田付け不
良等の不具合も発生することなく、一度に多くのフラッ
シュＲＯＭ１２にプログラムデータを書き込むことが可
能となる。
装したフラッシュＲＯＭ１２へのプログラムデータの書
き込みがＲＯＭライタ３により可能となり、半田付け不
良等の不具合も発生することなく、一度に多くのフラッ
シュＲＯＭ１２にプログラムデータを書き込むことが可
能となる。
【００２７】図５は、請求項１記載の発明の実施形態に
おける変換基板２の構成を示すものであり、電源線の途
中に、電源電圧追従供給部２３が追加されたところが前
記図３のものと異なる。
おける変換基板２の構成を示すものであり、電源線の途
中に、電源電圧追従供給部２３が追加されたところが前
記図３のものと異なる。
【００２８】上記電源電圧追従供給部２３としては、図
６に示すように、ＲＯＭライタ３からＲＯＭライタＩ／
Ｆ２２を介して供給される電源により、ＤＣ電源２３ａ
からの出力をリレー２３ｂでオン／オフし、フラッシュ
ＲＯＭコントロールＩ／Ｆ２１を介してプリント基板１
に供給する構成のものや、図７に示すように、ＲＯＭラ
イタ３からＲＯＭライタＩ／Ｆ２２を介して供給られる
電源電圧により、ＤＣ電源２３ａからの出力電圧を、オ
ペアンプ２３ｃとトランジスタ２３ｄを用いて制御し、
フラッシュＲＯＭコントロールＩ／Ｆ２１を介してプリ
ント基板１に供給する構成のものが実施できる。外部電
源として電源電流容量に余裕のあるＤＣ電源２３ａを用
いて上記のように構成することにより、プリント基板１
の電源消費電流が大きくても問題なく供給することがで
きる。図６のものは、ＲＯＭライタ３が単一電圧しか出
力しない場合や、プリント基板１が単一電圧しか必要と
しない場合に使用でき、図７のものは、ＲＯＭライタ３
が数種類の電圧を出力し、それらの電圧をプリント基板
も必要とする場合に使用できる。なお、書き込み動作は
前記実施形態と同様となる。
６に示すように、ＲＯＭライタ３からＲＯＭライタＩ／
Ｆ２２を介して供給される電源により、ＤＣ電源２３ａ
からの出力をリレー２３ｂでオン／オフし、フラッシュ
ＲＯＭコントロールＩ／Ｆ２１を介してプリント基板１
に供給する構成のものや、図７に示すように、ＲＯＭラ
イタ３からＲＯＭライタＩ／Ｆ２２を介して供給られる
電源電圧により、ＤＣ電源２３ａからの出力電圧を、オ
ペアンプ２３ｃとトランジスタ２３ｄを用いて制御し、
フラッシュＲＯＭコントロールＩ／Ｆ２１を介してプリ
ント基板１に供給する構成のものが実施できる。外部電
源として電源電流容量に余裕のあるＤＣ電源２３ａを用
いて上記のように構成することにより、プリント基板１
の電源消費電流が大きくても問題なく供給することがで
きる。図６のものは、ＲＯＭライタ３が単一電圧しか出
力しない場合や、プリント基板１が単一電圧しか必要と
しない場合に使用でき、図７のものは、ＲＯＭライタ３
が数種類の電圧を出力し、それらの電圧をプリント基板
も必要とする場合に使用できる。なお、書き込み動作は
前記実施形態と同様となる。
【００２９】図８は、請求項１記載の発明の他の実施形
態における変換基板２の構成を示すものであり、アドレ
スバス、データバス及び制御信号線の途中に、バッファ
部２４を追加したところが前記図５の実施形態のものと
異なる。なお、バッファ部２４の電源も電源電圧追従供
給部２３より供給される。バッファ部２４の追加によ
り、ＲＯＭライタ３側から見た負荷は、このバッファ部
２４のみとなり、負荷の軽減が可能となって、プリント
基板１の制御信号等に対するドライブ負荷が大きい場合
でも対応できる。なお、書き込み動作は前記実施形態と
同様となる。
態における変換基板２の構成を示すものであり、アドレ
スバス、データバス及び制御信号線の途中に、バッファ
部２４を追加したところが前記図５の実施形態のものと
異なる。なお、バッファ部２４の電源も電源電圧追従供
給部２３より供給される。バッファ部２４の追加によ
り、ＲＯＭライタ３側から見た負荷は、このバッファ部
２４のみとなり、負荷の軽減が可能となって、プリント
基板１の制御信号等に対するドライブ負荷が大きい場合
でも対応できる。なお、書き込み動作は前記実施形態と
同様となる。
【００３０】図９は、プリント基板１における請求項２
記載の発明に係る構成を示すブロック図である。ここで
は、プリント基板１上に２つのフラッシュＲＯＭａ１
２，フラッシュＲＯＭｂ２５が搭載されており、各フラ
ッシュＲＯＭａ１２，フラッシュＲＯＭｂ２５には、前
記実施形態と同様の電源、アドレスバス、データバス、
制御信号線が接続されるとともに、それぞれのチップを
選択するためのチップセレクトａ信号とチップセレクト
ｂ信号がフラッシュＲＯＭコントーロールＩ／Ｆ１３か
ら供給されるように構成されている。なお、他の構成は
前記実施形態と同様である。
記載の発明に係る構成を示すブロック図である。ここで
は、プリント基板１上に２つのフラッシュＲＯＭａ１
２，フラッシュＲＯＭｂ２５が搭載されており、各フラ
ッシュＲＯＭａ１２，フラッシュＲＯＭｂ２５には、前
記実施形態と同様の電源、アドレスバス、データバス、
制御信号線が接続されるとともに、それぞれのチップを
選択するためのチップセレクトａ信号とチップセレクト
ｂ信号がフラッシュＲＯＭコントーロールＩ／Ｆ１３か
ら供給されるように構成されている。なお、他の構成は
前記実施形態と同様である。
【００３１】また、上記プリント基板１に対応する変換
基板２は、図１０のような構成になっていて、前記図８
の実施形態のものにチップセレクト切り替え部２６を追
加したものとなっている。このチップセレクト切り替え
部２６は、ＲＯＭライタ３からＲＯＭライタＩ／Ｆ２２
を介して供給されるチップセレクト信号をチップセレク
トａ信号とチップセレクトｂ信号のいずれかに切り替え
てフラッシュＲＯＭコントロールＩ／Ｆ２１に供給する
ようになっている。ここに示すチップセレクト切り替え
部２６は、例えば図１１に示すような，いわゆるジャン
パーＪＰの切り替えで行う方法でも良いし、図１２に示
すようなスイッチＳＷによる切り替えでも良く、いずれ
にしろ比較的簡単かつ安価に実現することができる。
基板２は、図１０のような構成になっていて、前記図８
の実施形態のものにチップセレクト切り替え部２６を追
加したものとなっている。このチップセレクト切り替え
部２６は、ＲＯＭライタ３からＲＯＭライタＩ／Ｆ２２
を介して供給されるチップセレクト信号をチップセレク
トａ信号とチップセレクトｂ信号のいずれかに切り替え
てフラッシュＲＯＭコントロールＩ／Ｆ２１に供給する
ようになっている。ここに示すチップセレクト切り替え
部２６は、例えば図１１に示すような，いわゆるジャン
パーＪＰの切り替えで行う方法でも良いし、図１２に示
すようなスイッチＳＷによる切り替えでも良く、いずれ
にしろ比較的簡単かつ安価に実現することができる。
【００３２】本実施形態の書き込み動作は、前記実施形
態と基本的に同様であるが、プリント基板１上のフラッ
シュＲＯＭａ１２にプログラムデータを書き込む場合
は、変換基板２上のチップセレクト切り替え部２６（ジ
ャンパーＪＰ又はスイッチＳＷ）をチップセレクトａ信
号側に設定し、フラッシュＲＯＭｂ２５に書き込む場合
はチップセレクトｂ信号側に切り替えるようにすれば良
い。このような構成であれば、前記図８の実施形態と同
様な効果が得られるとともに、図９に示したようなＲＯ
Ｍが複数実装されているプリント基板１であっても、プ
ログラムデータの書き込みが可能となる。
態と基本的に同様であるが、プリント基板１上のフラッ
シュＲＯＭａ１２にプログラムデータを書き込む場合
は、変換基板２上のチップセレクト切り替え部２６（ジ
ャンパーＪＰ又はスイッチＳＷ）をチップセレクトａ信
号側に設定し、フラッシュＲＯＭｂ２５に書き込む場合
はチップセレクトｂ信号側に切り替えるようにすれば良
い。このような構成であれば、前記図８の実施形態と同
様な効果が得られるとともに、図９に示したようなＲＯ
Ｍが複数実装されているプリント基板１であっても、プ
ログラムデータの書き込みが可能となる。
【００３３】なお、本実施形態においては、チップセレ
クトａ信号とチップセレクトｂ信号の２つの切り替えで
説明したが、チップセレクト切り替え部２６を３つ以上
の切り替えが可能なようにすれば、３チップ以上のＲＯ
Ｍが実装されているプリント基板であっても、同様に書
き込むことができる。
クトａ信号とチップセレクトｂ信号の２つの切り替えで
説明したが、チップセレクト切り替え部２６を３つ以上
の切り替えが可能なようにすれば、３チップ以上のＲＯ
Ｍが実装されているプリント基板であっても、同様に書
き込むことができる。
【００３４】また、本実施形態においては、図８の実施
形態に示した変換基板２にチップセレクト切り替え部２
６を備えた場合について説明したが、図３や図５の実施
形態に示した変換基板２に備えても同様の効果が得られ
る。また、このチップセレクト切り替え部２６は、図１
１や図１２に示したように比較的簡単かつ安価に実現で
きるために、プリント基板１自体に設けるようにしても
実施可能である。
形態に示した変換基板２にチップセレクト切り替え部２
６を備えた場合について説明したが、図３や図５の実施
形態に示した変換基板２に備えても同様の効果が得られ
る。また、このチップセレクト切り替え部２６は、図１
１や図１２に示したように比較的簡単かつ安価に実現で
きるために、プリント基板１自体に設けるようにしても
実施可能である。
【００３５】また、本実施形態においては、チップセレ
クト信号がチップセレクト切り替え部２６で切り替えら
れて複数のＲＯＭのうちの１つに供給され、ドライブ負
荷の問題が生じないため、バッファ部２４を介していな
いが、制御信号の１つとしてバッファ部２４を介するよ
うにしても良い。
クト信号がチップセレクト切り替え部２６で切り替えら
れて複数のＲＯＭのうちの１つに供給され、ドライブ負
荷の問題が生じないため、バッファ部２４を介していな
いが、制御信号の１つとしてバッファ部２４を介するよ
うにしても良い。
【００３６】ところで、上記各実施形態においては、本
願の各発明を、一括消去型の電気的書き換え可能なＲＯ
ＭであるフラッシュＲＯＭに適用した場合について説明
したが、電気的に書き換え可能なＲＯＭであれば、一括
消去型に限らず、通常のＥＥＰＲＯＭにも適用可能であ
る。
願の各発明を、一括消去型の電気的書き換え可能なＲＯ
ＭであるフラッシュＲＯＭに適用した場合について説明
したが、電気的に書き換え可能なＲＯＭであれば、一括
消去型に限らず、通常のＥＥＰＲＯＭにも適用可能であ
る。
【００３７】また、本願の各発明は、プリント基板とし
てファクシリコントロールボートに限らず、バスマスタ
となり得るデバイスを搭載した各種コントロールボード
に適用可能である。なお、バスマスタとなり得るデバイ
スとしては、ＣＰＵの他にＤＭＡコントローラなどがあ
る。
てファクシリコントロールボートに限らず、バスマスタ
となり得るデバイスを搭載した各種コントロールボード
に適用可能である。なお、バスマスタとなり得るデバイ
スとしては、ＣＰＵの他にＤＭＡコントローラなどがあ
る。
【００３８】
【発明の効果】以上のように、本願の請求項１記載の発
明によれば、バスマスタになり得るデバイスと電気的に
書き換え可能なＲＯＭを搭載するプリント基板に設けら
れて、前記バスマスタになり得るデバイスを外部からス
リープ状態にでき、かつ前記電気的に書き換え可能なＲ
ＯＭを外部からコントロールすることができるインタフ
ェース部と、ＲＯＭライタのＲＯＭソケットとを、前記
プリント基板に搭載された状態の電気的に書き換え可能
なＲＯＭの書き込みに用いる外部電源と前記ＲＯＭライ
タのＲＯＭソケットから供給される電源電圧に追従して
前記外部電源電圧をプリント基板の前記インタフェース
部に供給する電源電圧追従供給部を搭載した基板を介し
て接続し、前記バスマスタとなり得るデバイスをスリー
プ状態にして、プリント基板に搭載された状態の電気的
に書き換え可能なＲＯＭにＲＯＭライタからプログラム
データを書き込むようにしたので、ＲＯＭをプリント基
板に半田付け搭載した後で、ＲＯＭライタを用いて一度
に多くのプリント基板上のＲＯＭにプログラムデータを
書き込むことができるとともに、ＲＯＭライタがＲＯＭ
単品への電源供給能力しかなく、またプリント基板の電
源消費電流が大きい場合でも対応できる効果がある。
明によれば、バスマスタになり得るデバイスと電気的に
書き換え可能なＲＯＭを搭載するプリント基板に設けら
れて、前記バスマスタになり得るデバイスを外部からス
リープ状態にでき、かつ前記電気的に書き換え可能なＲ
ＯＭを外部からコントロールすることができるインタフ
ェース部と、ＲＯＭライタのＲＯＭソケットとを、前記
プリント基板に搭載された状態の電気的に書き換え可能
なＲＯＭの書き込みに用いる外部電源と前記ＲＯＭライ
タのＲＯＭソケットから供給される電源電圧に追従して
前記外部電源電圧をプリント基板の前記インタフェース
部に供給する電源電圧追従供給部を搭載した基板を介し
て接続し、前記バスマスタとなり得るデバイスをスリー
プ状態にして、プリント基板に搭載された状態の電気的
に書き換え可能なＲＯＭにＲＯＭライタからプログラム
データを書き込むようにしたので、ＲＯＭをプリント基
板に半田付け搭載した後で、ＲＯＭライタを用いて一度
に多くのプリント基板上のＲＯＭにプログラムデータを
書き込むことができるとともに、ＲＯＭライタがＲＯＭ
単品への電源供給能力しかなく、またプリント基板の電
源消費電流が大きい場合でも対応できる効果がある。
【００３９】一方、請求項２記載の発明によれば、バス
マスタになり得るデバイスと電気的に書き換え可能な複
数のＲＯＭを搭載するプリント基板に設けられて、前記
バスマスタになり得るデバイスを外部からスリープ状態
にでき、かつ前記電気的に書き換え可能な複数のＲＯＭ
を外部からコントロールすることができるインタフェー
ス部と、ＲＯＭライタのＲＯＭソケットとを、前記プリ
ント基板に搭載された状態の電気的に書き換え可能な複
数のＲＯＭの書き込みに用いる外部電源と前記ＲＯＭラ
イタのＲＯＭソケットから供給される電源電圧に追従し
て前記外部電源電圧をプリント基板の前記インタフェー
ス部に供給する電源電圧追従供給部と前記ＲＯＭライタ
からのチップセレクト信号を電気的に書き換え可能な複
数のＲＯＭのそれぞれに切り替えて供給するためのチッ
プセレクト切り替え手段を搭載した基板を介して接続
し、前記バスマスタとなり得るデバイスをスリープ状態
にして、プリント基板に搭載された状態の電気的に書き
換え可能な複数のＲＯＭのそれぞれに前記チップセレク
ト切り替え手段を用いてＲＯＭライタからプログラムデ
ータを書き込むようにしたので、前記請求項１と同様な
効果が得られるとともに、プリント基板上に複数のＲＯ
Ｍが実装されていても、これら複数のＲＯＭへの書き込
みが可能となる効果がある。
マスタになり得るデバイスと電気的に書き換え可能な複
数のＲＯＭを搭載するプリント基板に設けられて、前記
バスマスタになり得るデバイスを外部からスリープ状態
にでき、かつ前記電気的に書き換え可能な複数のＲＯＭ
を外部からコントロールすることができるインタフェー
ス部と、ＲＯＭライタのＲＯＭソケットとを、前記プリ
ント基板に搭載された状態の電気的に書き換え可能な複
数のＲＯＭの書き込みに用いる外部電源と前記ＲＯＭラ
イタのＲＯＭソケットから供給される電源電圧に追従し
て前記外部電源電圧をプリント基板の前記インタフェー
ス部に供給する電源電圧追従供給部と前記ＲＯＭライタ
からのチップセレクト信号を電気的に書き換え可能な複
数のＲＯＭのそれぞれに切り替えて供給するためのチッ
プセレクト切り替え手段を搭載した基板を介して接続
し、前記バスマスタとなり得るデバイスをスリープ状態
にして、プリント基板に搭載された状態の電気的に書き
換え可能な複数のＲＯＭのそれぞれに前記チップセレク
ト切り替え手段を用いてＲＯＭライタからプログラムデ
ータを書き込むようにしたので、前記請求項１と同様な
効果が得られるとともに、プリント基板上に複数のＲＯ
Ｍが実装されていても、これら複数のＲＯＭへの書き込
みが可能となる効果がある。
【００４０】
【００４１】
【００４２】
【００４３】
【図１】本願の各発明の実施形態におけるシステム構成
を示すブロック図。
を示すブロック図。
【図２】図１のプリント基板における請求項１記載の発
明に係る構成を示すブロック図。
明に係る構成を示すブロック図。
【図３】請求項１記載の発明の元となる変換基板の構成
を示すブロック図。
を示すブロック図。
【図４】ＲＯＭライタによるフラッシュＲＯＭの書き込
み処理を示すフローチャート。
み処理を示すフローチャート。
【図５】請求項１記載の発明の実施形態における変換基
板の構成を示すブロック図。
板の構成を示すブロック図。
【図６】図５の電源電圧追従供給部の構成例を示す回路
図。
図。
【図７】図５の電源電圧追従供給部の他の構成例を示す
回路図。
回路図。
【図８】請求項１記載の発明の他の実施形態における変
換基板の構成を示すブロック図。
換基板の構成を示すブロック図。
【図９】図１のプリント基板における請求項２記載の発
明に係る構成を示すブロック図。
明に係る構成を示すブロック図。
【図１０】請求項２記載の発明の実施形態における変換
基板の構成を示すブロック図。
基板の構成を示すブロック図。
【図１１】図１０のチップセレクト切り替え部の構成例
を示す回路図。
を示す回路図。
【図１２】図１０のチップセレクト切り替え部の他の構
成例を示す回路図。
成例を示す回路図。
１ プリント基板 ２ 変換基板 ３ ＲＯＭライタ １１ ＣＰＵ １２，２５ フラッシュＲＯＭ １３，２１ フラッシュＲＯＭコントロールＩ／Ｆ ２２ ＲＯＭライタＩ／Ｆ ２３ 電源電圧追従供給部 ２３ａ ＤＣ電源 ２３ｂ リレー ２３ｃ オペアンプ ２３ｄ トランジスタ ２４ バッファ部 ２６ チップセレクト切り替え部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−130799（ＪＰ，Ａ) 特開 平５−233887（ＪＰ，Ａ) 実開 昭64−45399（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 16/00 - 17/00 G11C 5/00 - 8/04 G06F 9/06 G06K 17/00 - 19/00
Claims (2)
- 【請求項１】 バスマスタになり得るデバイスと電気的
に書き換え可能なＲＯＭを搭載するプリント基板に設け
られて、前記バスマスタになり得るデバイスを外部から
スリープ状態にでき、かつ前記電気的に書き換え可能な
ＲＯＭを外部からコントロールすることができるインタ
フェース部と、 ＲＯＭライタのＲＯＭソケットとを、 前記プリント基板に搭載された状態の電気的に書き換え
可能なＲＯＭの書き込みに用いる外部電源と前記ＲＯＭ
ライタのＲＯＭソケットから供給される電源電圧に追従
して前記外部電源電圧をプリント基板の前記インタフェ
ース部に供給する電源電圧追従供給部を搭載した基板を
介して接続し、 前記バスマスタとなり得るデバイスをスリープ状態にし
て、プリント基板に搭載された状態の電気的に書き換え
可能なＲＯＭにＲＯＭライタからプログラムデータを書
き込むことを特徴とする電気的に書き換え可能なＲＯＭ
の書き込み方法。 - 【請求項２】 バスマスタになり得るデバイスと電気的
に書き換え可能な複数のＲＯＭを搭載するプリント基板
に設けられて、前記バスマスタになり得るデバイスを外
部からスリープ状態にでき、かつ前記電気的に書き換え
可能な複数のＲＯＭを外部からコントロールすることが
できるインタフェース部と、 ＲＯＭライタのＲＯＭソケットとを、 前記プリント基板に搭載された状態の電気的に書き換え
可能な複数のＲＯＭの書き込みに用いる外部電源と前記
ＲＯＭライタのＲＯＭソケットから供給される電源電圧
に追従して前記外部電源電圧をプリント基板の前記イン
タフェース部に供給する電源電圧追従供給部と前記ＲＯ
Ｍライタからのチップセレクト信号を電気的に書き換え
可能な複数のＲＯＭのそれぞれに切り替えて供給するた
めのチップセレクト切り替え手段を搭載した基板を介し
て接続し、 前記バスマスタとなり得るデバイスをスリープ状態にし
て、プリント基板に搭載された状態の電気的に書き換え
可能な複数のＲＯＭのそれぞれに前記チップセレクト切
り替え手段を用いてＲＯＭライタからプログラムデータ
を書き込むことを特徴とする電気的に書き換え可能なＲ
ＯＭの書き込み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16669596A JP3187324B2 (ja) | 1996-02-08 | 1996-06-07 | 電気的に書き換え可能なｒｏｍの書き込み方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4561896 | 1996-02-08 | ||
| JP8-45618 | 1996-02-08 | ||
| JP16669596A JP3187324B2 (ja) | 1996-02-08 | 1996-06-07 | 電気的に書き換え可能なｒｏｍの書き込み方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09274798A JPH09274798A (ja) | 1997-10-21 |
| JP3187324B2 true JP3187324B2 (ja) | 2001-07-11 |
Family
ID=26385640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16669596A Expired - Fee Related JP3187324B2 (ja) | 1996-02-08 | 1996-06-07 | 電気的に書き換え可能なｒｏｍの書き込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3187324B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002063071A (ja) * | 2000-08-21 | 2002-02-28 | Ricoh Microelectronics Co Ltd | データ書込装置及びコンピュータ読み取り可能な記録媒体 |
| KR100439217B1 (ko) * | 2001-09-27 | 2004-07-05 | 엘지전자 주식회사 | 통신 시스템의 롬 라이터 장치 및 그 제어방법 |
| JP2007195884A (ja) * | 2006-01-30 | 2007-08-09 | Sayama Precision Ind Co | 台間遊技媒体貸出機のｉｄ設定端末機 |
-
1996
- 1996-06-07 JP JP16669596A patent/JP3187324B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09274798A (ja) | 1997-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11922022B2 (en) | Method for transferring data on a memory card in synchronism with a rise edge and a fall edge of a clock signal | |
| US5995405A (en) | Memory module with flexible serial presence detect configuration | |
| US7987308B2 (en) | Multi-interface controller, memory card having the multi-interface controller, and interface setting method | |
| US20090235025A1 (en) | Memory card capable of reducing power consumption | |
| JP2003241730A (ja) | 表示装置 | |
| JPH03144879A (ja) | 携帯型半導体記憶装置 | |
| JP3187324B2 (ja) | 電気的に書き換え可能なｒｏｍの書き込み方法 | |
| JP3953153B2 (ja) | プログラマブル・ゲートアレイのコンフィグレーション方法及びプログラマブル・ゲートアレイ装置 | |
| JP2000010668A (ja) | メモリカード供給電圧制御方式 | |
| US20080065789A1 (en) | Multi-purpose IO system | |
| JP3781844B2 (ja) | Ｒｏｍ書込システム及びｒｏｍ書込装置 | |
| US11107539B2 (en) | Semiconductor device and its power supply control method | |
| JP2002278784A (ja) | Ｒｏｍ書き換えシステム、そのシステムに用いられるｒｏｍ搭載回路装置およびそのｒｏｍ搭載回路装置に接続する接続装置 | |
| JPH07256945A (ja) | プリンタ装置 | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JP2002215413A (ja) | ファームウェア転送方法およびモジュール間データ伝送システム | |
| JPH05127758A (ja) | Ｉｃ及びその温度アラーム制御方法 | |
| KR100472178B1 (ko) | 메모리의어드레스와데이터단자를랜덤하게연결가능한컴퓨터 | |
| JPH0337073Y2 (ja) | ||
| JP4174272B2 (ja) | デバイス制御装置 | |
| JP2001312426A (ja) | メモリ素子の制御回路およびメモリ素子の制御方法 | |
| CN117148942A (zh) | 尽管电力损耗也能稳定操作的服务器设备及其操作方法 | |
| JP3052882B2 (ja) | プログラマブル半導体集積回路装置 | |
| JP2003131947A (ja) | メモリ搭載回路基板 | |
| JP2001051908A (ja) | プリント基板、データ読出方法及びデータ読出装置、書込データ検査方法及び書込データ検査装置、データ書込装置並びに接続具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |