JP2002278784A - Ｒｏｍ書き換えシステム、そのシステムに用いられるｒｏｍ搭載回路装置およびそのｒｏｍ搭載回路装置に接続する接続装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＲＯＭライタ３に不具合を及ぼすことなく、
電源生成部１４を有するプリント基板に実装されたフラ
ッシュＲＯＭ１２のプログラムデータを書き換える。 【解決手段】 バスマスタ１１をスリープ状態にしてフ
ラッシュＲＯＭ１２を切り離す一方、バッファ２３を介
してＲＯＭライタ３に接続し、ＲＯＭライタ３が非動作
状態のときそのバッファ２３をハイインピーダンスと
し、動作状態になったときそのバッファ２３のアドレス
バスライン、データバスラインを導通させ、リードライ
ト制御信号によりそのバッファ２３を制御して、ＲＯＭ
１２へのデータの読み書きを制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気的に書き換え
可能なＲＯＭを搭載した回路装置に接続装置を介してＲ
ＯＭライタを接続してＲＯＭのデータを書き換えるＲＯ
Ｍ書き換えシステム、そのシステムに用いられるＲＯＭ
搭載回路装置および接続装置に関する。

【０００２】

【従来の技術】従来より、ＥＰＲＯＭ単品にＲＯＭライ
タを用いて、書き込んだデータを紫外線等を用いて消去
したり再び書き込むことはよく行われている。

【０００３】最近では、一括消去型のフラッシュＥＥＰ
ＲＯＭ（以下、単にフラッシュＲＯＭと記す）が、その
構造上、低コストで大容量を実現できることから、多く
使用されるようになり、フラッシュＲＯＭ単品を書き込
むためにＲＯＭライタもこれに対応するようになって来
た。

【０００４】また、製品の小型化が図れる表面実装用と
して、フラットパッケージのフラッシュＲＯＭも多くな
り、ＲＯＭライタメーカー等から、ＤＩＰ（Ｄｕａｌ
Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）からフラットパッケ
ージへの変換ボード（ソケット）も供給されている。

【０００５】このように、従来は、主にＲＯＭ単品の書
き換えを行っていた。そして、書き換え終了したＲＯＭ
を、プリント基板上に半田付けにて搭載し実装してい
た。

【０００６】また、プリント基板に実装された後のフラ
ッシュＲＯＭ等に、プログラムデータを書き込む方法と
しては、特開平６−６０６８２号公報や特開平６−２３
３０２３号公報や特開平７−１３７５３号公報等に記載
のように、プリント基板に実装されているＣＰＵのよう
なバスマスタとなり得るデバイスで書き込む方法があ
る。

【０００７】

【発明が解決しようとする課題】以上のようにして、フ
ラッシュＲＯＭ等をＲＯＭライタを用いて単品で書き込
む場合、特にフラットパッケージのものは、ＲＯＭライ
タに接続されているＤＩＰ／フラットパッケージ変換ボ
ード（ソケット）にセットして書き込む際に、その変換
ボード（ソケット）との接触不良により書き換えエラー
が発生したり、書き換え終了後にその変換ボード（ソケ
ット）から取り外すときに、リードを曲げてしまったり
することがあった。フラットパッケージはＤＩＰに比べ
てリードの間隔がかなり狭いので、リードの曲がったＲ
ＯＭをプリント基板に実装（半田付け）すると、半田付
け不良等の不具合が発生することがあった。

【０００８】また、実装した後にプリント基板上のＣＰ
Ｕを使って書き込む（ダウンロード）場合には、この動
作をさせるためのプログラムを予め他のメモリに格納し
ておかなければならない。また、プリント基板上のＣＰ
Ｕを使って行うため、１回で１枚しか書き込むことがで
きなかった。

【０００９】また、ＲＯＭライタからプリント基板に実
装されているフラッシュＲＯＭのような書き換え可能な
ＲＯＭに簡単な接続手段を用いて書き込む方法が考えら
れるが、この方法では、プリント基板に書き換え可能な
ＲＯＭへの電源生成部を持っていないか、または切り離
すことのできるプリント基板でしか、書き込むことがで
きない。すなわち、プリント基板によっては、フラッシ
ュＲＯＭへの供給電源をプリント基板上で生成している
ものもあるため、外部から書き換え可能なＲＯＭに電源
供給することができないものもあり、またＲＯＭライタ
は非動作時にＲＯＭソケットを介して電源電圧が印加さ
れるのを考慮した構成とはなっていないので、ＲＯＭソ
ケットを介した電源電圧印加があると内部回路が破壊さ
れる恐れがある。

【００１０】そこで、本発明はこのような問題点を解決
するためになされたものであり、ハイインピーダンス状
態に設定可能なバッファを用いることにより、電気的に
書き換え可能なＲＯＭを電源生成部を有するプリント基
板に実装（半田付け）した場合や、さらにこのプリント
基板を装置に組み込んだ後でも、ＲＯＭライタを用いて
ＲＯＭライタに不具合を及ぼすことなく、一度に多くの
ＲＯＭにプログラムデータを書き込むことができるＲＯ
Ｍ書き換えシステム、そのシステムに用いられるＲＯＭ
搭載回路装置および接続装置を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】本願発明のＲＯＭ書き換
えシステムは、プリント基板上に形成された電源ライ
ン、アドレスバス、データバス、リード／ライト制御信
号ラインにそれぞれ接続するバスマスタおよび電気的に
書き換え可能なＲＯＭと、前記電源ラインに接続されて
前記バスマスタ、ＲＯＭに電源供給する電源生成部と、
前記バスマスタに接続するスリープ信号ラインと、前記
電源ライン、アドレスバス、データバス、リード／ライ
ト制御信号ラインにそれぞれ接続する第２電源ライン、
第２アドレスバス、第２データバス、第２リード／ライ
ト制御信号ラインと、ＲＯＭライタに接続する第３アド
レスバス、第３データバス、第３リード／ライト信号ラ
イン、第３電源ラインとが接続されたバッファ部と、前
記バッファ部に接続され前記ＲＯＭへのデータの読み書
きを行うＲＯＭライタとを備え、前記スリープ信号ライ
ンにスリープ信号を入力することにより前記バスマスタ
をスリープ状態にして前記ＲＯＭから切り離すと共に、
前記第２電源ラインに電源が供給された状態で前記第３
電源ラインに供給される電源を制御信号として、ＲＯＭ
ライタが非動作状態のときは、前記第２、３のアドレス
バス、データバス、リード／ライト制御信号ラインをハ
イインピーダンスにする一方、ＲＯＭライタが動作状態
になったときは、前記第２アドレスバス、第２データバ
ス、第２リード／ライト制御信号ラインと、前記第３ア
ドレスバス、第３データバス、第３リード／ライト制御
信号ラインとを接続し、前記第３リード／ライト制御信
号ラインに入力されるリード／ライト信号に応じて、Ｒ
ＯＭへのデータの読み書きを制御することを特徴とす
る。

【００１２】また、本発明のＲＯＭ搭載回路装置は、請
求項１記載のＲＯＭ書き換えシステムに用いられるＲＯ
Ｍ搭載回路装置であって、前記プリント基板上に形成さ
れた電源ライン、アドレスバス、データバス、リード／
ライト制御信号ラインにそれぞれ接続するバスマスタお
よび電気的に書き換え可能なＲＯＭと、前記電源ライン
に接続されて前記バスマスタ、ＲＯＭに電源供給する電
源生成部と、前記バスマスタに接続するスリープ信号ラ
インとを備え、前記各バス、各ラインに接続するＲＯＭ
コントロールインタフェース部を設け、当該ＲＯＭコン
トロールインタフェース部を介して外部から前記スリー
プ信号ラインにスリープ信号を入力し、前記アドレスバ
ス、データバス、リード／ライト制御信号ラインにそれ
ぞれアドレス信号、データ信号、リード／ライト信号を
入力することにより、前記バスマスタをスリープ状態に
設定して前記ＲＯＭをＲＯＭライタを用いて外部からリ
ード／ライト可能に構成したことを特徴とする。

【００１３】この場合、前記ＲＯＭ搭載回路装置は、前
記電源生成部の電源が投入された状態でも、前記バスマ
スタをスリープ状態に設定して前記ＲＯＭを外部からリ
ード／ライトを可能に構成すると良い。

【００１４】また、本願発明の接続装置は、前記請求項
２に記載のＲＯＭ搭載回路装置に接続可能な接続装置で
あって、前記ＲＯＭコントロールインタフェース部の前
記各バス、各ラインと接続する第２電源ライン、第２ア
ドレスバス、第２データバス、第２リード／ライト制御
信号ラインを備えると共に、前記スリープ信号ラインに
スリープ信号を供給する第２のＲＯＭコントロールイン
タフェース部と、ＲＯＭライタに接続する第３アドレス
バス、第３データバス、第３リード／ライト信号ライ
ン、第３電源ラインを備えたＲＯＭライタインタフェー
ス部と、前記第２のＲＯＭコントロールインタフェース
部の第２電源ライン、第２アドレスバス、第２データバ
ス、第２リード／ライト制御信号ラインと、前記ＲＯＭ
ライタインタフェース部の第３アドレスバス、第３デー
タバス、第３リード／ライト信号ライン、第３電源ライ
ンとが接続され、前記第２電源ラインに電源が供給され
た状態で前記第３電源ラインに供給される電源を制御信
号として、ＲＯＭライタが非動作状態のとき、前記第
２、３のアドレスバス、データバス、リード／ライト制
御信号ラインをハイインピーダンスにする一方、ＲＯＭ
ライタが動作状態になったときは、前記第２アドレスバ
ス、第２データバス、第２リード／ライト制御信号ライ
ンと、前記第３アドレスバス、第３データバス、第３リ
ード／ライト制御信号ラインとを接続し、前記第３リー
ド／ライト制御信号ラインに入力されるリード／ライト
信号に応じて、ＲＯＭへのデータの読み書きを制御する
バッファ部とを備えたことを特徴とする。

【００１５】また、本願発明のＲＯＭライタ書き換えシ
ステムは、前記請求項２に記載のＲＯＭ搭載回路装置
と、当該ＲＯＭ搭載回路装置に接続可能な前記請求項４
に記載の接続装置と、当該接続装置にＲＯＭソケットを
介して接続されるＲＯＭライタとを備え、前記ＲＯＭ搭
載回路装置に前記接続装置を接続することにより、前記
バスマスタをスリープ状態にして前記ＲＯＭから切り離
すと共に、前記電源生成部から前記バッファ部に電源を
投入する一方、前記接続装置に前記ＲＯＭライタを接続
することにより、前記ＲＯＭライタ側電源を制御信号と
して前記バッファ部に印加して、ＲＯＭライタが非動作
状態のとき、前記第２、３のアドレスバス、データバ
ス、リード／ライト制御信号ラインをハイインピーダン
スにする一方、ＲＯＭライタが動作状態になったとき
は、前記第２アドレスバス、第２データバス、第２リー
ド／ライト制御信号ラインと、前記第３アドレスバス、
第３データバス、第３リード／ライト制御信号ラインと
を接続し、前記ＲＯＭライタからのリード／ライト信号
に応じて、前記ＲＯＭへのデータの読み書き状態を制御
するようにしたことを特徴とする。

【００１６】

【発明の実施の形態】以下、添付図面を参照しながら、
本願発明の実施形態を詳細に説明する。

【００１７】本願発明の実施形態におけるシステム構成
は、図１に示すように、ファクシミリコントロールボー
ド等のプリント基板１と、ピンアサインの変換機能やハ
イインピーダンスに設定可能なバッファを有する接続手
段２と、複数のＲＯＭソケットを有するＲＯＭライタ３
とから成っている。上記接続手段２は使用形態に応じて
基板又はケーブルで構成され、基板で構成されたものは
装置に組み込まれていないプリント基板１にのみ対応す
るが、ケーブルで構成されたものは装置に組み込まれた
プリント基板１でもＲＯＭライタ３に接続することがで
きる。そして、ＲＯＭライタ３から接続手段２を介し
て、プリント基板１に実装されているフラッシュＲＯＭ
にプログラムデータを書き込むものである。

【００１８】上記プリント基板１における本願発明に係
る構成は、図２に示すように、バスマスタとなるＣＰＵ
１１と、フラッシュＲＯＭ１２と、このフラッシュＲＯ
Ｍ１２を外部よりコントロールすることができるフラッ
シュＲＯＭコントロールインタフェース部（Ｉ／Ｆ）１
３と、ＣＰＵ１１やフラッシュＲＯＭ１２へ電源供給す
る電源生成部１４等から成る。これらの間のプリント基
板上には、電源生成部１４からの電源ラインと、アドレ
スバスやデータバス、リード／ライト信号等の制御信
号、及びＣＰＵ１１をスリープ状態（停止状態）にする
ためのスリープ信号等のプリント配線が形成され、それ
らの一端がフラッシュＲＯＭコントロールＩ／Ｆ１３に
接続されている。通常動作時は、ＣＰＵ１１によってフ
ラッシュＲＯＭ１２が制御されるが、フラッシュＲＯＭ
１２へのプログラムデータの書き換え時には、フラッシ
ュＲＯＭコントロールＩ／Ｆ１３から、ＣＰＵ１１をス
リープ状態にし、フラッシュＲＯＭ１２を外部より制御
するものである。

【００１９】図３は、上記接続手段２の一実施形態の構
成を示すものであり、上記プリント基板１のフラッシュ
ＲＯＭコントロールＩ／Ｆ１３と接続可能なフラッシュ
ＲＯＭコントロールＩ／Ｆ２１と、ＲＯＭライタ３のＲ
ＯＭソケットと接続可能なＲＯＭライタＩ／Ｆ２２と、
これらの間に介在するバッファ部２３とから成る。アド
レスバス、データバス、制御信号は、ＲＯＭライタ３か
らＲＯＭライタＩ／Ｆ２２とバッファ部２３とフラッシ
ュＲＯＭコントロールＩ／Ｆ２１を介してプリント基板
１に接続できるようになっている。スリープ信号は、フ
ラッシュＲＯＭコントロールＩ／Ｆ２１のコネクタをプ
リント基板１と接続することによりＣＰＵ１１がスリー
プ状態になるように固定（図ではＧＮＤレベル）してい
る。

【００２０】また、バッファ部２３への電源供給は、フ
ラッシュＲＯＭコントロールＩ／Ｆ２１を介してプリン
ト基板１上の電源生成部１４から供給される。さらに、
ＲＯＭライタ３のＲＯＭソケットからの電源ラインがＲ
ＯＭライタＩ／Ｆ２２を介してバッファ部２３に制御信
号として供給されるようになっている。

【００２１】上記バッファ部２３には、図４に示すよう
に、ハイインピーダンス状態に設定可能な７４シリーズ
バッファ（２４４、２４５等）のような汎用バッファＩ
Ｃが用いられる。図４（ａ）の２３１は、７４シリーズ
（２４４等）の単方向３ステート・バス・バッファで、
アドレスバスや制御信号に用いられ、その制御端子Ｇに
はインバータ２３３を介して上述したＲＯＭライタ３か
らの電源ラインが接続されている。従って、ＲＯＭライ
タ３が動作状態になっていないときは、制御端子ＧがＨ
レベルとなって出力端子Ｙはハイインピーダンス（Ｚ）
となる。また、ＲＯＭライタ３が動作状態になったとき
は、制御端子ＧがＬレベルとなって、端子Ａに入力され
た値が端子Ｙから出力される。なお、端子Ａは入力端子
であるので、ＲＯＭライタ３からは常にハイインピーダ
ンスの状態になる。

【００２２】一方、図４（ｂ）の２３２は、７４シリー
ズ（２４５等）の双方向３ステート・バス・バッファ
で、データバスに用いられ、その制御端子Ｇにはインバ
ータ２３３を介して上述したＲＯＭライタ３からの電源
ラインが接続され、また方向選択端子ＤＩＲにはＲＯＭ
ライタ３からの制御信号の中のリード／ライト信号が接
続されている。従って、ＲＯＭライタ３が動作状態にな
っていないときは、制御端子ＧがＨレベルとなって端子
Ａ，Ｂ共にハイインピーダンス（Ｚ）となる。また、Ｒ
ＯＭライタ３が動作状態になったときは、制御端子Ｇが
Ｌレベルとなって、方向選択端子ＤＩＲがＬレベルのと
きは端子Ｂに入力された値が端子Ａから出力され、端子
ＤＩＲがＨレベルのときは端子Ａに入力された値が端子
Ｂから出力される。この場合もＲＯＭライタ３側が入力
端子になると、ＲＯＭライタ３からはハイインピーダン
スの状態になる。

【００２３】すなわち、ＲＯＭライタ３が動作状態にな
っていないときは、ＲＯＭライタＩ／Ｆ２２側（フラッ
シュＲＯＭコントロールＩ／Ｆ２１側も）がハイインピ
ーダンス状態となるので、ＲＯＭライタ３は物理的には
接続された状態にあっても電気的には切り離された状態
となる。そして、ＲＯＭライタ３が動作状態になったと
き、アドレスバス、データバス、制御信号は図３に示し
たような向きになる。従って、ＲＯＭライタ３が非動作
状態においてプリント基板１側の電源が投入されても、
ＲＯＭライタ３は電気的に切り離された状態にあるの
で、ＲＯＭソケットを介して電源電圧が印加されること
がなく、ＲＯＭライタ３の内部回路が破壊される恐れは
ない。

【００２４】さて、以上の構成において、フラッシュＲ
ＯＭ１２へのプログラムデータの書き換えは以下のよう
に行われる。

【００２５】まず、フラッシュＲＯＭ１２が半田付けに
より搭載されたプリント基板１のフラッシュＲＯＭコン
トロールＩ／Ｆ１３と接続手段２のフラッシュＲＯＭコ
ントロールＩ／Ｆ２１をコネクタ接続する。これによ
り、ＧＮＤレベル（Ｌｏｗレベル）に固定されたスリー
プ信号がＣＰＵ１１に印加され、プリント基板１側の電
源が投入されてもＣＰＵ１１はスリープ状態（停止状
態）となって、フラッシュＲＯＭ１２がＣＰＵ１１より
電気的に切り離され、外部より自由にコントロールでき
るようになる。

【００２６】次に、接続手段２のＲＯＭライタＩ／Ｆ２
２に設けられたコネクタをＲＯＭライタ３のＲＯＭソケ
ットに差し込む。ＲＯＭライタ３には通常、多数（例え
ば８個づつ２列で計１６個）のＲＯＭソケットが設けら
れているので、上記のようにして接続手段２を取り付け
たプリント基板１をＲＯＭライタ３に複数枚セットする
ことができる。なお、接続手段２が基板で構成されてい
ても、上記のようにして接続手段２を取り付けたプリン
ト基板１を複数枚立てて並べた状態でＲＯＭライタ３に
セットすることができる。そして、プリント基板１側の
電源が投入されていなければ、まずプリント基板１側の
電源を投入してから、ＲＯＭライタ３側の電源を投入し
て動作状態とする。

【００２７】そして、上記のようにしてプリント基板１
がセットされたＲＯＭライタ３を図５のフローチャート
に示すように制御することにより、フラッシュＲＯＭ１
２へのプログラムデータの書き換えが行われる。なお、
この処理は、プリント基板１に搭載されたフラッシュＲ
ＯＭ１２を書き込む場合も、ＲＯＭソケットに差し込ま
れたフラッシュＲＯＭ単体を書き込む場合も同様であ
る。

【００２８】すなわち、先ず、書き込むべきフラッシュ
ＲＯＭが有るか否かをチェックする（判断１０１）。書
き込むべきフラッシュＲＯＭが有れば、書き換えモード
に入って制御信号のライト信号等をイネーブルにし（処
理１０２）、アドレスバスとデータバスに書き換えアド
レスとプログラムデータを出力する（処理１０３）。そ
して、書き換え動作時間が経過するのを待つ（判断１０
４のＮループ）。所定の書き換え動作時間が経過すると
（判断１０４のＹ）、書き換えチェックモードに入って
制御信号のリード信号等をイネーブルにし（処理１０
５）、フラッシュＲＯＭから書き換えデータを読み出す
（処理１０６）。そして、読み出したデータと書き込ん
だデータを比較してデータが正しく書き込まれているか
否かをチェックし（判断１０７）、データが正しく書き
込まれていなければ処理１０２に戻って上記書き換え処
理を繰り返す。一方、データが正しく書き込まれていれ
ば、最初の判断１０１に戻って、書き込むべきフラッシ
ュＲＯＭが有るか否かをチェックし、ＲＯＭライタ３に
セットされた全てのＲＯＭの書き換えが終了するまで上
記処理を繰り返す。

【００２９】上記のようにすれば、電源生成部１４を持
ったプリント基板１に実装したフラッシュＲＯＭ１２へ
のプログラムデータの書き換えがＲＯＭライタ３により
可能となり、半田付け不良やＲＯＭライタ３の内部回路
の破壊等の不具合も発生することなく、一度に多くのフ
ラッシュＲＯＭ１２にプログラムデータを書き込むこと
が可能となる。なお、バッファ部２３に用いられる７４
シリーズ等の汎用バッファＩＣは、動作電源が供給され
ていない状態で、信号端子に＋５Ｖ等の電圧が印加され
ると、バッファＩＣが破壊される恐れがある。しかし、
本実施形態のように、バッファ部２３にプリント基板１
側から電源供給するとともに、プリント基板１側の電源
をＲＯＭライタ３側より先に投入することにより、上記
のようなバッファＩＣが破壊される不具合もなくなる。

【００３０】図６は、上記バッファ部２３の他の実施形
態を示すものであり、本実施形態のバッファ部２３は、
フラッシュＲＯＭコントロールＩ／Ｆ２１のコネクタに
近接又は内蔵して設けられるフラッシュＲＯＭコントロ
ールＩ／Ｆ側バッファ２３ａと、ＲＯＭライタＩ／Ｆ２
２のコネクタに近接又は内蔵して設けられるＲＯＭライ
タＩ／Ｆ側バッファ２３ｂの２つのバッファからなり、
それらの間は適当な長さのケーブルで接続されている。

【００３１】そして、フラッシュＲＯＭコントロールＩ
／Ｆ側バッファ２３ａとＲＯＭライタＩ／Ｆ側バッファ
２３ｂのそれぞれのバッファには、前記実施形態と同様
に、図４に示したような７４シリーズバッファを用い、
プリント基板１側から各バッファ２３ａ，２３ｂに電源
供給するようにしている。また、ＲＯＭライタ３側の電
源ラインを前記実施形態と同様に、図４に示した各バッ
ファＩＣ２３１，２３２の制御端子Ｇにインバータ２３
３を介して接続するようにしている。これにより、ＲＯ
Ｍライタ３が動作状態になっていないとき、ＲＯＭライ
タＩ／Ｆ２２側はハイインピーダンス状態になり、ＲＯ
Ｍライタ３が動作状態になったとき、アドレスバス、デ
ータバス、制御信号は図６のような向きになる。

【００３２】以上の構成における書き換え動作は上記実
施形態と同様であり、同様の作用効果が得られる。さら
に、前述したように、ＲＯＭライタ３はＲＯＭ単品への
制御信号等のドライブ能力しかない場合が多いので、Ｒ
ＯＭライタ３とプリント基板１（プリント基板１を実装
した装置）との距離が離れたりして、ドライブ負荷が大
きい場合には対応できなくなるが、上記のようにすれ
ば、プリント基板１とＲＯＭライタ３の間は、バッファ
の能力にもよるが、かなりの距離であっても書き換えが
可能となり、装置に組み込まれた状態のプリント基板１
にもケーブル接続により対応することができるようにな
る。

【００３３】図７は、上記それぞれのバッファ２３ａ，
２３ｂに外部電源３１から動作電源を供給するようにし
た実施形態である。この場合、フラッシュＲＯＭコント
ロールＩ／Ｆ側バッファ２３ａの各バッファＩＣ２３
１，２３２の制御端子Ｇには、プリント基板１側からの
電源ラインをインバータ２３３を介して接続し、また、
ＲＯＭライタＩ／Ｆ側バッファ２３ｂの各バッファＩＣ
２３１，２３２の制御端子Ｇには、ＲＯＭライタ３側か
らの電源ラインをインバータ２３３を介して接続してい
る。従って、フラッシュＲＯＭコントロールＩ／Ｆ側バ
ッファ２３ａは、プリント基板１の電源が入っていない
ときプリント基板１側はハイインピーダンス状態とな
り、プリント基板１に電源が入っているときには、アド
レスバス、データバス、制御信号が図７に示すような向
きになる。また、ＲＯＭライタＩ／Ｆ側バッファ２３ｂ
は、ＲＯＭライタ３が動作状態になっていないときＲＯ
Ｍライタ３側はハイインピーダンス状態となり、ＲＯＭ
ライタ３が動作状態になったときは、アドレスバス、デ
ータバス、制御信号が図７に示すような向きになる。

【００３４】以上の構成における書き換え動作は上記実
施形態とほぼ同様であり、同様の作用効果が得られる。
さらに、プリント基板１やＲＯＭライタ３とは別電源で
ある外部電源３１から各バッファ２３ａ，２３ｂに電源
が供給されるので、プリント基板１やＲＯＭライタ３の
電源供給能力が各バッファ２３ａ，２３ｂに供給するに
十分でない場合でも書き換えが可能となる。

【００３５】なお、この場合、外部電源３１をプリント
基板１及びＲＯＭライタ３側より先に投入することによ
り、各バッファ２３ａ，２３ｂに用いられるバッファＩ
Ｃ２３１，２３２の破壊の恐れがなくなる。また、上述
したように、ＲＯＭライタ３が動作状態になっていない
ときＲＯＭライタ３側はハイインピーダンスとなって電
気的に切り離された状態になるので、外部電源３１が先
に投入されてもＲＯＭライタ３の内部回路が破壊される
恐れがなくなるとともに、プリント基板１に電源が入っ
ていないときフラッシュＲＯＭコントロールＩ／Ｆ側バ
ッファ２３ａのプリント基板１側はハイインピーダンス
となって電気的に切り離された状態になるので、外部電
源３１が先に投入されてもプリント基板１の内部回路が
破壊される恐れもない。

【００３６】図８は、上記フラッシュＲＯＭコントロー
ルＩ／Ｆ側バッファ２３ａにはプリント基板１側から動
作電源を供給し、ＲＯＭライタＩ／Ｆ側バッファ２３ｂ
にはＲＯＭライタ３側から動作電源を供給するようにし
た実施形態である。この場合、フラッシュＲＯＭコント
ロールＩ／Ｆ側バッファ２３ａの各バッファＩＣ２３
１，２３２の制御端子Ｇには、ＲＯＭライタ３側からの
電源ラインをインバータ２３３を介して接続し、また、
ＲＯＭライタＩ／Ｆ側バッファ２３ｂの各バッファＩＣ
２３１，２３２の制御端子Ｇには、プリント基板１側か
らの電源ラインをインバータ２３３を介して接続してい
る。従って、フラッシュＲＯＭコントロールＩ／Ｆ側バ
ッファ２３ａは、ＲＯＭライタ３が動作状態になってい
ないときＲＯＭライタ３側はハイインピーダンス状態と
なり、ＲＯＭライタ３が動作状態になったときは、アド
レスバス、データバス、制御信号が図８に示すような向
きになる。また、ＲＯＭライタＩ／Ｆ側バッファ２３ｂ
は、プリント基板１の電源が入っていないときプリント
基板１側はハイインピーダンス状態となり、プリント基
板１に電源が入っているときには、アドレスバス、デー
タバス、制御信号が図８に示すような向きになる。

【００３７】以上の構成における書き換え動作も上記実
施形態とほぼ同様であり、同様の作用効果が得られる。
さらに、プリント基板１とＲＯＭライタ３がそれぞれの
側のバッファ２３ａ，２３ｂには電源供給可能であれ
ば、別電源として上記実施形態のような外部電源３１を
必要としなくなる。

【００３８】なお、この場合、プリント基板１とＲＯＭ
ライタ３の両方の電源が投入されるまでは、いずれかの
バッファ２３ａ又は２３ｂがハイインピーダンスとなっ
て両バッファ２３ａ，２３ｂ間が電気的に切り離された
状態になるので、いずれから先に電源投入されても、Ｒ
ＯＭライタ３やプリント基板１の内部回路が破壊される
恐れもなく、また、各バッファ２３ａ，２３ｂに用いら
れるバッファＩＣ２３１，２３２が破壊される恐れもな
い。

【００３９】さらに、ここまでは、図２に示したような
電源生成部１４を持ったプリント基板１で説明してきた
が、図９に示すように、電源生成部を持たないプリント
基板１に他の電源生成部４１を接続した構成であっても
よい。この場合、システム構成は、図１０に示すよう
に、単品のプリント基板１だけでなく、接続されてしま
っている複数のプリント基板１であっても良いし、さら
には装置全体であっても構わない。

【００４０】このようにすれば、電源生成部を有するよ
うに接続された複数のプリント基板１に実装されたフラ
ッシュＲＯＭ１２への書き換えや、装置に実装されたフ
ラッシュＲＯＭ１２への書き換えが可能である。

【００４１】ところで、上記各実施形態においては、本
願の各発明を、一括消去型の電気的書き換え可能なＲＯ
ＭであるフラッシュＲＯＭに適用した場合について説明
したが、電気的に書き換え可能なＲＯＭであれば、一括
消去型に限らず、通常のＥＥＰＲＯＭにも適用可能であ
る。

【００４２】また、本願の各発明は、プリント基板とし
てファクシリコントロールボードに限らず、バスマスタ
となり得るデバイスを搭載した各種コントロールボード
に適用可能である。なお、バスマスタとなり得るデバイ
スとしては、ＣＰＵの他にＤＭＡコントローラなどがあ
る。

【００４３】

【発明の効果】以上のように、本願発明によれば、電気
的に書き換え可能なＲＯＭを電源生成部を有するプリン
ト基板に実装（半田付け）した場合や、さらにこのプリ
ント基板を装置に組み込んだ後でも、さらにはまた、前
記電源生成部に電源が投入されている状態であっても、
ＲＯＭライタを用いてＲＯＭライタ内部の回路自体に損
傷を及ぼす心配が全く無く、しかも一度に多くのＲＯＭ
にプログラムデータを書き込むことができる。

【図面の簡単な説明】

【図１】本願発明の実施形態におけるシステム構成を示
すブロック図。

【図２】上記図１におけるプリント基板の本願発明に係
る構成を示すブロック図。

【図３】上記図１における接続手段の一実施形態の構成
を示すブロック図。

【図４】上記図３のバッファ部に用いられる汎用バッフ
ァＩＣを示す図。

【図５】ＲＯＭライタにおけるフラッシュＲＯＭの書き
換え処理を示すフローチャート。

【図６】上記バッファ部の他の実施形態を示すブロック
図。

【図７】同じく、上記バッファ部の他の実施形態を示す
ブロック図。

【図８】同じく、上記バッファ部の他の実施形態を示す
ブロック図。

【図９】電源生成部を持たないプリント基板に電源生成
部を接続した構成を示すブロック図。

【図１０】上記図９の場合のシステム構成を示すブロッ
ク図。

【符号の説明】

１ プリント基板 ２ 接続手段 ３ ＲＯＭライタ １１ ＣＰＵ １２ フラッシュＲＯＭ １３，２１ フラッシュＲＯＭコントロールＩ／Ｆ １４，４１ 電源生成部 ２２ ＲＯＭライタＩ／Ｆ ２３ バッファ部 ２３ａ フラッシュＲＯＭコントロールＩ／Ｆ側バッフ
ァ ２３ｂ ＲＯＭライタＩ／Ｆ側バッファ ３１ 外部電源

Claims (5)

【特許請求の範囲】
1. 【請求項１】 プリント基板上に形成された電源ライ
   ン、アドレスバス、データバス、リード／ライト制御信
   号ラインにそれぞれ接続するバスマスタおよび電気的に
   書き換え可能なＲＯＭと、 前記電源ラインに接続されて前記バスマスタ、ＲＯＭに
   電源供給する電源生成部と、 前記バスマスタに接続するスリープ信号ラインと、 前記電源ライン、アドレスバス、データバス、リード／
   ライト制御信号ラインにそれぞれ接続する第２電源ライ
   ン、第２アドレスバス、第２データバス、第２リード／
   ライト制御信号ラインと、ＲＯＭライタに接続する第３
   アドレスバス、第３データバス、第３リード／ライト信
   号ライン、第３電源ラインとが接続されたバッファ部
   と、 前記バッファ部に接続され前記ＲＯＭへのデータの読み
   書きを行うＲＯＭライタとを備え、 前記スリープ信号ラインにスリープ信号を入力すること
   により前記バスマスタをスリープ状態にして前記ＲＯＭ
   から切り離すと共に、前記第２電源ラインに電源が供給
   された状態で前記第３電源ラインに供給される電源を制
   御信号として、ＲＯＭライタが非動作状態のときは、前
   記第２、３のアドレスバス、データバス、リード／ライ
   ト制御信号ラインをハイインピーダンスにする一方、Ｒ
   ＯＭライタが動作状態になったときは、前記第２アドレ
   スバス、第２データバス、第２リード／ライト制御信号
   ラインと、前記第３アドレスバス、第３データバス、第
   ３リード／ライト制御信号ラインとを接続し、前記第３
   リード／ライト制御信号ラインに入力されるリード／ラ
   イト信号に応じて、ＲＯＭへのデータの読み書きを制御
   することを特徴とするＲＯＭ書き換えシステム。
2. 【請求項２】 請求項１記載のＲＯＭ書き換えシステム
   に用いられるＲＯＭ搭載回路装置であって、 前記プリント基板上に形成された電源ライン、アドレス
   バス、データバス、リード／ライト制御信号ラインにそ
   れぞれ接続するバスマスタおよび電気的に書き換え可能
   なＲＯＭと、 前記電源ラインに接続されて前記バスマスタ、ＲＯＭに
   電源供給する電源生成部と、 前記バスマスタに接続するスリープ信号ラインとを備
   え、 前記各バス、各ラインに接続するＲＯＭコントロールイ
   ンタフェース部を設け、当該ＲＯＭコントロールインタ
   フェース部を介して外部から前記スリープ信号ラインに
   スリープ信号を入力し、前記アドレスバス、データバ
   ス、リード／ライト制御信号ラインにそれぞれアドレス
   信号、データ信号、リード／ライト信号を入力すること
   により、前記バスマスタをスリープ状態に設定して前記
   ＲＯＭをＲＯＭライタを用いて外部からリード／ライト
   可能に構成したことを特徴とするＲＯＭ搭載回路装置。
3. 【請求項３】 前記電源生成部の電源が投入された状態
   でも、前記バスマスタをスリープ状態に設定して前記Ｒ
   ＯＭを外部からリード／ライトが可能であることを特徴
   とする請求項２記載のＲＯＭ搭載回路装置。
4. 【請求項４】 前記請求項２に記載のＲＯＭ搭載回路装
   置に接続可能な接続装置であって、 前記第２電源ライン、第２アドレスバス、第２データバ
   ス、第２リード／ライト制御信号ラインを備えると共
   に、前記スリープ信号ラインにスリープ信号を供給する
   第２のＲＯＭコントロールインタフェース部と、 ＲＯＭライタに接続する前記第３アドレスバス、第３デ
   ータバス、第３リード／ライト信号ライン、第３電源ラ
   インを備えたＲＯＭライタインタフェース部と、 前記第２のＲＯＭコントロールインタフェース部の前記
   第２電源ライン、第２アドレスバス、第２データバス、
   第２リード／ライト制御信号ラインと、前記ＲＯＭライ
   タインタフェース部の前記第３アドレスバス、第３デー
   タバス、第３リード／ライト信号ライン、第３電源ライ
   ンとが接続され、前記第２電源ラインに電源が供給され
   た状態で前記第３電源ラインに供給される電源を制御信
   号として、ＲＯＭライタが非動作状態のとき、前記第
   ２、３のアドレスバス、データバス、リード／ライト制
   御信号ラインをハイインピーダンスにする一方、ＲＯＭ
   ライタが動作状態になったときは、前記第２アドレスバ
   ス、第２データバス、第２リード／ライト制御信号ライ
   ンと、前記第３アドレスバス、第３データバス、第３リ
   ード／ライト制御信号ラインとを接続し、前記第３リー
   ド／ライト制御信号ラインに入力されるリード／ライト
   信号に応じて、ＲＯＭへのデータの読み書きを制御する
   バッファ部とを備えたことを特徴とする接続装置。
5. 【請求項５】 前記請求項２に記載のＲＯＭ搭載回路装
   置と、当該ＲＯＭ搭載回路装置に接続可能な前記請求項
   ４に記載の接続装置と、当該接続装置にＲＯＭソケット
   を介して接続されるＲＯＭライタとを備え、 前記ＲＯＭ搭載回路装置に前記接続装置を接続すること
   により、前記バスマスタをスリープ状態にして前記ＲＯ
   Ｍから切り離すと共に、前記電源生成部から前記バッフ
   ァ部に電源を投入する一方、 前記接続装置に前記ＲＯＭライタを接続することによ
   り、前記ＲＯＭライタ側電源を制御信号として前記バッ
   ファ部に印加して、ＲＯＭライタが非動作状態のとき、
   前記第２、３のアドレスバス、データバス、リード／ラ
   イト制御信号ラインをハイインピーダンスにする一方、
   ＲＯＭライタが動作状態になったときは、前記第２アド
   レスバス、第２データバス、第２リード／ライト制御信
   号ラインと、前記第３アドレスバス、第３データバス、
   第３リード／ライト制御信号ラインとを接続し、前記Ｒ
   ＯＭライタからのリード／ライト信号に応じて、前記Ｒ
   ＯＭへのデータの読み書き状態を制御することを特徴と
   するＲＯＭ書き換えシステム。