JPH1011278A

JPH1011278A - 書換え可能な不揮発性メモリを備えるマイクロコンピュータ装置

Info

Publication number: JPH1011278A
Application number: JP8160011A
Authority: JP
Inventors: Kinya Morinouchi; 欽也森ノ内
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-06-20
Filing date: 1996-06-20
Publication date: 1998-01-16

Abstract

(57)【要約】【課題】簡易な構成で効率的に書換え可能な不揮発性
メモリの異常部分を修復すること。【解決手段】フラッシュＲＯＭ３に記憶されているマ
イクロコンピュータ装置１のＩＰＬプログラムｐ１など
に、静電気などの影響でバグが発生した場合に、ＥＰＲ
ＯＭ１５は設置部６に設置される。切換回路５の出力に
基づいて、ＣＰＵ２は、ＥＰＲＯＭ１５に格納されてい
るＥＰＲＯＭ１５のＩＰＬのプログラムを実行し、フラ
ッシュＲＯＭ３の記憶内容を消去し、ＥＰＲＯＭ１５に
格納されている装置１のＩＰＬプログラムｐ１などを、
ＲＡＭ４を用いることなく直接的にフラッシュＲＯＭ３
に転送する。これによって、簡易な構成で効率的にフラ
ッシュＲＯＭ３に記憶されている装置１のＩＰＬプログ
ラムなどのバグを回復することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリンタ装置など
に好適に用いられ、書換え可能な不揮発性メモリの故障
を修復する書換え可能な不揮発性メモリを備えるマイク
ロコンピュータ装置に関する。

【０００２】

【従来の技術】従来、電気的に書換え可能な不揮発性メ
モリであるフラッシュメモリなどを、一般的なリードオ
ンリメモリ（以下、ＲＯＭと称する）の代わりに備える
マイクロコンピュータ装置では、フラッシュメモリに記
憶されるプログラムが、中央処理装置（以下、ＣＰＵと
称する）によって実行されることで、装置全体の処理が
行われる。このフラッシュメモリを一般的なＲＯＭの代
わりに用いると、記憶されているプログラムのバグ等の
修復について、ハードウェア的にＲＯＭのチップを取換
える必要がなく、ソフトウェア的に容易に修復すること
ができる。

【０００３】このフラッシュメモリには、書換えを可能
にするプログラムが装置の初期プログラムローダ（以
下、ＩＰＬと称する）として格納されている。この装置
のＩＰＬなど、静電気等による外的要因で消去された場
合には、装置外部にＩＰＬを記憶したＩＣカードまたは
メモリボードなどを接続し、装置内のランダムアクセス
メモリ（以下、ＲＡＭと称する）などのメモリに、ＩＰ
Ｌを格納して、装置のＩＰＬの修復および故障の確認等
が行われている。

【０００４】また上述の従来技術として、スタティック
ＲＡＭカードを装置外部から接続し、そのスタティック
ＲＡＭカードに記憶されるフラッシュメモリの書換え用
データを装置内のＲＡＭに一度転送を行ってから、フラ
ッシュメモリの消去、データの書込み、照合を行う技術
が、特開平６−１３９０６４に開示されている。

【０００５】

【発明が解決しようとする課題】上述の従来技術におい
て、スタティックＲＡＭカードなどのＩＣカードを用い
る場合では、装置内部にＩＣカード専用のインタフェイ
ス部およびＩＣカードを接続するコネクタ等が必要であ
る。またメモリボードを用いる場合では、メモリボード
装着のためにスペースが必要であり、かつメモリボード
を接続するコネクタも必要である。これによって、装置
が増大し、かつコストが増大している。また、一度ＲＡ
Ｍに転送を行ってから、フラッシュメモリの消去、デー
タの書込み、照合を行っているので、長い時間が必要で
ある。

【０００６】また上述の従来技術では、装置のデータバ
ス幅と同一のデータバス幅を有するＩＣカードまたはメ
モリボードが必要である。すなわち、装置のデータバス
幅が１６ビットである場合は、１６ビットのＩＣカード
またはメモリボード、または８ビットのＩＣカードまた
はメモリボードが２つ必要である。これによって、装置
のコストが増大している。

【０００７】本発明の目的は、簡易な構成で効率的に書
換え可能な不揮発性メモリの故障を修復する書換え可能
な不揮発性メモリを備えるマイクロコンピュータ装置を
提供することである。

【０００８】

【課題を解決するための手段】本発明は、中央処理装置
と、前記中央処理装置の実行プログラムが予め書込まれ
る書換え可能な不揮発性メモリとを備えるマイクロコン
ピュータ装置において、書換え可能な不揮発性メモリの
書換え動作用プログラムと、書換えるべき実行プログラ
ムとが予め格納される不揮発性メモリ素子と、前記不揮
発性メモリ素子を着脱可能な接続部材と、前記接続部材
に前記不揮発性メモリ素子を挿入することによって、不
揮発性メモリ素子に格納されている書換え動作用プログ
ラムに従って、書換え可能な不揮発性メモリの記憶内容
の消去と、不揮発性メモリ素子に格納されている書換え
るべき実行プログラムの書換え可能な不揮発性メモリへ
の転送による書込み動作とを行うように制御する制御手
段とを含むことを特徴とする書換え可能な不揮発性メモ
リを備えるマイクロコンピュータ装置である。本発明に
従えば、書換え可能な不揮発性メモリに書込まれる実行
プログラムに不具合が発生した場合に、不揮発性メモリ
に書込まれている実行プログラムを格納する不揮発性メ
モリ素子が接続部材、たとえばＲＯＭソケットに挿入さ
れてマイクロコンピュータ装置のデータバスなどに接続
することが可能である。不揮発性メモリ素子が接続され
ると、制御手段は、不揮発性メモリ素子に格納されてい
る書換え動作用プログラムに従って、書換え可能な不揮
発性メモリの書込まれている内容を消去し、不揮発性メ
モリ素子に格納されている実行プログラムを、書換え可
能な不揮発性メモリに直接的に転送する。したがって、
不揮発性メモリ素子を接続する接続部材は、従来技術に
必要であるインタフェイスおよびコネクタ等の代わり
に、ＲＯＭソケットなどの簡易な構成で実現されるの
で、回路規模の小さい簡易な構成で、不揮発性メモリの
書換えを行うことができる。また不揮発性メモリ素子に
書込まれているプログラムを、ＲＡＭなどのメモリに一
旦記憶する必要がないので、効率的に不揮発性メモリの
書換えを行うことができる。

【０００９】また本発明は、通常動作時に、前記書換え
可能な不揮発性メモリを、前記中央処理装置のアクセス
するメモリ空間のうちでリセット状態からの起動時にア
クセスする初期動作用メモリ領域に配置し、書換え動作
時に書換え可能な不揮発性メモリを初期動作用メモリ領
域とは異なるメモリ領域に配置し、前記不揮発性メモリ
素子を初期動作用メモリ領域に配置するように切換える
切換手段を有することを特徴とする。本発明に従えば、
通常動作時に、書換え可能な不揮発性メモリは、中央処
理装置のメモリ空間の初期動作用メモリ領域に配置され
る。リセット状態からマイクロコンピュータ装置が起動
されると、書換え可能な不揮発性メモリの実行プログラ
ムが実行される。これに対して、書換え可能な不揮発性
メモリに書込まれている実行プログラムに異常が発生す
ると、不揮発性メモリ素子が接続部材に挿入される。こ
のときに、リセット状態からマイクロコンピュータ装置
が起動されると、切換回路は、不揮発性メモリ素子を中
央処理装置のメモリ空間の初期動作用メモリ領域に配置
する。これによって、不揮発性メモリ素子に格納されて
いる実行プログラムが書換え可能な不揮発性メモリに転
送されて、書換え動作が行われる。したがって、従来技
術に必要であるインタフェイスおよびコネクタ等に比べ
て簡易な構成の切換回路と接続部材とで不揮発性メモリ
の書換えを行うことができるので、回路規模を縮小する
ことができる。

【００１０】また本発明は、不揮発性メモリ素子のデー
タバス幅は、前記中央処理装置のデータバス幅よりも小
さく、書換え動作時に、中央処理装置は不揮発性メモリ
素子から格納されているデータを読出すときに、データ
バス幅を小さく切換えることを特徴とする。本発明に従
えば、たとえば１６ビットのデータバス幅の下位ビッ
ト、たとえば８ビットのデータバスに不揮発性メモリ素
子が、接続部材によって接続される。書換え動作時に、
たとえば１６ビットの中央処理装置のデータバス幅が、
たとえば８ビットの不揮発性メモリ素子のデータバス幅
となるように、切換えられて、中央処理装置の下位ビッ
トのデータバスによって、不揮発性メモリ素子のデータ
が読出される。したがって、中央処理装置のデータバス
幅よりも小さいデータバス幅の不揮発性メモリ素子を用
いて、不揮発性メモリの書換えを行うことができるの
で、中央処理装置のデータバス幅と同一のデータバス幅
のメモリの用いている従来技術と比較して回路規模を縮
小することができる。

【００１１】また本発明の書換え可能な不揮発性メモリ
に格納されている実行プログラムについて、予め定める
大きさのブロック単位で前記実行プログラムの異常を検
出する異常検出手段を備え、前記制御手段は、前記異常
検出手段によって、実行プログラムの異常が検出された
ブロックに対してだけ、実行プログラムの書換えを行う
ように制御することを特徴とする。本発明に従えば、異
常検出手段は、不揮発性メモリに記憶される実行プログ
ラムと、接続部材に挿入された不揮発性メモリ素子に記
憶される実行プログラムとを、予め定めるブロック単位
で照合して、不揮発性メモリに記憶される実行プログラ
ムの異常を検出する。制御手段は、異常検出手段によっ
て検出された異常のある実行プログラムが記憶されてい
るブロックに対する不揮発性メモリ素子の実行プログラ
ムを読出して、その不揮発性メモリのブロックだけを書
換える。したがって、書換え制限のある不揮発性メモリ
に対して異常検出がされるブロックだけを書換えるの
で、装置全体の耐久時間が向上し、信頼性を向上するこ
とができる。

【００１２】また本発明の異常検出手段は、前記書換え
可能な不揮発性メモリの記憶内容と前記不揮発性メモリ
素子の記憶内容とのデータ照合を行うデータ照合手段
と、前記データ照合手段の出力に応答して、照合結果を
記憶する照合結果記憶手段と、前記照合結果記憶手段に
記憶された照合結果を出力する照合結果出力手段とを備
えることを特徴とする。本発明に従えば、データ照合手段は、不揮発性メモリの
記憶内容と、不揮発性メモリ素子の記憶内容とのデータ
照合を行い、不揮発性メモリに記憶される実行プログラ
ムの異常を検出する。照合結果記憶手段は、不揮発性メ
モリに記憶されるデータの異常箇所などのデータ照合手
段の照合結果を記憶する。照合結果出力手段は、照合結
果記憶手段に記憶される照合結果を、たとえばプリンタ
装置に印字して、出力する。したがって、データの異常
箇所などの照合結果が操作者に報知されるので、操作者
は不揮発性メモリの実行プログラムの異常に対して迅速
かつ正確に対処することができ、実行プログラムの異常
部分を迅速かつ正確に修復することができる。

【００１３】また本発明の異常検出手段は、実行プログ
ラムの異常が検出されたブロックについての情報を出力
するブロック情報出力手段を備えることを特徴とする。本発明に従えば、ブロック情報出力手段は、異常検出手
段によって検出された不揮発性メモリに記憶されるデー
タの異常が検出されたブロックに関する情報、たとえば
そのブロックの全データなどを、出力する。したがっ
て、ブロックにおけるデータの異常箇所などが操作者に
報知されるので、操作者は、不揮発性メモリの実行プロ
グラムの異常をブロック単位で確認することができ、迅
速かつ正確に、実行プログラムの異常部分を修復するこ
とができる。

【００１４】また本発明の異常検出手段は、前記書換え
可能な不揮発性メモリの異常が検出されたブロックにつ
いて、制御手段による書換えの終了後、異常から回復し
たか否かを検出し、検出結果を報知する回復報知手段を
備えることを特徴とする。本発明に従えば、回復報知手段は、不揮発性メモリの書
換え終了後に、不揮発性メモリの異常が回復されたか否
かを検出し、検出結果を報知する。したがって、不揮発
性メモリの異常に対する回復の有無などが報知されるの
で、操作者は、その回復結果に応じて迅速かつ適切に、
実行プログラムの異常部分の修復の対処をすることがで
きる。

【００１５】

【発明の実施の形態】図１は、本発明の実施の一形態で
あるマイクロコンピュータ装置１の電気的構成を示すブ
ロック図である。マイクロコンピュータ装置１は、いわ
ゆるプリンタ装置に設けられる。このプリンタ装置は、
一般にパーソナルコンピュータなどの情報処理装置の外
設プリンタとして使用され、外部インタフェイスを通じ
て前記情報処理装置から送信されるコマンドおよびデー
タなどの処理、印字を行う。本実施の形態であるマイク
ロコンピュータ装置１が設けられるプリンタ装置では、
接続される情報処理装置に合わせた通信速度、通信デー
タの様式の設定が可能であり、処理プログラムの書換え
および変更が可能である。

【００１６】マイクロコンピュータ装置１は、ＣＰＵ
２、フラッシュＲＯＭ３、ＲＡＭ４、切換回路５、設置
部６、設定スイッチ７、キー装置８、発光ダイオード
（以下、ＬＥＤと称する）部９、ブザー１０、プリンタ
部１１、インタフェイス部１２、切換スイッチ１７を含
んで構成される。

【００１７】フラッシュＲＯＭ３は、マイクロコンピュ
ータ装置１のＣＰＵ２によって制御される読出し／書換
え可能な不揮発性メモリであり、マイクロコンピュータ
装置１の電源ＯＦＦときには電力を供給する必要がな
い。このフラッシュＲＯＭ３は、６４ｋバイトのブロッ
ク単位で電気的に書換えが可能であり、１６ビットのデ
ータバス幅を有する。

【００１８】ＲＡＭ４は、ＣＰＵ２によって制御される
読出し／書換え可能な揮発性メモリであり、マイクロコ
ンピュータ装置１の電源ＯＦＦときには図示しないバッ
テリなどから電力が供給される。このＲＡＭ４は、１６
ビットのデータバス幅を有する。

【００１９】切換回路５は、切換スイッチ１７が接続さ
れ、この切換スイッチ１７と、ＣＰＵ２に制御されて、
フラッシュＲＯＭ３および設置部６に設置される後述す
る書換え可能な不揮発性メモリ（以下、ＥＰＲＯＭと称
する）１５に信号を与える。切換スイッチ１７は、デー
タバス幅を選択することができるスイッチである。また
切換回路５は、この切換スイッチ１７の操作に応答し
て、ＣＰＵ２に信号を出力する。

【００２０】設置部６はＥＰＲＯＭ３が挿入可能なソケ
ット等で構成され、後述するフラッシュＲＯＭ３が書換
え動作が行われる第２モードおよび第３モードの場合
に、ＥＰＲＯＭ１５が設置される。後述する通常動作が
行われる第１モードの場合には、ＥＰＲＯＭ１５は設置
されない。

【００２１】ＥＰＲＯＭ１５は、マイクロコンピュータ
装置１において読出し専用の揮発性メモリであり、８ビ
ットのデータバス幅を備える。このＥＰＲＯＭ１５は、
第２モードおよび第３モードの場合に、設置部６に設置
される。マイクロコンピュータ装置１のデータバス１６
のデータバス幅は１６ビットであり、８ビットのデータ
バス幅を有するＥＰＲＯＭ１５が設置部６に設置される
と、データバス１６の下位８ビットだけが、ＥＰＲＯＭ
１５の端子に接続され、残余の上位ビットは接続されな
い。

【００２２】設定スイッチ７は、インタフェイス部１２
によって、図示しない情報処理装置と通信するときの通
信速度および通信データの様式などの初期設定と、後述
する第２モードおよび第３モードにおけるエラー印字モ
ードの設定とを行うスイッチである。

【００２３】キー装置８は、３つのプッシュスイッチで
構成される。Ｊキーは、押下することによって、プリン
タ部１１に設けられる図示しないジャーナル用の用紙を
送るキーである。Ｒキーは、押下することによって、プ
リンタ部１１に設けられる図示しないレシート用の用紙
を送るキーである。ＯＮキーは、押下されてＯＮ状態に
されるときに情報処理装置と通信が行われ、押下されな
いＯＦＦ状態のときには情報処理装置と通信が行われな
い。また後述のフラッシュＲＯＭ３の書換え動作が終了
した後にマイクロコンピュータ装置１の初期設定などが
行われる場合に、ＪキーとＲキーとが同時に押下され
る。

【００２４】ＬＥＤ部９は、３つのＬＥＤで構成され
る。Ｐ−ＬＥＤは、図示しない電源スイッチによって電
源から電力が供給されているときに点灯し、電力が供給
されていないときに消灯する。ＯＮ−ＬＥＤは、インタ
フェイス部１２によって、情報処理装置との通信回線に
接続されているときに点灯し、接続されていないときに
消灯する。またＯＮ−ＬＥＤは、フラッシュＲＯＭ３の
記憶内容の消去、書込み、照合のときに点滅する。Ｅ−
ＬＥＤは、フラッシュＲＯＭ３に記憶されるプログラム
の書換えのときに、書換えのエラーが発生したときに点
灯する。

【００２５】ブザー１０は、フラッシュＲＯＭ３の書換
えが正常に終了した場合と、書換えに異常が発生した場
合とに、それぞれ異なるブザー音を発生する。プリンタ
部１１は、マイクロコンピュータ装置１のテスト時、初
期設定時および情報処理装置との通信後のデータ受信時
に、印字を行う装置である。インタフェイス部１２は、
たとえばＲＳ２３２のインタフェイス方式で実現され、
情報処理装置とのデータの送受信を行う。

【００２６】図２は、ＣＰＵ２のメモリ空間の構成を示
す図である。ＣＰＵ２は、フラッシュＲＯＭ３、ＲＡＭ
４、ＥＰＲＯＭ１５などのメモリに記憶されるプログラ
ムまたはデータに基づいて、マイクロコンピュータ装置
１の全体を制御する。

【００２７】このＣＰＵ２のメモリ空間は、マイクロコ
ンピュータ装置１において、通常動作が行われる第１モ
ードの場合であると、フラッシュＲＯＭ３の書換え動作
が行われる第２モードおよび第３モードの場合とで、相
違した構成である。

【００２８】第１モードは、通常時、すなわちフラッシ
ュＲＯＭ３に記憶されているプログラムおよびデータが
異常のない状態で記憶されているときに行われる。この
第１モードでは、ＣＰＵ２によって、フラッシュＲＯＭ
３に記憶されているプログラムが読出され、実行され
る。これによって、たとえばインタフェイス部１２によ
って受信された情報処理装置からのデータが、プリンタ
部１１で印字される。第２モードは、フラッシュＲＯＭ
３が初期化されて、全ての記憶領域において書換える。
第３モードは、フラッシュＲＯＭ３に記憶内容と、ＥＰ
ＲＯＭ１５の記憶内容とを照合し、フラッシュＲＯＭ３
の異常のあるブロックだけを書換える。

【００２９】またＣＰＵ２のメモリ空間は、図２に示さ
れるように、ＣＰＵ２のアクセス可能なアドレスが２Ｍ
バイト単位に分割された８つのエリア０〜エリア７で、
構成される。このＣＰＵ２のメモリ空間について、第１
モードでは、エリア０はフラッシュＲＯＭ３用に使用さ
れ、エリア２は、設定スイッチ７および他のＩ／Ｏ（イ
ンプット／アウトプット）用に使用される。エリア１お
よびエリア４は、ＣＧ−ＲＯＭ（キャラクタジェネレー
タリードオンリメモリ）などの拡張用として使用され
る。またエリア５、エリア６およびエリア７は未使用で
ある。これに対して、第２モードおよび第３モードで
は、エリア０はＥＰＲＯＭ１５用に使用され、エリア５
はフラッシュＲＯＭ３用に使用される。他のエリアは、
第１モードを同一の構成であるので説明を省略する。

【００３０】ＣＰＵ２は、このメモリ空間の指定された
エリアに基づいて、プログラムなどを読出して制御を行
う。メモリ空間のエリアの指定は、ＣＰＵ２から出力さ
れるアドレスの上位ビットがデコードされたセレクト信
号によって行われる。たとえば第１モードにおいて、メ
モリ空間のエリアの指定がエリア２である場合を想定す
る。この場合、ＣＰＵ２から出力されるアドレスの上位
ビットに基づいて作成されたセレクト信号は、エリア２
のＲＡＭ４に与えられる。さらにＲＡＭ４には残余の下
位ビットのアドレスが与えられ、ＲＡＭ４に記憶される
データがデータバス１６を介して出力される。なお、マ
イクロコンピュータ装置１の電源ＯＮ直後、すなわちマ
イクロコンピュータ装置１の電力供給開始時には、メモ
リ空間のエリア０が必ず指定される。

【００３１】図３は、ＥＰＲＯＭ１５およびフラッシュ
ＲＯＭ３の記憶状態の構成を示す図である。ＥＰＲＯＭ
１５では、ＥＰＲＯＭ１５の初期プログラムローダ（以
下、ＩＰＬと称する）が記憶領域Ａに記憶され、マイク
ロコンピュータ装置１のＩＰＬプログラムｐ１が記憶領
域Ｂに記憶され、マイクロコンピュータ装置１の動作プ
ログラムｐ２が記憶領域Ｃに記憶される。また装置１の
動作プログラムｐ３〜ｐ７も、マイクロコンピュータ装
置１の動作プログラムｐ２が記憶される記憶領域Ｃに後
続して記憶される。ＥＰＲＯＭ１５のＩＰＬは、第２モ
ードおよび第３モードときにＣＰＵ２に読込まれ、実行
される。このＩＰＬがＣＰＵ２に実行されることによっ
て、フラッシュＲＯＭ３の記憶内容が書換えられる。マ
イクロコンピュータ装置１のＩＰＬプログラムｐ１は、
マイクロコンピュータ装置１の初期設定等を行うための
プログラムである。マイクロコンピュータ装置１の動作
プログラムｐ２〜ｐ７は、マイクロコンピュータ装置１
を制御するためのプログラムである。

【００３２】フラッシュＲＯＭ３に関しては、マイクロ
コンピュータ装置１のＩＰＬｐ１が記憶領域Ｄに記憶さ
れ、マイクロコンピュータ装置１の動作プログラムｐ２
が記憶領域Ｅに記憶される。またマイクロコンピュータ
装置１の動作プログラムｐ３〜ｐ７も、マイクロコンピ
ュータ装置１の動作プログラムｐ２が記憶される記憶領
域Ｅに後続して記憶される。

【００３３】図４は、マイクロコンピュータ装置１の動
作を示すフローチャートである。

【００３４】このフローチャートを用いて、第２モード
に関して以下に説明する。ステップｓ１では、切換回路
５に設けられる切換スイッチ１７が導通されたかが判断
される。切換スイッチ１７が導通された場合はステップ
ｓ２３に進み、切換スイッチ１７が開放された場合はス
テップｓ２に進む。

【００３５】ステップｓ２では、ＥＰＲＯＭ１５が設置
部６に設置される。ステップｓ３では、マイクロコンピ
ュータ装置１に設けられる図示しない電源スイッチによ
って、電力が装置全体に与えられる。ステップｓ４で
は、電力が与えられることによって、ＬＥＤ部９のＰ−
ＬＥＤが点灯し、後述する図５に示す切換回路５が動作
する。

【００３６】ステップｓ５では、切換回路５からＣＰＵ
２に与えられる信号に基づいて、ＣＰＵ２のメモリ空間
の全エリアのデータバス幅が、ハードウェア的に８ビッ
トに設定される。ステップｓ６では、切換回路５によっ
て、図２に示されるようにＣＰＵ２のメモリ空間のエリ
ア０がＥＰＲＯＭ１５用に設定され、エリア５がフラッ
シュＲＯＭ３用に設定される。

【００３７】ステップｓ７では、ＥＰＲＯＭ１５のＩＰ
ＬがＣＰＵ２で実行されて、ＣＰＵ２のメモリ空間のエ
リア２およびエリア５に対するデータバス幅の再設定が
行われる。ＣＰＵ２のメモリ空間のエリア２のＲＡＭ４
と、エリア５のフラッシュＲＯＭ３とについて、ＥＰＲ
ＯＭ１５のＩＰＬのプログラムを実行することでデータ
バス幅が、８ビットから１６ビットにソフトウェア的に
設定変更される。したがって、ＣＰＵ２のメモリ空間の
エリア０に対するデータバス幅は８ビットであり、エリ
ア２およびエリア５に対するデータバス幅は１６ビット
に設定される。

【００３８】ステップｓ８では、ＥＰＲＯＭ５のＩＰＬ
のプログラムが、ＣＰＵ２でさらに実行される。ステッ
プｓ９では、ＬＥＤ部９のＯ−ＬＥＤが点滅する。これ
によって、フラッシュＲＯＭの消去、書込み、照合の開
始が報知される。

【００３９】ステップｓ１０では、ＥＰＲＯＭ１５のＩ
ＰＬがＣＰＵ２に実行されることによって、フラッシュ
ＲＯＭ３の記憶領域に記憶されているデータが全て消去
される。ステップｓ１１では、フラッシュＲＯＭ３の消
去が正確に行われたかが確認される。消去が正確に行わ
れている場合はステップｓ１２に進み、消去が正確に行
われていない場合はステップｓ１７に進む。

【００４０】ステップｓ１２では、ＥＰＲＯＭ１５に記
憶されているマイクロコンピュータ装置１のＩＰＬプロ
グラムｐ１と、マイクロコンピュータ装置１の各動作プ
ログラムｐ２〜ｐ７とが、フラッシュＲＯＭ３に順番に
書込まれる。このフラッシュＲＯＭ３への書込み動作お
よび後述する照合は、ＥＰＲＯＭ１５から８ビットのデ
ータが、ＣＰＵ２によって２回連続で読出され、下位８
ビットのデータバス１６を介して、ＣＰＵ２の内部レジ
スタに格納される。格納された合計１６ビットのデータ
は、データバス１６を介して、フラッシュＲＯＭ３に記
憶される。これによって、図３に示されるように、ＥＰ
ＲＯＭ１５の記憶領域Ｂに記憶されるマイクロコンピュ
ータ装置１のＩＰＬプログラムｐ１は、フラッシュＲＯ
Ｍ３の記憶領域Ｄに記憶される。ＥＰＲＯＭ１５の記憶
領域Ｃに記憶されるマイクロコンピュータ装置１の動作
プログラムｐ２は、フラッシュＲＯＭ３の記憶領域Ｅに
記憶され、他の動作プログラムｐ３〜ｐ７も同様に記憶
される。

【００４１】ステップｓ１３では、フラッシュＲＯＭ３
に対するデータの書込みが完了したかが判断される。完
了している場合はステップｓ１４に進み、完了していな
い場合はステップｓ１２に戻る。

【００４２】ステップｓ１４では、ＥＰＲＯＭ１５の記
憶内容と書込みされたフラッシュＲＯＭ３の記憶内容と
が、それぞれデータ照合される。このデータ照合でも上
述のフラッシュＲＯＭ３にデータを書込むときと同様の
処理が行われる。すなわちこの処理は、ＥＰＲＯＭ１５
から２回連続で読出された８ビットの２つのデータを、
ＣＰＵ２の内部レジスタに格納し、フラッシュＲＯＭ２
から読出される１６ビットのデータと比較する。フラッ
シュＲＯＭ２のデータとＥＰＲＯＭ１５のデータとが、
１６ビット単位で順次比較されることによって、フラッ
シュＲＯＭ２とＥＰＲＯＭ１５との照合が行われる。

【００４３】ステップｓ１５では、照合結果によって、
フラッシュＲＯＭ３に各プログラムの書込みが正確に行
われたかが確認される。異常なく正確に書込みが行われ
ている場合はステップｓ１６に進み、正確に書込みが行
われていない場合はステップｓ１７に進む。

【００４４】ステップｓ１６では、ブザー１０からブザ
ー音が１回だけ鳴らされて、ＬＥＤ部９のＯ−ＬＥＤが
消灯される。これによって、ＥＰＲＯＭ１５からフラッ
シュＲＯＭ３に各プログラムが正常に書込まれたことが
報知される。

【００４５】ステップｓ１７では、ブザー１０からブザ
ー音が一定間隔で鳴らされてＬＥＤ部９のＥ−ＬＥＤが
点灯される。ステップｓ１８では、設定スイッチ７の設
定に基づいて、エラー印字を行うかが判断される。設定
スイッチ７によってエラー印字を行うことが設定されて
いる場合は、ステップｓ１９に進む。エラー印字を行う
ことが設定されていない場合は、ステップｓ２２に進
み、エラー印字が行われずに、Ｅ−ＬＥＤの点灯だけ
で、フラッシュＲＯＭ３への書込みに異常があったこと
が報知される。

【００４６】ステップｓ１９では、エラー印字モード
が、エラー印字Ｅ１に設定されているかが判断される。
エラー印字Ｅ１である場合はステップｓ２０に進み、エ
ラー印字Ｅ１でない場合、すなわちエラー印字Ｅ２であ
る場合はステップｓ２１に進む。

【００４７】図５は、エラー印字Ｅ１によって印字され
たエラーデータの印字例を示す図である。ステップｓ２
０では、エラー印字Ｅ１に基づいて、プリンタ部１１で
印字が行われる。エラー印字Ｅ１では、上述のステップ
ｓ１４で行われたＥＰＲＯＭ１５とフラッシュＲＯＭ３
との照合結果に基づいて、エラーとなったデータだけ
が、プリンタ部１１において印字される。図５に示され
るように、印字されるデータは、ブロック番号２１、ア
ドレス２２、ＥＰＲＯＭ１５のデータである正規データ
２３およびエラーデータ２４である。したがって、フラ
ッシュＲＯＭ３への書込みが正常に行われない異常終了
である場合には、Ｅ−ＬＥＤの点灯だけでなくエラーと
なったデータが印字されるので、操作者は異常箇所が確
認でき、適切な対処を行うことができる。

【００４８】図６は、エラー印字Ｅ２によって印字され
たエラーデータの印字例を示す図である。ステップＳ２
１では、エラー印字モードＥ２に基づいて、プリンタ部
１１で印字が行われる。エラー印字Ｅ２では、上述のス
テップｓ１４で行われたＥＰＲＯＭ１５とフラッシュＲ
ＯＭ３との照合結果に基づいて、エラーとなったブロッ
クのデータが、プリンタ部１１において印字される。し
たがって、実質はエラーではないデータも印字される。
図６に示されるように、印字されるデータは、ブロック
番号２１、アドレス２２、ＥＰＲＯＭ１５のデータであ
る正規データ２３およびエラーデータ２４である。

【００４９】したがって、フラッシュＲＯＭ３への書込
みが正常に行われない異常終了である場合には、Ｅ−Ｌ
ＥＤの点灯だけでなくエラーとなったブロックのデータ
が印字されるので、操作者は異常箇所が確認でき、適切
な対処を行うことができる。さらに、エラーとなったデ
ータだけでなくブロック単位で確認することができるの
で、エラーとなったデータ箇所を特定することができ
る。

【００５０】ステップｓ２２では、電源からマイクロコ
ンピュータ装置１への電力供給が停止される。上述のス
テップｓ１６において、フラッシュＲＯＭ３への書込み
が正常に行われた後では、後述するように電力供給が停
止された後、切換スイッチ１７が導通されて、ＥＰＲＯ
Ｍ１５が、設定部１６から取外される。フラッシュＲＯ
Ｍ３への書込みが異常終了であった場合は、電力供給が
停止される前に異常終了の対処が行われるか、または電
力供給停止後に対処が行われる。

【００５１】以下に、フラッシュＲＯＭ３への書込みが
正常に行われた後の処理について説明する。切換スイッ
チ１７が操作されて導通すると、ステップｓ１からステ
ップｓ２３に進む。ステップｓ２３では、設置部６に設
置されているＥＰＲＯＭ１５が取り外される。

【００５２】ステップｓ２４では、ＪキーおよびＲキー
が同時に押下された状態で、マイクロコンピュータ装置
１の電源スイッチが操作され、マイクロコンピュータ装
置１に電力が供給される。ステップｓ２５では、ＬＥＤ
部９のＰ−ＬＥＤが点灯され、切換回路５が動作され
る。ステップｓ２６では、切換え回路５から与えられる
ＣＰＵ２のモード端子に与えられる信号に基づいて、Ｃ
ＰＵ２のメモリ空間の全エリアのデータバス幅が１６ビ
ットに設定される。

【００５３】ステップｓ２７では、図２に示されるよう
に、ＣＰＵ２のメモリ空間のエリア０がフラッシュＲＯ
Ｍ３用に設定され、エリア５が未使用となる。ステップ
ｓ２８では、フラッシュＲＯＭ３に記憶されている装置
のＩＰＬプログラムｐ１が、ＣＰＵ２に読出されて、実
行される。さらに続いてマイクロコンピュータ装置１の
動作プログラムｐ２〜ｐ７がＣＰＵ２に読出されて実行
され、マイクロコンピュータ装置１の各種初期設定が行
われる。このマイクロコンピュータ装置１の各種初期設
定が行われた後、プリンタ部１１で「ＭＡＳＴＥＲＲ
ＥＳＥＴ」が印字される。これによって、マイクロコン
ピュータ装置１の各種初期設定の終了が報知される。

【００５４】図７は切換回路５の電気的内部構成を示す
ブロック図である。切換回路５は、抵抗Ｒと、インバー
タ回路３１と、ＡＮＤ（論理積）回路３２，３３と、Ｎ
ＡＮＤ（否定論理積）回路３４と、ＮＯＲ（否定論理
和）回路３５とで構成される。切換回路５には、上述し
たように、切換スイッチ１７が接続される。この切換ス
イッチ１７の操作によって、第１モードの動作が行われ
るか、第２モードおよび第３モードの動作が行われるか
が決定される。

【００５５】なお表１および２では、各端子および各回
路の参照符号で説明する。切換スイッチについては、ス
イッチング状態を示す。モード端子ＭＤ１およびＭＤ２
については、入力される信号の信号レベルが示される。
なお、表１では、ハイレベルは‘Ｈ’、ローレベルは
‘Ｌ’で示す。また表１の（３１）は、インバータ回路
３１の出力を示す。

【００５６】

【表１】

【００５７】表１の２行目に示されるように、切換スイ
ッチ１７が導通された状態で、マイクロコンピュータ装
置１の図示しない電源スイッチが操作されて、電源から
電力がマイクロコンピュータ装置１に供給される。電力
が供給されると、切換回路５の抵抗Ｒの一端子に５Ｖの
電圧が印加される。抵抗Ｒの他端子に接続される切換ス
イッチ１７は導通されているので、ローレベルの信号
が、ＣＰＵ２に設けられるモード端子ＭＤ１およびイン
バータ回路３１に与えられる。またインバータ回路３１
から出力されるハイレベルの信号が、ＣＰＵ２のモード
端子ＭＤ２に与えられる。これによって、ＣＰＵ２のメ
モリ空間の全エリア０〜７のデータバス幅が、１６ビッ
トに設定され、マイクロコンピュータ装置１において、
第１モードの動作が行われる。

【００５８】また表１の３行目に示されるように、切換
スイッチ１７が開放された状態で、マイクロコンピュー
タ装置１の図示しない電源スイッチが操作されて、電源
から電力がマイクロコンピュータ装置１に供給される。
電力が供給されると、切換回路５の抵抗Ｒの一端子に５
Ｖの電圧が印加される。抵抗Ｒの他端子に接続される切
換スイッチ１７は開放されているので、ハイレベルの信
号がインバータ回路３１に与えられる。またインバータ
回路３１から出力されるローレベルの信号は、ＣＰＵ２
のモード端子ＭＤ２に与えられる。したがって、ＣＰＵ
２のメモリ空間の全エリア０〜７のデータバス幅が８ビ
ットに設定され、マイクロコンピュータ装置１におい
て、第２モードおよび第３モードの動作が行われる。

【００５９】表２は、切換えスイッチ１７のＯＮ状態お
よびＯＦＦ状態において、ＣＰＵ２から出力されるメモ
リ空間のエリア０を指定する第１セレクト信号／ＲＯＳ
およびエリア５を指定する第２セレクト信号／ＦＲＷＳ
の信号レベルと、ＡＮＤ回路３２，３３と、第１チップ
セレクト信号／ＲＯＳＰおよび第２チップセレクト信号
／ＲＯＳＦの信号レベルとの関係を示す表である。な
お、表２ではハイレベルは‘Ｈ’、ローレベルは‘Ｌ’
で示す。

【００６０】

【表２】

【００６１】表２の２行目に示されるように、切換スイ
ッチ１７のＯＦＦ状態、すなわち第１および第２モード
において、表１の３行目に示される各信号レベルがモー
ド端子ＭＤ１およびＭＤ２にそれぞれ与えられると、Ｃ
ＰＵ２は、メモリ空間のエリア０を指定するローレベル
の第１セレクト信号／ＲＯＳと、エリア５を指定しない
ハイレベルの第２セレクト信号／ＦＲＷＳとを出力す
る。

【００６２】ＡＮＤ回路３２の一方入力端子には、イン
バータ回路３１に与えるハイレベルの信号が反転されて
与えられ、他方入力端子には第１セレクト信号／ＲＯＳ
が反転されて与えられる。したがってＡＮＤ回路３２
は、ハイレベルの信号をＮＯＲ回路３５に出力する。

【００６３】ＡＮＤ回路３３の一方入力端子にはインバ
ータ回路３１からの出力であるローレベルの信号が反転
されて与えられ、他方入力端子には第２セレクト信号／
ＦＲＷＳが反転されて与えられる。したがってＡＮＤ回
路３３は、ローレベルの信号をＮＯＲ回路３５に出力す
る。

【００６４】ＮＯＲ回路３５の一方入力端子にはＡＮＤ
回路３２からの出力が与えられ、他方入力端子にはＡＮ
Ｄ回路３３からの出力が与えられる。これによって、Ｎ
ＯＲ回路３５は、ハイレベルの第２チップセレクト信号
／ＲＯＳＦをフラッシュＲＯＭ３に出力する。

【００６５】ＮＡＮＤ回路３４の一方入力端子にはイン
バータ回路３１からの出力であるローレベルの信号が反
転されて与えられ、他方入力端子には第１セレクト信号
／ＲＯＳが反転されて与えられる。したがってＮＡＮＤ
回路３４は、ローレベルの第１チップセレクト信号／Ｒ
ＯＳＰ信号をＥＰＲＯＭ１５に出力する。これによっ
て、メモリ空間のエリア０に対してＥＰＲＯＭ１５が選
択される。なお表２の３〜５行目についても、切換回路
５は、上述の表２の２行目で説明した動作と同様の動作
を行うので、表２の３〜５行目における切換回路５の動
作の詳細な説明は省略する。

【００６６】表２の３行目に示されるように、切換スイ
ッチ１７のＯＦＦ状態、すなわち第２および第３モード
において、ＣＰＵ２は、メモリ空間のエリア０を指定し
ないハイレベルの第１セレクト信号／ＲＯＳと、エリア
５を指定するローレベルの第２セレクト信号／ＦＲＷＳ
とを出力する。これによって、ハイレベルの第１チップ
セレクト信号／ＲＯＳＰ信号がＥＰＲＯＭ１５に出力さ
れ、ローレベルの第２チップセレクト信号／ＲＯＳＦが
フラッシュＲＯＭ３に出力される。メモリ空間のエリア
５に対してフラッシュＲＯＭ３が選択される。

【００６７】表２の４行目に示されるように、切換スイ
ッチ１７のＯＮ状態、すなわち第１モードにおいて、Ｃ
ＰＵ２は、メモリ空間のエリア０を指定するローレベル
の第１セレクト信号／ＲＯＳと、エリア５を指定しない
ハイレベルの第２セレクト信号／ＦＲＷＳとを出力す
る。これによって、ハイレベルの第１チップセレクト信
号／ＲＯＳＰ信号がＥＰＲＯＭ１５に出力され、ローレ
ベルの第２チップセレクト信号／ＲＯＳＦがフラッシュ
ＲＯＭ３に出力される。メモリ空間のエリア０に対して
フラッシュＲＯＭ３が選択される。

【００６８】表２の５行目に示されるように、切換スイ
ッチ１７のＯＮ状態、すなわち第１モードにおいて、Ｃ
ＰＵ２は、メモリ空間のエリア０を指定しないハイレベ
ルの第１セレクト信号／ＲＯＳと、エリア５を指定する
ローレベルの第２セレクト信号／ＦＲＷＳとを出力す
る。これによって、ハイレベルの第１チップセレクト信
号／ＲＯＳＰ信号がＥＰＲＯＭ１５に出力され、ハイレ
ベルの第２チップセレクト信号／ＲＯＳＦがフラッシュ
ＲＯＭ３に出力される。メモリ空間のエリア５は、未使
用の状態に設定される。

【００６９】図８は切換回路５の動作を説明するための
フローチャートである。ステップｘ１では、インバータ
回路３１に与えられる信号がハイレベルであるかが判断
される。ハイレベルの場合はステップｘ１に進み、ロー
レベルの場合はステップｘ１２に進む。

【００７０】ステップｘ２では、ＣＰＵ２のモード端子
ＭＤ１にはハイレベルの信号が与えられ、モード端子Ｍ
Ｄ２にはローレベルの信号が与えられる。これによっ
て、ＣＰＵ２のメモリ空間の全エリア０〜７が８ビット
に設定され、第２および第３モードのいずれかの動作が
行われる。

【００７１】ステップｘ３では、マイクロコンピュータ
装置１の電源ＯＮが行われて、マイクロコンピュータ装
置１に電力供給開始時であるので、ＣＰＵ２のメモリ空
間のエリア０を指定するローレベルの第１セレクト信号
／ＲＯＳが出力される。

【００７２】ステップｘ４では、ＮＡＮＤ回路３４の出
力がローレベルであるかどうかが判断される。ローレベ
ルである場合はステップｘ５に進み、ハイレベルである
場合はステップｘ４に戻り、ローレベルになるまでステ
ップｘ４で待機される。ステップｘ５では、ＥＰＲＯＭ
１５にローレベルの第１チップセレクト信号／ＲＯＳＰ
が与えられて、図２に示されるようにＣＰＵ２のメモリ
空間のエリア０にＥＰＲＯＭ１５が設定される。ＣＰＵ
２は、ＥＰＲＯＭ１５のＩＰＬを読出して実行し、フラ
ッシュＲＯＭ３の書換えが行われる。

【００７３】ステップｘ６では、ＣＰＵ２のメモリ空間
のエリア５を指定するローレベルの第２セレクト信号／
ＦＲＷＳが出力される。ＡＮＤ回路３３の２入力端子に
は、モード端子ＭＤ２に与えられる信号と、第２セレク
ト信号／ＦＲＷＳとが与えられる。ステップｘ７では、
ＡＮＤ回路３３の出力がハイレベルであるかどうかが判
断される。ハイレベルである場合はステップｘ８に進
み、ローレベルである場合はステップｘ７に戻り、ハイ
レベルになるまでステップｘ７で待機される。

【００７４】ステップｘ８では、ＣＰＵ２のメモリ空間
のエリア０を指定しないハイレベルの第１セレクト信号
／ＲＯＳが出力される。ＡＮＤ回路３２の２入力端子に
は、モード端子ＭＤ１に与えられる信号と、第１セレク
ト信号／ＲＯＳとが与えられる。ステップｘ９では、Ａ
ＮＤ回路３２の出力がローレベルであるかどうかが判断
される。ローレベルである場合はステップｘ１０に進
み、ハイレベルである場合はステップｘ９に戻り、ハイ
レベルになるまでステップｘ９で待機される。

【００７５】ステップｘ１０では、ＮＯＲ回路３５の出
力がローレベルであるかどうかが判断される。ローレベ
ルである場合はステップｘ１１に進み、ハイレベルであ
る場合はステップｘ１０に戻り、ハイレベルになるまで
ステップｘ１０で待機される。ステップｘ１１では、フ
ラッシュＲＯＭ３にローレベルの第２チップセレクト信
号／ＲＯＳＦが与えられて、図２に示されるようにＣＰ
Ｕ２のメモリ空間のエリア５にフラッシュＲＯＭ３が設
定される。

【００７６】ステップｘ１２では、ＣＰＵ２のモード端
子ＭＤ１にはローレベルの信号が与えられ、モード端子
ＭＤ２にはハイレベルの信号が与えられる。これによっ
て、ＣＰＵ２のメモリ空間の全エリア０〜７が１６ビッ
トに設定され、第１モードの動作が行われる。

【００７７】ステップｘ１３では、マイクロコンピュー
タ装置１の電源ＯＮが行われて、マイクロコンピュータ
装置１に電力供給開始時であるので、ＣＰＵ２のメモリ
空間のエリア０を指定するローレベルの第１セレクト信
号／ＲＯＳが出力される。

【００７８】ステップｘ１４では、ＮＡＮＤ回路３４の
出力がハイレベルであるかどうかが判断される。ハイレ
ベルである場合はステップｘ１５に進み、ローレベルで
ある場合はステップｘ１４に戻り、ローレベルになるま
でステップｘ１４で待機される。ステップｘ１５では、
ＥＰＲＯＭ１５にハイレベルの第１チップセレクト信号
／ＲＯＳＰが与えられて、ＣＰＵ２のメモリ空間のエリ
ア０にはＥＰＲＯＭ１５が設定されない。

【００７９】ステップｘ１６では、ＣＰＵ２のメモリ空
間のエリア５を指定しないハイレベルの第２セレクト信
号／ＦＲＷＳが出力される。ＡＮＤ回路３３の２入力端
子には、モード端子ＭＤ２に与えられる信号と、第２セ
レクト信号／ＦＲＷＳとが与えられる。ステップｘ１７
では、ＡＮＤ回路３３の出力がローレベルであるかどう
かが判断される。ローレベルである場合はステップｘ１
８に進み、ハイレベルである場合はステップｘ１７に戻
り、ローレベルになるまでステップｘ１７で待機され
る。

【００８０】ステップｘ１８では、ＡＮＤ回路３２の２
入力端子には、モード端子ＭＤ１に与えられる信号と、
第１セレクト信号／ＲＯＳとが与えられる。ステップｘ
１９では、ＡＮＤ回路３２の出力がハイレベルであるか
どうかが判断される。ハイレベルである場合はステップ
ｘ２０に進み、ローレベルである場合はステップｘ１９
に戻り、ハイレベルになるまでステップｘ１９で待機さ
れる。

【００８１】ステップｘ２０では、ＮＯＲ回路３５の出
力がローレベルであるかどうかが判断される。ローレベ
ルである場合はステップｘ２１に進み、ハイレベルであ
る場合はステップｘ２０に戻り、ハイレベルになるまで
ステップｘ２０で待機される。ステップｘ２１では、フ
ラッシュＲＯＭ３にローレベルの第２チップセレクト信
号／ＲＯＳＦが与えられて、図２に示されるようにＣＰ
Ｕ２のメモリ空間のエリア０にフラッシュＲＯＭ３が設
定される。

【００８２】上述のように切換回路５が動作することに
よって、第２および第３モードにおいて、ＣＰＵ２のメ
モリ空間のエリア０に対してはＥＰＲＯＭ１５が設定さ
れ、メモリ空間のエリア５に対してはフラッシュＲＯＭ
３との設定がされる。また第１モードにおいて、ＣＰＵ
２のメモリ空間のエリア０に対してはフラッシュＲＯＭ
３が設定される。これによって、フラッシュＲＯＭ３に
対して書換えを行う場合に、設置部６にＥＰＲＯＭ１５
を設置し、切換スイッチ１７のスイッチをＯＦＦ状態に
設定する簡単な操作で行うことができる。

【００８３】図９は、フラッシュＲＯＭ３の記憶内容と
ＥＰＲＯＭ１５の記憶内容との照合および書換えにおけ
るマイクロコンピュータ装置１の動作を示すフローチャ
ートである。図９に示されるフローチャートは、フラッ
シュＲＯＭ３の記憶内容とＥＰＲＯＭ１５の記憶内容と
の照合結果に基づいて、書換えを行う第３モードにおけ
る動作を説明するものである。図３に示されるように、
フラッシュＲＯＭ３に記憶されるデータは７つのブロッ
ク、すなわち記憶領域に記憶され、異常箇所が検出され
る記憶領域を記憶領域Ｅ、すなわちブロック番号２であ
る場合を想定する。

【００８４】ステップｙ１では、ＥＰＲＯＭ１５のＩＰ
ＬがＣＰＵ２に実行されることによって、フラッシュＲ
ＯＭ３の記憶内容とＥＰＲＯＭ１５の記憶内容との照合
が行われる。ＥＰＲＯＭ１５の記憶領域Ｂのマイクロコ
ンピュータ装置１のＩＰＬプログラムｐ１と、フラッシ
ュＲＯＭ３の記憶領域ＤのＩＰＬプログラムｐ１とが照
合されるように、上述の照合は、フラッシュＲＯＭ３の
ブロック単位ごとに行われる。

【００８５】ステップｙ２では、照合によってフラッシ
ュＲＯＭ３に異常箇所の検出されたブロックであるかが
判断される。異常箇所の検出されたブロックである場合
はステップｙ３に進み、異常箇所の検出されたブロック
ではない場合はステップｙ４に進む。

【００８６】ステップｙ３では、異常箇所の検出された
ブロックのブロック番号が、ＲＡＭ４に記憶される。ス
テップｙ４では、照合が行われるブロックが、次のブロ
ックに移動される。ステップｙ５では、ブロック単位で
行われる照合が完了したかどうかが判断される。完了し
た場合はステップｙ６に進み、完了しない場合はステッ
プｙ１に戻る。これによってＲＡＭ４には、異常箇所の
有るブロックとして、ブロック番号２が記憶される。

【００８７】ステップｙ６では、ＲＡＭ４に記憶された
ブロック番号が読出される。ステップｙ７では、異常箇
所の検出されたブロックがあるかどうかが判断される。
ブロックがある場合はステップｙ８に進み、ブロックが
ない場合はステップｙ１５に進む。

【００８８】ステップｙ８では、ＬＥＤ部９のＯ−ＬＥ
Ｄが点滅する。ステップｙ９では、フラッシュＲＯＭ３
のブロック番号２の異常箇所の有るブロックのデータが
消去される。ステップｙ１０では、フラッシュＲＯＭ３
の消去が正確に行われたかが確認される。消去が正確に
行われている場合はステップｙ１１に進み、消去が正確
に行われていない場合はステップｙ１６に進む。

【００８９】ステップｙ１１では、ブロック番号２の異
常箇所の有るブロックに記憶されていたマイクロコンピ
ュータ装置１の動作プログラムｐ２が、ＥＰＲＯＭ１５
の記憶領域Ｃから読出され、ブロック番号２のブロック
が書換えられる。

【００９０】ステップｙ１２では、フラッシュＲＯＭ３
に対するデータの書込みが完了したかが判断される。完
了している場合はステップｙ１３に進み、完了していな
い場合はステップｙ１１に戻る。

【００９１】ステップｙ１３では、ＥＰＲＯＭ１５の記
憶領域Ｃのマイクロコンピュータ装置１の動作プログラ
ムｐ１とフラッシュＲＯＭ３のブロック番号２のブロッ
クに記憶される記憶内容とが、それぞれ照合される。

【００９２】ステップｙ１４では、照合結果によって、
フラッシュＲＯＭ３のブロック番号２のブロックに、マ
イクロコンピュータ装置１の動作プログラムｐ１の書込
みが正確に行われたかが確認される。異常なく正確に書
込みが行われている場合はステップｙ１５に進み、正確
に書込みが行われていない場合はステップｙ１６に進
む。

【００９３】ステップｙ１５では、ブザー１０からブザ
ー音が１回だけ鳴らされて、ＬＥＤ部９のＯ−ＬＥＤが
消灯される。これによって、フラッシュＲＯＭ３に異常
箇所を有するブロックがないこと、またはＥＰＲＯＭ１
５からフラッシュＲＯＭ３にが異常なく正確に書込みが
行われたことが報知される。

【００９４】ステップｙ１６では、ブザー１０からブザ
ー音が一定間隔で鳴らされてＬＥＤ部９のＥ−ＬＥＤが
点灯される。ステップｙ１７では、設定スイッチ７の設
定に基づいて、エラー印字を行うかが判断される。設定
スイッチ７によってエラー印字を行うことが設定されて
いる場合は、ステップｙ１８に進む。エラー印字を行う
ことが設定されていない場合は、ステップｙ２１に進
み、エラー印字が行われずに、Ｅ−ＬＥＤの点灯だけ
で、フラッシュＲＯＭ３への書込みに異常があったこと
が報知される。

【００９５】ステップｙ１８では、エラー印字モード
が、エラー印字Ｅ１に設定されているかが判断される。
エラー印字Ｅ１である場合はステップｙ１９に進み、エ
ラー印字Ｅ１でない場合、すなわちエラー印字Ｅ２であ
る場合はステップｙ２０に進む。

【００９６】ステップｙ１９では、図５に示されるよう
に、エラー印字Ｅ１に基づいて、プリンタ部１１で印字
が行われる。ステップｙ２０では、図６に示されるよう
にエラー印字モードＥ２に基づいて、プリンタ部１１で
印字が行われる。ステップｙ２２では、図示しない電源
スイッチが操作されて、電源からマイクロコンピュータ
装置１への電力供給が停止される。

【００９７】上述のように、ＣＰＵ２によって、マイク
ロコンピュータ装置１が動作されて、フラッシュＲＯＭ
３の異常のあるブロックだけが書換えられる。したがっ
て、正常なブロックに対しては書換えを行うことがない
ので、効率的にフラッシュＲＯＭ３の修復を行うことが
できる。またフラッシュＲＯＭ３などの書換え回数に制
限の有るメモリに対して、信頼性を向上させることがで
きる。

【００９８】またインタフェイス部１２において、情報
処理装置から送信されるデータに基づいて、フラッシュ
ＲＯＭ３に記憶されるマイクロコンピュータ装置１のＩ
ＰＬプログラムｐ１などを書換えることが可能であり、
以下に説明する。

【００９９】マイクロコンピュータ装置１が、情報処理
装置と通信可能な状態、すなわちオンラインモードに設
定される。インタフェイス部１２に接続される情報処理
装置から予め設定された送受信手順によって、マイクロ
コンピュータ装置１に、フラッシュＲＯＭ３の書換えコ
マンド、マイクロコンピュータ装置１の動作プログラム
データ、フラッシュＲＯＭ３の書換えデータ送信終了コ
マンドが順次送信される。

【０１００】マイクロコンピュータ装置１において、情
報処理装置から受信したフラッシュＲＯＭ３の書換えコ
マンドに基づいて、フラッシュＲＯＭ３のマイクロコン
ピュータ装置１のＩＰＬプログラムｐ１がＲＡＭ４内に
記憶される。ＲＡＭ４に記憶されると、ＲＡＭ４内に記
憶されたマイクロコンピュータ装置１のＩＰＬプログラ
ムｐ１内に含まれるフラッシュＲＯＭ３の書換えコマン
ドが実行される。これによって、受信されたデータに含
まれるフラッシュＲＯＭ３の書換えブロック指定データ
に基づいて、マイクロコンピュータ装置１の動作プログ
ラムが、フラッシュＲＯＭ３に順次書込まれる。フラッ
シュＲＯＭ３の書換えデータ送信終了コマンドが受信さ
れると、フラッシュＲＯＭ３の書換えが終了する。書換
えが終了すると、ソフトウェアリセットコマンドによっ
て、前述のマイクロコンピュータ装置１の電源ＯＮ時と
同一の初期化が行われて、マイクロコンピュータ装置１
が、オンラインモードに設定される。

【０１０１】

【発明の効果】本発明によれば、書換え可能な不揮発性
メモリに書込まれる実行プログラムに異常が発生した場
合に、不揮発性メモリ素子が接続部材に装着されると、
制御手段は、不揮発性メモリ素子に格納されている書換
え動作用プログラムに従って、書換え可能な不揮発性メ
モリの書込まれている内容を消去し、不揮発性メモリ素
子に格納されている実行プログラムを、書換え可能な不
揮発性メモリに直接的に転送する。したがって、不揮発
性メモリ素子を接続する接続部材は、従来技術に必要で
あるインタフェイスおよびコネクタ等の代わりに、ＲＯ
Ｍソケットなどの簡易な構成で実現されるので、回路規
模の小さい簡易な構成で、不揮発性メモリの書換えを行
うことができる。また不揮発性メモリ素子に書込まれて
いるプログラムを、ＲＡＭなどのメモリに一旦記憶する
必要がないので、効率的に不揮発性メモリの書換えを行
うことができる。

【０１０２】また本発明によれば、書換え可能な不揮発
性メモリに書込まれている実行プログラムに異常が発生
する場合に、リセット状態からマイクロコンピュータ装
置が起動されると、切換回路は、不揮発性メモリ素子を
中央処理装置のメモリ空間の初期動作用メモリ領域に配
置する。したがって、不揮発性メモリの書換え動作が行
われる。簡易な構成の切換回路と接続部材とで不揮発性
メモリの書換えを行うことができるので、インタフェイ
スおよびコネクタ等を用いた従来技術に比べて、回路規
模を縮小することができる。

【０１０３】また本発明によれば、書換え動作時に、中
央処理装置のデータバス幅が、不揮発性メモリ素子のデ
ータバス幅となるように、切換えられる。したがって、
中央処理装置のデータバス幅よりも小さいデータバス幅
の不揮発性メモリ素子を用いて、不揮発性メモリの書換
えを行うことができるので、中央処理装置のデータバス
幅と同一のデータバス幅のメモリなどを用いている従来
技術と比較して、回路規模を縮小することができる。

【０１０４】また本発明に従えば、異常検出手段は、不
揮発性メモリに記憶される実行プログラムの異常を検出
する。制御手段は、異常検出手段の検出結果に応じて、
異常の検出された不揮発性メモリのブロックだけを書換
える。したがって、書換え制限のある不揮発性メモリに
対して、異常検出がされるブロックだけを書換えるの
で、装置全体の耐久時間が向上し、信頼性を向上するこ
とができる。

【０１０５】また本発明によれば、データの異常箇所な
どの照合結果が操作者に報知されるので、操作者は不揮
発性メモリの実行プログラムの異常に対して迅速かつ正
確に対処することができ、実行プログラムの異常部分を
迅速かつ正確に修復することができる。

【０１０６】また本発明によれば、ブロックにおけるデ
ータの異常箇所などが操作者に報知されるので、操作者
は不揮発性メモリの実行プログラムの異常をブロック単
位で確認することができ、迅速かつ正確に実行プログラ
ムの異常部分を修復することができる。

【０１０７】また本発明によれば、不揮発性メモリの異
常に対する回復の有無などが報知されるので、操作者は
その回復結果に応じて迅速かつ適切に実行プログラムの
異常部分の修復の対処をすることができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態であるマイクロコンピュ
ータ装置１の電気的構成を示すブロック図である。

【図２】ＣＰＵ２のメモリ空間の構成を示す図である。

【図３】ＥＰＲＯＭ１５およびフラッシュＲＯＭ３の記
憶状態の構成を示す図である。

【図４】マイクロコンピュータ装置１の動作を示すフロ
ーチャートである。

【図５】エラー印字Ｅ１によって印字されたエラーデー
タの印字例を示す図である。

【図６】エラー印字Ｅ２によって印字されたエラーデー
タの印字例を示す図である。

【図７】切換回路５の電気的内部構成を示すブロック図
である。

【図８】切換回路５の動作を説明するためのフローチャ
ートである。

【図９】フラッシュＲＯＭ３の記憶内容とＥＰＲＯＭ１
５の記憶内容との照合および書換えにおけるマイクロコ
ンピュータ装置１の動作を示すフローチャートである。

【符号の説明】

１マイクロコンピュータ装置２ＣＰＵ３フラッシュＲＯＭ４ＲＡＭ５切換回路６設置部９ＬＥＤ部１０ブザー１１プリンタ部１５ＥＰＲＯＭ１７切換スイッチ

Claims

【特許請求の範囲】

【請求項１】中央処理装置と、前記中央処理装置の実行プログラムが予め書込まれる書
換え可能な不揮発性メモリとを備えるマイクロコンピュ
ータ装置において、書換え可能な不揮発性メモリの書換え動作用プログラム
と、書換えるべき実行プログラムとが予め格納される不
揮発性メモリ素子と、前記不揮発性メモリ素子を着脱可能な接続部材と、前記接続部材に前記不揮発性メモリ素子を挿入すること
によって、不揮発性メモリ素子に格納されている書換え
動作用プログラムに従って、書換え可能な不揮発性メモ
リの記憶内容の消去と、不揮発性メモリ素子に格納され
ている書換えるべき実行プログラムの書換え可能な不揮
発性メモリへの転送による書込み動作とを行うように制
御する制御手段とを含むことを特徴とする書換え可能な
不揮発性メモリを備えるマイクロコンピュータ装置。
【請求項２】通常動作時に、前記書換え可能な不揮発
性メモリを、前記中央処理装置のアクセスするメモリ空
間のうちでリセット状態からの起動時にアクセスする初
期動作用メモリ領域に配置し、書換え動作時に書換え可能な不揮発性メモリを初期動作
用メモリ領域とは異なるメモリ領域に配置し、前記不揮
発性メモリ素子を初期動作用メモリ領域に配置するよう
に切換える切換手段を有することを特徴とする請求項１
記載の書換え可能な不揮発性メモリを備えるマイクロコ
ンピュータ装置。
【請求項３】前記不揮発性メモリ素子のデータバス幅
は、前記中央処理装置のデータバス幅よりも小さく、書換え動作時に、中央処理装置は不揮発性メモリ素子か
ら格納されているデータを読出すときに、データバス幅
を小さく切換えることを特徴とする請求項１または２記
載の書換え可能な不揮発性メモリを備えるマイクロコン
ピュータ装置。
【請求項４】前記書換え可能な不揮発性メモリに格納
されている実行プログラムについて、予め定める大きさ
のブロック単位で前記実行プログラムの異常を検出する
異常検出手段を備え、前記制御手段は、前記異常検出手段によって、実行プロ
グラムの異常が検出されたブロックに対してだけ、実行
プログラムの書換えを行うように制御することを特徴と
する請求項１〜３のいずれかに記載の書換え可能な不揮
発性メモリを備えるマイクロコンピュータ装置。
【請求項５】前記異常検出手段は、前記書換え可能な不揮発性メモリの記憶内容と前記不揮
発性メモリ素子の記憶内容とのデータ照合を行うデータ
照合手段と、前記データ照合手段の出力に応答して、照合結果を記憶
する照合結果記憶手段と、前記照合結果記憶手段に記憶された照合結果を出力する
照合結果出力手段とを備えることを特徴とする請求項４
記載の書換え可能な不揮発性メモリを備えるマイクロコ
ンピュータ装置。
【請求項６】前記異常検出手段は、実行プログラムの異常が検出されたブロックについての
情報を出力するブロック情報出力手段を備えることを特
徴とする請求項４または５記載の書換え可能な不揮発性
メモリを備えるマイクロコンピュータ装置。
【請求項７】前記異常検出手段は、前記書換え可能な不揮発性メモリの異常が検出されたブ
ロックについて、制御手段による書換えの終了後、異常
から回復したか否かを検出し、検出結果を報知する回復報知手段を備えることを特徴と
する請求項４〜６のいずれかに記載の書換え可能な不揮
発性メモリを備えるマイクロコンピュータ装置。