JPH09305394A

JPH09305394A - 電子機器

Info

Publication number: JPH09305394A
Application number: JP8123111A
Authority: JP
Inventors: Shigeru Sasaki; 茂佐々木
Original assignee: Tamura Electric Works Ltd
Current assignee: Tamura Electric Works Ltd
Priority date: 1996-05-17
Filing date: 1996-05-17
Publication date: 1997-11-28

Abstract

(57)【要約】【課題】フラッシュメモリのデータの書き換えを行う
場合、装置のコストアップを抑えながら容易に書き換え
できるようにする。【解決手段】フラッシュメモリ１１のデータ書き換え
を行う書き換えプログラムを格納する第１のエリアと，
フラッシュメモリのデータ書き換え領域分の書き換え用
データを格納する第２のエリアとを有するＲＯＭ３１を
外部基板３に搭載し、外部基板が接続されると、ＣＰＵ
１２は第１のエリアの書き換えプログラムを実行し、フ
ラッシュメモリの前記データ書き換え領域を消去すると
共に、第２のエリアの書き換え用データをその消去領域
に転送して格納する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気的書き込み及
び消去が可能なフラッシュメモリ内のプログラムデータ
の書き換えを行う電子機器に関する。

【０００２】

【従来の技術】近年、各種の電子機器にはフラッシュメ
モリが多用されている。このフラッシュメモリは電源が
供給されなくなってもデータを保持することが可能な不
揮発性メモリであるため、本電子機器を制御するＣＰＵ
のプログラムデータ等、停電時のバックアップが必要な
データの格納に好適である。また、フラッシュメモリは
電気的に書き換え及び消去が可能なメモリであり、プロ
グラムデータ等の変更時に新たなデータに書き換えるこ
とができる。

【０００３】

【発明が解決しようとする課題】しかし近年のフラッシ
ュメモリはプリント基板に直接ハンダ付けされているた
め、フラッシュメモリのプログラム等を変更する場合
は、そのフラッシュメモリを基板から取り除いて新規な
プログラム格納したフラッシュメモリに付け替えるとい
う面倒な作業が必要になるという欠点があった。また、
フラッシュメモリを基板に装着したまま、通信ポート等
からデータを伝送してフラッシュメモリの書き換えを行
う方法もあるが、この方法はフラッシュメモリを書き換
えるためのプログラムを予め別のメモリデバイスに格納
しておく必要があり、装置のコストアップを招くという
問題があった。従って本発明は、フラッシュメモリのデ
ータの書き換えを行う場合、装置をコストアップせずに
容易に書き換えを行うことを目的とする。

【０００４】

【課題を解決するための手段】このような課題を解決す
るために本発明は、メモリ（例えばフラッシュメモリ）
のデータの書き換えを行う書き換えプログラムを格納す
る第１のエリアと，メモリのデータ書き換え領域分の書
き換え用データを格納する第２のエリアとを有する不揮
発性メモリ（ＲＯＭ）を搭載した外部基板を備え、制御
手段は所定の操作を検出すると接続された外部基板のＲ
ＯＭの第１のエリアの書き換えプログラムを実行し、メ
モリのデータ書き換え領域を消去すると共に、第２のエ
リアの書き換え用データをその消去領域に転送して格納
するようにしたものである。また、ＲＯＭにメモリのデ
ータ書き換え領域を示すブロック番号を記憶する第３の
エリアを設けると共に、第２のエリアにはメモリのブロ
ック単位の書き換え用データを格納し、制御手段は、第
３のエリアに記憶されたブロック番号に従って第２のエ
リアの書き換えデータを読み出しメモリの対応するブロ
ックに転送するようにしたものである。

【０００５】また、制御手段はメモリのデータと不揮発
性メモリのデータとを比較し双方のデータが異なる場合
に不揮発性メモリのデータをメモリに書き込むようにし
たものである。また、所定の操作が検出されると制御手
段は接続された外部基板に対し電源供給を行うと共に、
外部基板との間のアドレスバス及びデータバスを接続可
能にした後、書き換えプログラムを実行するものであ
る。また、メモリのデータ書き換えの終了後の所定の条
件によりメモリのプログラム実行処理に復帰させるリス
タート手段を設けたものである。また、表示手段と、メ
モリのデータ書き換えの正否をチェックするチェック手
段と、チェック手段のチェック結果がエラーとなる場合
に表示手段にエラー表示を行う表示制御手段とを設けた
ものである。また、外部基板に、電源供給表示及び前記
表示制御手段の制御に基づくエラー表示を行う表示器を
設けたものである。

【０００６】

【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は本発明に係る電子機器の要部構成
を示すブロック図である。同図において、１は電子機器
であり、３は電子機器１の後述するフラッシュメモリの
データを書き換えるための外部基板である。

【０００７】ここで電子機器１は次のように構成されて
いる。即ち、１１はプログラムデータやこの電子機器１
の機能を設定するための機能設定データ等のデータが格
納され電気的にデータの書込及び消去が可能な不揮発性
メモリであるフラッシュメモリである。なお、このフラ
ッシュメモリ１１に代えて揮発性メモリであるＳＲＡＭ
を電池等でバックアップし不揮発性メモリとして用いる
ようにしても良い。また、１２はフラッシュメモリ１内
のプログラムを実行して所定の機能動作を行うＣＰＵ
（制御手段）、１３はデータの一時的な記憶を行うＳＲ
ＡＭ、１４はアドレスバスＡＢ及びデータバスＤＢの外
部基板３側へのアクセスを可能にするためのゲート、１
５は電源部、１６は電源部１５の電源を外部基板３へ供
給制御する電源制御部である。

【０００８】また、１７はフラッシュメモリ１１のデー
タの書き換えを開始するためのスタートキー、１８はフ
ラッシュメモリ１１のデータ書き換えモード等へ移行さ
せるためのモードスイッチ、１９はフラッシュメモリ１
１のデータ書き換え時のエラー表示等を行う表示手段、
２０は外部基板３を接続するためのコネクタである。な
お、ａは外部基板３の接続検出信号、ｂは電源制御信
号、ｃはゲート制御信号をそれぞれ示す。

【０００９】次に、外部基板３は、フラッシュメモリ１
１の書き換え用プログラムデータと書き換えプログラム
とを有するＲＯＭ３１、電子機器１から供給された電源
の表示及び上述のデータ書き換え時のエラー表示等を行
うＬＥＤ３２、電子機器１との接続を行うコネクタ３３
からなる。

【００１０】ここで、電子機器１のフラッシュメモリ１
１のプログラムデータ等を変更する場合、変更するプロ
グラムデータ（書き換え用データ）と、このプログラム
データをフラッシュメモリ１１に転送して書き込む書き
換えプログラムとを格納したＲＯＭ３１が搭載された外
部基板３をコネクタ３３，２０により電子機器１に接続
する。すると、その接続検出信号ａが電子機器１のＣＰ
Ｕ１２に伝達される。この場合、ＣＰＵ１２は、この接
続検出信号ａとスタートキー１７の押下及びモードスイ
ッチ１８の書き換えモードを条件に現在実行中の処理を
中断して、フラッシュメモリ１１の後述する保護エリア
のプログラムを実行することによりまず電源制御部１６
に制御信号ｂを送出して外部基板３に給電を行う。

【００１１】続いて、ゲート制御信号ｃをゲート１４に
送出してオンさせＣＰＵ１２によるＲＯＭ３１のアクセ
スを可能にする。そしてこの状態でＣＰＵ１２はＲＯＭ
３１内の書き換えプログラムを実行し、フラッシュメモ
リ１１を消去した後、ＲＯＭ３１内のプログラムデータ
をフラッシュメモリ１１に転送して書き込む。そして書
き込みが終了すると、フラッシュメモリ１１の保護エリ
アのプログラムに処理を移して、外部基板３に対する給
電を停止し、かつゲート１４をオフする。さらに、外部
基板３の取り外しを検出すると、中断した処理を再開す
るためにそのリスタートアドレスに処理を移行する。

【００１２】このように、フラッシュメモリ１１の書き
換え用データ及び書き換えプログラムを格納したＲＯＭ
３１を有する外部基板３を接続してフラッシュメモリ１
１のプログラムを書き換えるようにしたため、装置をコ
ストアップせずに容易にフラッシュメモリ１１の書き換
えを行うことができる。また、フラッシュメモリ１１の
書き換え中は、外部基板３のＬＥＤ３２は電源供給によ
って点灯するため、書き換え中か否かを容易に識別する
ことができる。

【００１３】図２は、フラッシュメモリ１１及びＲＯＭ
３１の構成を示す図である。フラッシュメモリ１１は同
図（ａ）に示すように各セクタに分割されており、セク
タ「０」〜セクタ「ｎ−１」には通常処理用のプログラ
ムデータが格納される。また、セクタ「ｎ」には、パワ
ーオン時の初期処理を行うイニシャルプログラムＰＧ１
と、フラッシュメモリ１１に対するデータの書き換えを
開始するための書き換え開始プログラムＰＧ２と、書き
換えに移行する際のチェックを行うチェック用プログラ
ムＰＧ３と、外部基板３のＲＯＭ３１のプログラム実行
に移行するための処理移行プログラムＰＧ４と、フラッ
シュメモリ１１に正常にデータが書き込まれない場合に
エラー処理を行うエラー処理プログラムＰＧ５と、フラ
ッシュメモリ１１のデータが書き換えられた後にプログ
ラムエリアの処理を再開させるリスタート処理プログラ
ムＰＧ６とが格納される。なお、このセクタ「ｎ」が上
述した保護エリアであり、書き換え不可能なエリアであ
る。

【００１４】一方、外部基板３のＲＯＭ３１は図２
（ｂ）に示すように、プログラムエリアと、ステータス
エリアと、書き換え用プログラムエリアとが設けられて
いる。ここでプログラムエリアには、書き換え用プログ
ラムエリアのデータをフラッシュメモリ１１の該当セク
タに転送して書き込む書き換えプログラムＰＧ７と、デ
ータが正常に書き込まれたか否かをチェックするチェッ
ク用プログラムＰＧ８と、フラッシュメモリ１１への処
理に移行させる処理移行プログラムＰＧ９とが格納され
ている。

【００１５】また、ステータスエリアにはその先頭から
書き換え用プログラムが書き込まれる装置のコード（パ
スワード）及びその書き換え用プログラムの改版（レビ
ジョン）番号が格納されている。そして、続いてステー
タスエリアにはフラッシュメモリ１１のセクタ番号に対
応しデータの書き換えを行うべき書き換えセクタ番号，
その番号に対応した書き換え用プログラムエリアのデー
タの格納アドレス及びそのデータのチェックサムが、各
書き換えセクタ毎に順次格納されている。ＣＰＵ１２
は、ＲＯＭ３１内の書き換え用プログラムをフラッシュ
メモリ１１に書き込む場合、ステータスエリアの該当書
き換えセクタ番号に相当する格納アドレスに従って書き
換え用プログラムを読み出し、フラッシュメモリ１１の
該当セクタに順次書き込む。

【００１６】次に図３のフローチャートを参照して本電
子機器のデータ書き換え動作を具体的に説明する。ま
ず、電子機器１内のフラッシュメモリ１１のデータ書き
換えを行う場合、予め書き換え用データ及び書き換えプ
ログラムがＲＯＭ３１に格納された外部基板３をコネク
タを介して電子機器１に接続すると共に、モードスイッ
チ１８をデータ書き換えモードに設定し、かつスタート
キー１７を押下する。フラッシュメモリ１１内のセクタ
「０」〜「ｎ−１」の何れかの通常プログラムを実行し
てステップＳ１で通常処理を行っているＣＰＵ１２は、
定期的にスタートキー１７の押下検出判断を行ってお
り、スタートキー１７の押下が検出されステップＳ２で
「Ｙ」となると、ステップＳ３で外部基板３との接続の
有無を接続検出信号ｂにより判断する。

【００１７】ここで外部基板３との接続が検出される
と、ＣＰＵ２はモードスイッチ１８がデータ書き換えモ
ードになっているか否かをスイッチＳ４で判断する。そ
してモードスイッチ１８がデータ書き換えモードに設定
されていれば、ステップＳ６で通常処理を終了するとと
もに、フラッシュメモリ１１の保護エリアの書き換え開
始プログラムＰＧ２を実行して、ステップＳ７でＳＲＡ
Ｍ１３の書き換えステータスエリアに「スタートコー
ド」をセットする。その後、ステップＳ８で電源制御部
１６を制御して外部基板３に電源を供給してＬＥＤ３２
を点灯表示させ、かつステップＳ９でゲート１４に制御
信号ｃを送出してゲート１４をオンさせて外部基板３の
バス（アドレスバスＡＢ及びデータバスＤＢ）をイネー
ブル状態にする。

【００１８】このようにしてＣＰＵ１２によるＲＯＭ３
１のアクセスが可能になる。この場合、ＣＰＵ１３は保
護エリアのチェック用プログラムＰＧ３を実行すること
により、ＲＯＭ３１のステータスエリアに記憶されてい
る装置コード及びレビジョン番号を読み出す。そしてそ
の装置コードがフラッシュメモリ１１の保護エリアに予
め記憶されている本装置の番号と一致するか否かを判断
すると共に、さらにＲＯＭ３１のレビジョン番号と保護
エリアに記憶されている本装置のレビジョン番号との大
小比較（即ち、レビジョン番号の新旧比較）を行い、プ
ログラムエリアのデータの改版の必要があるか否かを判
断する（スイッチＳ１０）。

【００１９】ここで、装置コードが不一致となるかまた
はプログラムの改版が不要と判断される場合は、ステッ
プＳ１０で「Ｎ」と判定され、この場合ＣＰＵ１２は外
部基板３のバスをディスエーブルとしさらに外部基板３
の給電を停止した後、ステップＳ１に戻って通常処理を
再開する。一方、ＲＯＭ３１から読み出した装置コード
が本装置のコードと一致しかつプログラムの改版が必要
と判断されスイッチＳ１０で「Ｙ」と判定される場合
は、ＣＰＵ２はステップＳ１１で保護エリアの処理移行
プログラムＰＧ４を実行することにより、外部基板３の
ＲＯＭ３１のプログラムに処理を移行する。なお、旧い
レビジョン番号のプログラムに変更する場合もあるの
で、このような場合は、ＲＯＭ３１の書き換え用データ
と、フラッシュメモリ１１のデータとを順次比較照合し
双方のデータが不一致となる場合に、外部基板３のＲＯ
Ｍ３１のプログラムに処理を移行する。

【００２０】この場合、ＣＰＵ１２はＲＯＭ３１の書き
換えプログラムＰＧ７を実行することによりステップＳ
１２でステータスエリアの書き換えセクタ番号及び格納
アドレスを読み出し、このセクタ番号に相当するフラッ
シュメモリ１１のセクタにステップＳ１３で「００」ま
たは「ＦＦ」Ｈ（１６進）の何れかのデータを書き込む
ことにより該当セクタを消去する。そして、ステップＳ
１４でそのセクタに相当するＲＯＭ３１内の書き換え用
プログラムエリアのセクタのデータをその格納アドレス
に従って読み出しフラッシュメモリ１１の対応するセク
タに書き込む処理を実行する。こうしてフラッシュメモ
リ１１の１つのセクタについてプログラムデータが書き
換えられる。

【００２１】その後、チェック用プログラムＰＧ８を実
行することにより、フラッシュメモリ１１に書き込んだ
データを読み出してこの読み出しデータと書き込む前の
データとの一致を比較するベリファイ処理を行ってステ
ップＳ１５で双方のデータ間の一致の有無を判断する。
そして、双方のデータが一致すると、フラッシュメモリ
１１に書き込まれたデータのチェックサム演算結果と、
ＲＯＭ３１のステータスエリアに記憶されている該当セ
クタデータのチェックサムとを比較し、双方のチェック
サムが一致してステップＳ１６の判定が「Ｙ」となる
と、ステップＳ１７で書き換えの終了を判断する。

【００２２】ここで次の書き換えセクタがある場合は、
ステップＳ１２に戻ってその書き換えセクタ番号を同様
にＲＯＭ３１のステータスエリアから読み出し、フラッ
シュメモリ１１の該当セクタを消去したうえ（ステップ
Ｓ１３）、該当セクタに同様にＲＯＭ３１の該当書き換
えデータを転送して書き込む（ステップＳ１４）。その
後、該当書き込みデータについてのベリファイ及びチェ
ックサム判断を同様に行って、これらが正常な場合は、
次のセクタの書き換え処理を行う。こうしてＲＯＭ３１
の各書き換えセクタのデータがフラッシュメモリ１１の
各セクタに順次書き込まれることによりフラッシュメモ
リ１１の各セクタのデータが順次書き換えられる。そし
て、ＲＯＭ３１の全てのプログラムデータがフラッシュ
メモリ１１に書き込まれ、ステップＳ１７の判定が
「Ｙ」となると、ＣＰＵ１２はステップＳ１８でＳＲＡ
Ｍ１３の書き換えステータスエリアに正常終了コードを
セットしステップＳ２０に移行する。

【００２３】一方、フラッシュメモリ１１に書き込んだ
データと書き込む前のデータとが不一致となりステップ
Ｓ１５で「Ｎ」と判定される場合、または双方のデータ
のチェックサムが不一致となりステップＳ１６で「Ｎ」
と判定される場合は、ステップＳ１９でＳＲＡＭ１３の
書き換えステータスエリアにエラーコードをセットした
後直ちにステップＳ２０に移行する。ステップＳ２０で
はＲＯＭ３１の処理移行プログラムＰＧ９を実行するこ
とによりフラッシュメモリ１１のプログラムに処理を移
行する。

【００２４】この場合、ＣＰＵ１２はフラッシュメモリ
１１の保護エリアのチェック用プログラムＰＧ３を実行
することにより、ステップＳ２１で電源制御部１６を制
御して外部基板３への電源供給を停止させ、かつステッ
プＳ２２でゲート１４を制御して外部基板３へのバスを
ディスエーブルにする。その後、保護エリアのエラー処
理プログラムＰＧ５の実行により、ステップＳ２３でＳ
ＲＡＭ１３の書き換えステータスエリアを内容を読み出
して、正常終了コードがセットされているか否かをステ
ップＳ２４で判断する。

【００２５】ここで書き換えステータスエリアにエラー
コードがセットされていれば、ステップＳ２５で表示手
段１９にエラー表示を行い、さらに外部基板３の電源供
給状態を点灯表示しているＬＥＤ３２に対しても点滅表
示を行ったのちステップＳ２６で再書き込み待ちとな
る。このような再書き込み待ち状態でスタートキー１７
が再び押下されるとステップＳ３以降の書き換え処理を
再び実行する。また、書き換えステータスエリアに正常
終了コードがセットされておりステップＳ２４で「Ｙ」
と判定される場合は、保護エリアの所定領域にＲＯＭ３
１のレビジョン番号を記憶したうえ、ＣＰＵ１２は保護
エリアのリスタート処理プログラムＰＧ６を実行して、
ステップＳ２７で通常処理を再開する。

【００２６】このようにフラッシュメモリ１１のデータ
を書き換える場合、ＲＯＭ３１のステータスエリアにデ
ータを書き換えるべきセクタ番号を記憶し、その書き換
えセクタ番号に従ったフラッシュメモリ１１のセクタの
みデータを書き換えるため、書き換えが不要な部分は書
き換えが行われず、従って書き換え時間を短縮すること
ができる。

【００２７】なお、書き込み処理の終了後の上記リスタ
ート処理ＰＧ６としては、本実施の形態のように通常処
理に復帰させる方法の他に、ＣＰＵ１２がプログラムの
実行中に定期的に行っているフォッチドッグ回路２１へ
のアクセスを停止することにより、ウオッチドック回路
２１からリセット回路２２に起動をかけてＣＰＵ１２を
リセットさせ、フラッシュメモリ１１のプログラムに復
帰させる方法がある。この場合、ＣＰＵ１２はリセット
された後にフラッシュメモリ１１のイニシャルプログラ
ムから実行し、その後各セクタのプログラムを実行す
る。また、書き込み処理の終了後にＣＰＵ１２を待機状
態させ、本電子機器の電源部１５のオフ→オンに基づく
パワーオン信号によりリセット回路２１からＣＰＵ１２
をリセットさせ、同様にＣＰＵ１２をフラッシュメモリ
１１のプログラムに復帰させる方法もある。

【００２８】また、書き換えプログラムの起動方法とし
ては、本実施の形態のようなスタートキー１７の押下の
他に、外部基板３が接続されている状態で電源を投入し
て起動する方法、外部基板３が接続されている状態でス
タートキー１７を押下しながら電源を投入して起動する
方法、及び通常処理中に外部基板３を接続することによ
り起動する方法がある。また、モードスイッチ１８を書
き換えモードに設定することのみにより行っても良い。

【００２９】なお、本実施の形態では、フラッシュメモ
リ１１のデータ書き換えは各セクタ毎に行っているが全
セクタ一括して行うようにしても良い。また、プログラ
ムデータの他に本装置の機能を定める機能設定データの
書き換えを行うようにしても良い。また、表示手段１９
としては、ＬＥＤやＬＣＤの他に、トーン信号等を送出
するトーン発生器等がある。

【００３０】

【発明の効果】以上説明したように本発明によれば、メ
モリのデータの書き換えを行う書き換えプログラムを格
納する第１のエリアと，メモリのデータ書き換え領域分
の書き換え用データを格納する第２のエリアとを有する
ＲＯＭを搭載した外部基板を設け、所定の操作を検出す
ると接続された外部基板のＲＯＭの第１のエリアの書き
換えプログラムを実行し、メモリのデータ書き換え領域
を消去すると共に、第２のエリアの書き換え用データを
その消去領域に格納するようにしたので、フラッシュメ
モリ等のメモリのプログラム等を変更する場合、メモリ
の付け替えを行う必要がなく、また装置内に予め別のメ
モリデバイスを用意してそのデバイスに書き換えプログ
ラムを常駐させる必要もないことから、装置をコストア
ップせずに容易にデータを書き換えできる。また、書き
換えを必要とする領域のみデータを書き換えることが可
能になる。また、ＲＯＭにメモリのデータ書き換え領域
を示すブロック番号を記憶する第３のエリアを設けると
共に、第２のエリアにはメモリのブロック単位の書き換
え用データを格納し、第３のエリアに記憶されたブロッ
ク番号に従って第２のエリアの書き換えデータを読み出
しメモリの対応するブロックに転送するので、書き換え
を必要とする領域のデータを確実に書き換えることがで
きる。

【００３１】また、メモリのデータと不揮発性メモリの
データとを比較し双方のデータが異なる場合に不揮発性
メモリのデータをメモリに書き込むので、必要なデータ
のみを確実にメモリに書き込むことが可能になる。ま
た、接続された外部基板に対し電源供給を行うと共に、
外部基板との間のアドレスバス及びデータバスを接続可
能にした後に書き換え処理に移行するので、外部基板接
続時にＣＰＵやＲＯＭの破壊等を防止できる。また、メ
モリのデータ書き換えの終了後の所定の条件によりメモ
リのプログラム実行処理に復帰させるようにしたので、
ＣＰＵは新たに書き換えられたメモリのプログラム処理
に確実かつ速やかに移行できる。また、表示手段と、メ
モリのデータ書き換えの正否をチェックするチェック手
段とを設け、チェック手段のチェック結果がエラーとな
る場合に表示手段にエラー表示を行うようにしたので、
データの書き換えの正否を的確に認識できる。また、外
部基板に、電源供給表示及び前記表示制御手段の制御に
基づくエラー表示を行う表示器を設けたので、外部基板
が稼働中であることを容易に認識できる。

【図面の簡単な説明】

【図１】本発明の電子機器の構成を示すブロック図で
ある。

【図２】電子機器のフラッシュメモリ及び外部基板の
ＲＯＭの各データ構成を示す図である。

【図３】電子機器のＣＰＵのデータ書き換え動作を示
すフローチャートである。

【符号の説明】

１…電子機器、３…外部基板、１１…フラッシュメモ
リ、１２…ＣＰＵ、１４…ゲート、１６…電源制御部、
１９…表示手段、３１…ＲＯＭ、３２…ＬＥＤ。

Claims

【特許請求の範囲】

【請求項１】データが格納されると共に、前記データ
の書き換えが可能なメモリと、前記メモリをアクセスし
て所定の処理を行うＣＰＵとからなる電子機器におい
て、前記メモリのデータの書き換えを行う書き換えプログラ
ムを格納する第１のエリアと，前記メモリのデータ書き
換え領域分の書き換え用データを格納する第２のエリア
とを有する不揮発性メモリを搭載した外部基板と、所定
の操作を検出すると接続された外部基板の不揮発性メモ
リの第１のエリアの書き換えプログラムを実行し、前記
メモリの前記データ書き換え領域を消去すると共に、第
２のエリアの書き換え用データを該消去領域に転送して
格納する制御手段とを備えたことを特徴とする電子機
器。
【請求項２】請求項１において、前記不揮発性メモリに前記メモリのデータ書き換え領域
を示すブロック番号を記憶する第３のエリアを設けると
共に、前記第２のエリアには前記メモリのブロック単位
の書き換え用データを格納し、制御手段は、第３のエリ
アに記憶されたブロック番号に従って第２のエリアの書
き換えデータを読み出し前記メモリの対応するブロック
に転送することを特徴とする電子機器。
【請求項３】請求項１において、制御手段は前記メモリのデータと前記不揮発性メモリの
データとを比較し双方のデータが異なる場合にこの不揮
発性メモリのデータをメモリに書き込むことを特徴とす
る電子機器。
【請求項４】請求項１において、所定の操作が検出されると制御手段は接続された外部基
板に対し電源供給を行うと共に、外部基板との間のアド
レスバス及びデータバスを接続可能にした後、前記書き
換えプログラムを実行することを特徴とする電子機器。
【請求項５】請求項１において、前記メモリのデータ書き換えの終了後の所定の条件によ
り前記メモリのプログラム実行処理に復帰させるリスタ
ート手段を備えたことを特徴とする電子機器。
【請求項６】請求項１において、表示手段と、前記メモリのデータ書き換えの正否をチェ
ックするチェック手段と、チェック手段のチェック結果
がエラーとなる場合に表示手段にエラー表示を行う表示
制御手段とを備えたことを特徴とする電子機器。
【請求項７】請求項４または請求項６において、前記外部基板に、電源供給表示及び前記表示制御手段の
制御に基づくエラー表示を行う表示器を備えたことを特
徴とする電子機器。