JP2004185199A - メモリシステム及びその制御方法 - Google Patents
メモリシステム及びその制御方法 Download PDFInfo
- Publication number
- JP2004185199A JP2004185199A JP2002349867A JP2002349867A JP2004185199A JP 2004185199 A JP2004185199 A JP 2004185199A JP 2002349867 A JP2002349867 A JP 2002349867A JP 2002349867 A JP2002349867 A JP 2002349867A JP 2004185199 A JP2004185199 A JP 2004185199A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory module
- bus
- module
- replaced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
- G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2094—Redundant storage or storage space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Abstract
【課題】実装面積や価格上昇を抑制しつつホットスワップ機能を実現するメモリシステム、及び該メモリシステムを搭載した情報処理装置を提供する。
【解決手段】メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、任意のメモリモジュールを交換する際に、バスを単一方向バスから双方向バスに切り換え、交換するメモリモジュールに対するアクセス要求時に、該メモリモジュールのアドレス空間に対応するハードディスク装置内の記憶領域にアクセスする。また、交換するメモリモジュールのアドレス空間に対応するデータをハードディスク装置から記憶手段にコピーし、該メモリモジュールに対するアクセス要求時に、該アドレス空間に対応する記憶手段の記憶領域にアクセスする。さらに、交換するメモリモジュールを取り外すことで切断されるバス接続を短絡する。
【選択図】 図１
【解決手段】メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、任意のメモリモジュールを交換する際に、バスを単一方向バスから双方向バスに切り換え、交換するメモリモジュールに対するアクセス要求時に、該メモリモジュールのアドレス空間に対応するハードディスク装置内の記憶領域にアクセスする。また、交換するメモリモジュールのアドレス空間に対応するデータをハードディスク装置から記憶手段にコピーし、該メモリモジュールに対するアクセス要求時に、該アドレス空間に対応する記憶手段の記憶領域にアクセスする。さらに、交換するメモリモジュールを取り外すことで切断されるバス接続を短絡する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置で用いるメモリシステムに関し、特に複数のメモリモジュールを一筆書き状に直列に接続することでバスが構成されたメモリシステムに関する。
【０００２】
【従来の技術】
近年のパーソナルコンピュータやサーバコンピュータ等の情報処理装置では、ＣＰＵによる処理の高速化やプログラムの大規模化に伴ってメモリシステムに対するアクセスの高速化や記憶容量の増大要求が益々高まっている。
【０００３】
記憶容量が大きいメモリシステムとしては、例えばＲＡＭやＲＯＭ等の複数の半導体メモリを搭載したメモリモジュールを複数個備えた図２０に示すような構成が一般に知られている（例えば、特許文献１参照）。
【０００４】
図２０に示したメモリシステムは、複数の（図では４つ）メモリモジュール１０２（１０２１〜１０２４）と、それらに対するＣＰＵ１０１からのアクセス動作を制御するメモリコントローラ１０３とを有し、各メモリモジュール１０２とメモリコントローラ１０３とがバスでそれぞれ接続された構成である。バスは、メモリコントローラとメモリモジュール間でデータやアドレス信号を双方向に伝送するために共通に使用される線路であり、メモリモジュール１０２は、コネクタ等のスタブ（分岐手段）を介してそれぞれバスに並列に接続される。したがって、例えば図２０に示すように故障したメモリモジュール（図２０ではメモリモジュール１０２２）を取り外しても、それ以外のメモリモジュール１０２１、１０２３、１０２４とメモリコントローラ１０３との接続は維持される。
【０００５】
ところで、近年の情報処理装置では、上述したようにＣＰＵによる処理の高速化が進んだ結果、バスを利用して伝送されるデータやアドレス信号の伝送速度もより高速化されつつある。高速な信号をバスを利用して伝送すると、スタブやバス端で反射等が発生し、各メモリモジュールで受信する信号波形が歪むために正しい情報を受信できなくなる。
【０００６】
このような問題を解決するため、複数のメモリモジュールを、それぞれが有するバッファ部を介してリング状に直列接続した、図２１に示すようなメモリシステムの構成が提案されている（例えば、非特許文献１参照）。
【０００７】
図２１は、ＲＡＭＬＩＮＫメモリシステムと呼ばれる構成であり、メモリコントローラ１１３と複数の（図では４つ）メモリモジュール１１２（１１２１〜１１２４）とを一筆書き状に接続することで、スタブやバス端を無くして反射等の発生を抑制し、高速伝送を実現している。通常、ＲＡＭＬＩＮＫメモリシステムではバスの利用効率を上げるために信号の伝送方向を一方向のみに固定した単一方向バスが採用される。したがって、メモリコントローラ１１３とメモリモジュール１１２間で双方向に信号を送受信する場合は、伝送方向が逆の２つの単一方向バスを設ければよい。なお、図２１ではメモリモジュール１１２２を取り外した様子を示しているが、実際のメモリシステムでは故障が発生しない限り取り外されることはない。
【０００８】
【特許文献１】
特開平２−２７８３５３号公報
【０００９】
【非特許文献１】
Ｉｖａｎ Ｔｖｉｎｇ， ”Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｕｓｉｎｇ ＳＣＩ”， ＤＴＨ ＩＤ−Ｅ ５７９．， ｐｐ９３−９４， ２８ Ａｕｇｕｓｔ， １９９４． インターネット
＜ＵＲＬ： ＨＹＰＥＲＬＩＮＫ ”ｈｔｔｐ：／／ｗｗｗ．ＳＣＩｚｚＬ．ｃｏｍ／ＨｏｗＴｏＧｅｔＳＣＩｄｏｘ．ｈｔｍｌ” ｈｔｔｐ：／／ｗｗｗ．ＳＣＩｚｚＬ．ｃｏｍ／ＨｏｗＴｏＧｅｔＳＣＩｄｏｘ．ｈｔｍｌ＞
【００１０】
【発明が解決しようとする課題】
例えば、インターネット等のネットワークに接続されるサーバコンピュータでは、装置電源をＯＦＦすることが短時間であっても容認されないため、装置電源をＯＮにしたままモジュール交換を可能にするホットスワップ（またはホットプラグ）機能が要求される。
【００１１】
上述したＲＡＭＬＩＮＫメモリシステムでは、複数のメモリモジュールを一筆書き状に接続することでバス構成が維持されるため、図２１に示したようにメモリモジュールを一つでも取り外すとバスが切断されてしまう。すなわち、あるメモリモジュールで故障等が発生した場合、装置電源をＯＦＦにして該メモリモジュールを交換しなければならないため、ホットスワップ機能が実現できない問題がある。
【００１２】
そのような問題に対処するために、例えば、図２２に示すように、図２１に示したＲＡＭＬＩＮＫメモリシステムを２系統備え、一方を通常使用するメイン系とし、他方をメイン系のデータがコピーされた予備のミラー系とする構成が考えられる。このような構成にすれば、メイン系で故障が発生しても、ミラー系へメモリコントローラによるアクセス動作を切り換えることで、故障が発生したメモリモジュールのホットスワップが可能となる。
【００１３】
しかしながら、図２２に示した構成では、ミラー系にメイン系と同じ記憶容量が必要となるため、メモリモジュール数が増えて装置が高額となり、実装面積が増えることで装置が大型化してしまう。
【００１４】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、実装面積や価格上昇を抑制しつつホットスワップ機能を実現するメモリシステム、及びその制御方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため本発明のメモリシステムは、データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することでバスが形成されるメモリシステムであって、
前記メモリモジュールに格納されたデータがコピーされるハードディスク装置と、
任意のメモリモジュールを交換する際に、前記バスを、単一方向に信号の送受信が可能な単一方向バスから双方向に信号の送受信が可能な双方向バスに切り換えると共に、前記交換するメモリモジュールのアドレス空間を検出し、前記交換するメモリモジュールに対するアクセス要求時に、該検出したアドレス空間に対応する前記ハードディスク装置内のメモリ領域にアクセスするための制御手段と、
を有し、
前記バッファ部は、
前記バスを、前記制御手段からの指示にしたがって前記単一方向バスまたは前記双方向バスとして動作させるためのバッファ回路を有する構成である。
【００１６】
または、データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することでバスが形成されるメモリシステムであって、
前記メモリモジュールに格納されたデータがコピーされるハードディスク装置と、
任意のメモリモジュールに格納されたデータが一時的にコピーされる記憶手段と、
任意のメモリモジュールを交換する際に、前記バスを、単一方向に信号の送受信が可能な単一方向バスから双方向に信号の送受信が可能な双方向バスに切り換えると共に、前記交換するメモリモジュールのアドレス空間を検出し、該検出したアドレス空間の対応するデータを前記ハードディスク装置から前記記憶手段にコピーし、前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記記憶手段のメモリ領域にアクセスするための制御手段と、
を有し、
前記バッファ部は、
前記バスを、前記制御手段からの指示にしたがって前記単一方向バスまたは前記双方向バスとして動作させるためのバッファ回路を有する構成である。
【００１７】
上記メモリシステムは、任意のメモリモジュールを交換する際に、該メモリモジュールを取り外すことで切断されるバス接続を復帰させるための短絡手段を有していてもよい。
【００１８】
また、本発明のメモリシステムの他の構成は、データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することで単一方向に信号の送受信が可能な単一方向バスが形成されるメモリシステムであって、
前記メモリモジュールに格納されたデータがコピーされるハードディスク装置と、
任意のメモリモジュールに格納されたデータが一時的にコピーされる記憶手段と、
任意のメモリモジュールを交換する際に、該交換するメモリモジュールを取り外すことで切断されるバス接続を復帰させるための短絡手段と、
任意のメモリモジュールを交換する際に、該交換するメモリモジュールのアドレス空間を検出し、該検出したアドレス空間の対応するデータを前記ハードディスク装置から前記記憶手段にコピーし、前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記記憶手段のメモリ領域にアクセスするための制御手段と、
を有する構成である。
【００１９】
ここで、前記短絡手段は、
前記交換するメモリモジュールに代わって挿入される、該メモリモジュールを取り外すことで切断されるバス接続を短絡するための短絡線路を備えたダミーモジュールであってもよく、
前記短絡手段として、メモリモジュールを取り外すことで切断されるバス接続を短絡または開放するためのＦＥＴスイッチを前記メモリモジュールに対応してそれぞれ設け、
前記制御手段は、
任意のメモリモジュールを交換する際に、該交換するメモリモジュールに対応して設けられたＦＥＴスイッチをＯＮさせ、他のメモリモジュールに対応して設けられたＦＥＴスイッチをＯＦＦさせるための制御信号を生成してもよく、
前記短絡手段として、メモリモジュールを取り外すことで切断されるバス接続を、前記メモリモジュールの取り外し時に短絡し、前記メモリモジュールの挿入時に該短絡を解除するショートピンを備えたコネクタを前記メモリモジュールに対応してそれぞれ設けてもよい。
【００２０】
また、前記記憶手段は、
データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えたミラー用メモリモジュールであってもよく、
グラフィック用メモリであってもよく、
前記交換するメモリモジュールを除く他のメモリモジュールの空きメモリ領域であってもよい。
【００２１】
一方、本発明のメモリシステムの制御方法は、データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することでバスが形成されるメモリシステムの制御方法であって、
前記メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、
任意のメモリモジュールを交換する際に、前記バスを、単一方向に信号の送受信が可能な単一方向バスから双方向に信号の送受信が可能な双方向バスに切り換え、
前記交換するメモリモジュールのアドレス空間を検出し、
前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記ハードディスク装置内のメモリ領域にアクセスする方法である。
【００２２】
または、データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することでバスが形成されるメモリシステムの制御方法であって、
前記メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、
任意のメモリモジュールを交換する際に、前記バスを、単一方向に信号の送受信が可能な単一方向バスから双方向に信号の送受信が可能な双方向バスに切り換え、
前記交換するメモリモジュールのアドレス空間を検出し、
該検出したアドレス空間に対応するデータを前記ハードディスク装置から記憶手段にコピーし、
前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記記憶手段のメモリ領域にアクセスする方法である。
【００２３】
または、データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することで単一方向に信号の送受信が可能な単一方向バスが形成されるメモリシステムの制御方法であって、
前記メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、
任意のメモリモジュールを交換する際に、該交換するメモリモジュールを取り外すことで切断されたバスを短絡させ、
前記交換するメモリモジュールのアドレス空間を検出し、
該検出したアドレス空間に対応するデータを前記ハードディスク装置から記憶手段にコピーし、
前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記記憶手段のメモリ領域にアクセスする方法である。
【００２４】
ここで、任意のメモリモジュールを交換する際に、該交換するメモリモジュールを取り外すことで切断されるバスを短絡するための短絡線路を備えたダミーモジュールを、前記交換するメモリモジュールに代わって挿入してもよく、
交換するメモリモジュールに対応して設けた、該メモリモジュールを取り外すことで切断されるバスを短絡または開放するためのＦＥＴスイッチをＯＮさせ、他のメモリモジュールに対応して設けた前記ＦＥＴスイッチをＯＦＦさせてもよく、
交換するメモリモジュールの対応するコネクタに設けた、前記交換するメモリモジュールを取り外すことで切断されるバスを短絡または開放するためのショートピンを短絡させ、他のメモリモジュールに対応して設けた前記ショートピンの短絡を解除させてもよい。
【００２５】
また、前記記憶手段は、
データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えたミラー用メモリモジュールであってもよく、
グラフィック用メモリであってもよく、
前記交換するメモリモジュールを除く他のメモリモジュールの空きメモリ領域であってもよい。
【００２６】
上記のようなメモリシステム及びその制御方法では、メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、任意のメモリモジュールを交換する際に、バスを単一方向バスから双方向バスに切り換え、交換するメモリモジュールのアドレス空間を検出し、該メモリモジュールに対するアクセス要求時に、検出したアドレス空間に対応するハードディスク装置内のメモリ領域にアクセスすることで、メモリモジュールの数を増やすことなくホットスワップ機能を実現できる。
【００２７】
また、任意のメモリモジュールを交換する際に、該メモリモジュールのアドレス空間を検出し、該アドレス空間の対応するデータをハードディスク装置から記憶手段にコピーし、交換するメモリモジュールに対するアクセス要求時に、検出したアドレス空間に対応する記憶手段のメモリ領域にアクセスすることで、ハードディスク装置に比べて高速にアクセス可能な記憶手段にアクセスするため、交換するメモリモジュールに対応するメモリ領域に対するアクセス時間を短縮できる。
【００２８】
さらに、任意のメモリモジュールを交換する際に、該メモリモジュールを取り外すことで切断されるバスを短絡させ、交換するメモリモジュールのアドレス空間を検出し、検出したアドレス空間に対応するデータをハードディスク装置から記憶手段にコピーし、交換するメモリモジュールに対するアクセス要求時に、該アドレス空間に対応する記憶手段のメモリ領域にアクセスすることで、メモリモジュールの交換時もメモリシステムを単一方向バスで動作させることができるため、バスの利用効率の低下が防止される。
【００２９】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００３０】
（第１の実施の形態）
図１は本発明のメモリシステムの第１の実施の形態の構成を示すブロック図である。
【００３１】
図１に示すように、第１の実施の形態のメモリシステムは、複数の（図では４つ）メモリモジュール２（２１〜２４）と、メモリモジュール２に対するＣＰＵ１からのアクセス動作を制御する第１のメモリコントローラ３と、全てのメモリモジュール２のデータがコピーされる（ミラーリングされる）ハードディスク装置４と、ハードディスク装置４に対するＣＰＵ１からのアクセス動作を制御する第２のメモリコントローラ５とを有し、複数のメモリモジュール２と第１のメモリコントローラ３とがリング状に直列接続された構成である。メモリモジュール２は、データが格納される複数の半導体メモリ２００と、バスと半導体メモリ間で信号を送受信するためのバッファ部３００とを有する構成である。図１ではメモリシステムが４つのメモリモジュール２１〜２４を有する構成を示しているが、メモリモジュールの数は４つに限定されるものではなく、いくつであってもよい。また、バッファ部３００は独立して設ける必要はなく、半導体メモリ２００内に備えていてもよい。
【００３２】
図２に示すように、バッファ部３００は、入力端と出力端とが互いに接続された２つのバッファ回路を３組備え、自モジュール内の半導体メモリ２００、及び隣接するメモリモジュール２または第１のメモリコントローラ３とそれぞれ双方向に信号の送受信が可能な構成である。
【００３３】
図３（ａ）に示すように、第１のメモリコントローラ３は、入力端と出力端とが互いに接続されたバッファ回路３１、３２を２組備え、隣接するメモリモジュール２と双方向に信号の送受信が可能な構成である。また、図３（ｂ）に示すように、第２のメモリコントローラ５は、ドライバ回路５１とレシーバ回路５２とを備え、ハードディスク装置４と双方向に信号の送受信が可能な構成である。
【００３４】
本実施形態では、複数のメモリモジュール２と第１のメモリコントローラ３間を接続するバスが、図１に示したように通常動作時は単一方向バスとして使用され、図４に示すように任意のメモリモジュール（図４ではメモリモジュール２２）のホットスワップ時は双方向バスとして使用される。これらのバス方式の切り換えは、ＣＰＵ１から第１のメモリコントローラ３を介して各メモリモジュール２のバッファ部３００へ送信される制御信号にしたがって各バッファ部３００のバッファ回路３１、３２の動作を切り換えることで実現する。
【００３５】
また、故障により交換するメモリモジュール（以下、故障メモリモジュールと称す）２に対するＣＰＵ１からのアクセス要求がある場合は、該メモリモジュール２に代わって第２のメモリコントローラ５を介してハードディスク装置４へアクセスする。ハードディスク装置４には、上述したように全てのメモリモジュール２のデータがミラーリングされているため、故障メモリモジュール２のホットスワップが可能になる。
【００３６】
次に、本実施形態のメモリシステムの動作について図面を用いて説明する。
【００３７】
図５は本発明のメモリシステムの第１の実施の形態の動作を示すフローチャートである。以下に記載するメモリシステムの動作では、情報処理装置が有するＣＰＵ１によってメモリモジュール２、第１のメモリコントローラ３、及び第２のメモリコントローラ５が制御される例を説明するが、メモリシステムの動作は第１のメモリコントローラ３及び第２のメモリコントローラ５で制御することも可能である。その場合、第１のメモリコントローラ３及び第２のメモリコントローラ５は、ＣＰＵ１からのコマンドにしたがって以下に記載する処理を実行する、例えばＤＳＰ等で構成される。
【００３８】
図５に示すように、通常動作時、ＣＰＵ１は所定の周期毎にメモリシステムの各メモリモジュール２に格納されたデータをハードディスク装置４にコピー（ミラーリング）する（ステップＡ１）。続いて、メモリモジュール２で故障が発生していないか否かを監視し（ステップＡ２）、故障が発生していない場合はステップＡ１の処理に戻ってハードディスク装置４に対するミラーリング処理を続行する。
【００３９】
任意のメモリモジュール２で故障が発生した場合、ＣＰＵ１は故障メモリモジュールの取り外しを可能にするためのホットスワップ実行処理を開始する（ステップＡ３）。ホットスワップ実行処理は、情報処理装置が有する入力装置（キーボードやマウス等）を介して所定のコマンドが入力された場合やネットワーク等を介して所定のコマンドが送信された場合等に開始してもよい。
【００４０】
ホットスワップ実行処理では、まず故障メモリモジュールのアドレス空間（メモリ領域）を検出し（ステップＡ４）、故障メモリモジュールに対するアクセス要求がある場合にハードディスク装置４内のミラーリングされたデータにアクセスするよう第２のメモリコントローラ５を介したメモリ制御に切り換える（ステップＡ５）。また、各メモリモジュール２に第１のメモリコントローラ３に介してバス動作を単一方向バスから双方向バスへ切り換えるための制御信号を送信する（ステップＡ６）。以降、図４に示すように第１のメモリコントローラ３と各メモリモジュール２とは故障メモリモジュールを迂回するバス経路を使用してデータの送受信を行う。
【００４１】
故障メモリモジュールが取り外されると、該メモリモジュールへのアクセス要求に対して、代わりに第２のメモリコントローラ５を介してハードディスク装置４へアクセスされる。また、その他のメモリモジュールに対するアクセス要求があった場合は該メモリモジュールに対してアクセス可能なバス経路を利用して通常通りデータの送受信を行う（ステップＡ７）。
【００４２】
次に、ＣＰＵ１は、故障が回復したメモリモジュール（または新しいメモリモジュール）２を挿入するために、メモリモジュールの挿入を可能にするためのホットスワップ挿入処理の開始が要求されたか否かを確認する（ステップＡ８）。ホットスワップ挿入処理は、例えば情報処理装置が有する入力装置を介して所定のコマンドが入力された場合、あるいはネットワーク等を介して所定のコマンドが送信された場合等に開始される。ホットスワップ挿入処理が要求されていない場合はステップＡ７の処理に戻って上述したホットスワップ時の処理を続行する。
【００４３】
ホットスワップ挿入処理の開始が要求された場合、ＣＰＵ１は、まずハードディスク装置４へアクセスするように切り換えられた制御を、元のメモリモジュール２へアクセスするための制御に切り換える（ステップＡ９）。また、第１のメモリコントローラ３に対してバス動作を双方向バスから単一方向バスへ切り換えるための制御信号を送信する（ステップＡ１０）。そして、故障が回復したメモリモジュール（または新しいメモリモジュール）が挿入されると、故障メモリモジュールに対応するハードディスク装置４内のデータを、挿入されたメモリモジュール２にコピーし（ステップＡ１１）、通常動作に移行する。
【００４４】
本実施形態の構成によれば、メモリコントローラと複数のメモリモジュールとがリング状に直列接続されたメモリシステムであってもメモリモジュールの数を増やすことなくホットスワップ機能を実現できる。
【００４５】
（第２の実施の形態）
図６は本発明のメモリシステムの第２の実施の形態の構成を示すブロック図である。
【００４６】
図６に示すように、第２の実施の形態のメモリシステムは、図１に示した第１の実施の形態のメモリシステムに加えて、故障メモリモジュールのデータをコピーするためのミラー用メモリモジュール６を有する構成である。
【００４７】
本実施形態のメモリシステムでは、故障メモリモジュールのアドレス空間が検出されると、該検出されたアドレス空間に対応するハードディスク装置内のミラーリングされたデータがミラー用メモリモジュール６にコピーされる。そして、故障メモリモジュールへのアクセス要求があった場合は、第１のメモリコントローラを介してミラー用メモリモジュール６にアクセスされる。さらに、新しいメモリモジュールの挿入時は、ミラー用メモリモジュール６のデータがハードディスク装置及び挿入されたメモリモジュールにそれぞれコピーされる。その他の構成及び動作は第１の実施の形態のメモリシステムと同様であるため、その説明は省略する。
【００４８】
本実施形態のメモリシステムによれば、ホットスワップ機能を実現できると共に、故障メモリモジュールに対するアクセス要求時に、ハードディスク装置に比べて高速にアクセス可能なミラー用メモリモジュールへアクセスするため、故障メモリモジュールに対応するメモリ領域へのアクセス時間を第１の実施の形態よりも短縮できる。
【００４９】
（第３の実施の形態）
図７は本発明のメモリシステムの第３の実施の形態の構成を示すブロック図である。
【００５０】
図７に示すように、第３の実施の形態のメモリシステムは、図１に示した第１の実施の形態のメモリシステムに加えて、故障メモリモジュールのデータをコピーするためのグラフィック用メモリ７を有する構成である。グラフィック用メモリ７は、情報処理装置が予め備えているものを用いればよく、故障メモリモジュールのデータはグラフィック用メモリ７の空きメモリ領域にコピーされる。
【００５１】
本実施形態のメモリシステムでは、故障メモリモジュールのアドレス空間が検出されると、該検出されたアドレス空間に対応するハードディスク装置内のミラーリングされたデータがグラフィック用メモリ７にコピーされる。そして、故障メモリモジュールに対するアクセス要求があった場合は、第１のメモリコントローラを介してグラフィック用メモリ７にアクセスされる。さらに、新しいメモリモジュールの挿入時は、グラフィック用メモリ７内の故障メモリモジュールに対応するデータがハードディスク装置及び挿入されたメモリモジュールにそれぞれコピーされる。その他の構成及び動作は第１の実施の形態のメモリシステムと同様であるため、その説明は省略する。
【００５２】
本実施形態においても、第２の実施の形態と同様に、ホットスワップ機能を実現できると共に、故障メモリモジュールに対するアクセス要求時に、ハードディスク装置に比べて高速にアクセス可能なグラフィック用メモリへアクセスするため、故障メモリモジュールに対応するメモリ領域へのアクセス時間を第１の実施の形態よりも短縮できる。
【００５３】
（第４の実施の形態）
図８は本発明のメモリシステムの第４の実施の形態の構成を示すブロック図である。
【００５４】
図８に示すように、第４の実施の形態のメモリシステムでは、故障メモリモジュールのデータが、故障が発生していない他のメモリモジュールが備える半導体メモリの空きメモリ領域８にコピーされる。
【００５５】
本実施形態のメモリシステムでは、故障メモリモジュールのアドレス空間が検出されると、該検出されたアドレス空間に対応するハードディスク装置内のミラーリングされたデータが故障が発生していないメモリモジュールの空きメモリ領域８に分散してコピーされる。そして、故障メモリモジュールに対するアクセス要求があった場合は、第１のメモリコントローラを介して故障が発生していないメモリモジュールの空きメモリ領域８にアクセスされる。さらに、新しいメモリモジュールの挿入時は、故障が発生していないメモリモジュール内の、故障メモリモジュールに対応するデータがハードディスク装置及び挿入されたメモリモジュールにそれぞれコピーされる。その他の構成及び動作は第１の実施の形態のメモリシステムと同様であるため、その説明は省略する。
【００５６】
本実施形態においても、第２の実施の形態と同様に、ホットスワップ機能を実現できると共に、故障メモリモジュールに対するアクセス要求時に、ハードディスク装置に比べて高速にアクセス可能なメモリモジュールの空きメモリ領域へアクセスするため、故障メモリモジュールに対応するメモリ領域へのアクセス時間を第１の実施の形態よりも短縮できる。
【００５７】
（第５の実施の形態）
第１の実施の形態〜第４の実施の形態では、ホットスワップ時にメモリシステムを双方向バスで動作させるため、バスの利用効率が低下する。また、メモリモジュールを取り外した部位がバス端となるため、ホットスワップ時に信号の伝送速度を低下させなければならない可能性がある。
【００５８】
第５の実施の形態のメモリシステムは、ホットスワップ機能を実現すると共にホットスワップ時も単一方向バスで動作可能な構成である。
【００５９】
図９は本発明のメモリシステムの第５の実施の形態の構成を示すブロック図である。
【００６０】
図９に示すように、第５の実施の形態のメモリシステムは、複数の（図では３つ）メモリモジュール１２（１２１，１２３，１２４）と、メモリモジュール１２に対するＣＰＵ１１からのアクセス動作を制御する第１のメモリコントローラ１３と、全てのメモリモジュール１２のデータがコピーされる（ミラーリングされる）ハードディスク装置１４と、ハードディスク装置１４に対するＣＰＵ１１からのアクセス動作を制御する第２のメモリコントローラ１５とを有し、メモリモジュール１２と第１のメモリコントローラ１３とがリング状に直列接続された構成である。
【００６１】
メモリモジュール１２は、データが格納される複数の半導体メモリ２１０と、バスと半導体メモリ間で信号を送受信するためのバッファ部３１０とを有する構成である。また、本実施形態のメモリシステムでは、故障メモリモジュール（不図示のメモリモジュール１２２）に代えてメモリシステム内に挿入するためのダミーモジュール１６を備えている。図９ではメモリシステムが４つのメモリモジュール１２を有し、メモリモジュール１２２に代えてダミーモジュール１６が挿入された構成を示しているが、メモリモジュール１２の数は４つに限定されるものではなく、いくつであってもよい。また、バッファ部３１０は独立して設ける必要はなく、半導体メモリ２１０内に備えていてもよい。
【００６２】
図９に示すように、ダミーモジュール１６は、隣接する２つのメモリモジュール１２どうし（またはメモリモジュール１２と第１のメモリコントローラ１３）を接続するための短絡線路を備えた構成であり、故障メモリモジュール１２２のデータは、例えばミラーリングされたハードディスク装置１４から故障が発生していない他のメモリモジュール１２１，１２３，１２４の空きメモリ領域１８に分割してコピーされる。なお、故障メモリモジュールのデータは、第２の実施の形態または第３の実施の形態と同様にハードディスク装置からミラー用メモリモジュールあるいはグラフィック用メモリにコピーされてもよい。
【００６３】
図１０（ａ），（ｂ）に示すように、本実施形態のバッファ部３１０は、３つのバッファ回路を備え、自モジュール内の半導体メモリ２１０、及び隣接するメモリモジュール１２または第１のメモリコントローラ１３とそれぞれ単一方向に信号を送受信する構成である。図１０（ａ）は第１のメモリコントローラ１３からメモリモジュール１２１，１２３，１２４の方向に信号を伝送する場合の各バッファ部３１０の構成を示し、図１０（ｂ）はメモリモジュール１２４，１２３，１２１から第１のメモリコントローラ１３の方向に信号を伝送する場合の各バッファ部３１０の構成を示している。
【００６４】
メモリシステムは、図１０（ａ）に示したバッファ部３１０で接続される単一方向バス、または図１０（ｂ）に示したバッファ部３１０で接続される単一方向バスのいずれか一方のみを有していてもよく、両方の単一方向バスを有する構成であってもよい。本実施形態のダミーモジュール１６を有する構成は、バスの利用効率が低下するが、第１の実施の形態〜第４の実施の形態と同様にメモリシステムが双方向バスで動作する場合にも適用できる。そのような構成でもホットスワップ機能を実現できる。
【００６５】
図１１に示すように、本実施形態の第１のメモリコントローラ１３は、隣接するメモリモジュール１２に対してデータを送信するためのドライバ回路１３１と、隣接するメモリモジュール１２からデータを受信するためのレシーバ回路１３２とを有する構成である。第２のメモリコントローラ１５は、第１の実施の形態と同様に入力端と出力端とが互いに接続されたドライバ回路とレシーバ回路を備え、ハードディスク装置１４と双方向に信号を送受信する構成である（図３参照）。
【００６６】
次に、本実施形態のメモリシステムの動作について図面を用いて説明する。
【００６７】
図１２は本発明のメモリシステムの第５の実施の形態の動作を示すフローチャートである。以下に記載するメモリシステムの動作では、情報処理装置が有するＣＰＵ１１によってメモリモジュール１２、第１のメモリコントローラ１３、及び第２のメモリコントローラ１５が制御される例を説明するが、メモリシステムの動作は第１のメモリコントローラ１３及び第２のメモリコントローラ１５で制御することも可能である。その場合、第１のメモリコントローラ１３及び第２のメモリコントローラ１５は、ＣＰＵ１１からの所定のコマンドにしたがって以下に記載する処理を実行する、例えばＤＳＰ等で構成される。
【００６８】
図１２に示すように、通常動作時、ＣＰＵ１１は所定の周期毎にメモリシステムの各メモリモジュール１２に格納されたデータをハードディスク装置１４にコピー（ミラーリング）する（ステップＢ１）。続いて、メモリモジュール１２で故障が発生していないか否かを監視し（ステップＢ２）、故障が発生していない場合はステップＢ１の処理に戻ってハードディスク装置１４に対するミラーリング処理を続行する。
【００６９】
任意のメモリモジュール１２で故障が発生した場合、ＣＰＵ１１は故障メモリモジュール１２の取り外しを可能にするためのホットスワップ実行処理を開始する（ステップＢ３）。ホットスワップ実行処理は、情報処理装置が有する入力装置（キーボードやマウス等）を介して所定のコマンドが入力された場合やネットワーク等を介して所定のコマンドが送信された場合等に開始してもよい。
【００７０】
ホットスワップ実行処理では、まず故障メモリモジュール１２のアドレス空間（メモリ領域）を検出し（ステップＢ４）、該アドレス空間に対応するハードディスク装置１４内のデータを、故障が発生していない各メモリモジュール１２の空きメモリ領域１８に分散してコピーする（ステップＢ５）。
【００７１】
また、故障メモリモジュール１２へのアクセス要求に対して他のメモリモジュール１２内のミラーリングされたデータにアクセスするようメモリ制御を切り換える（ステップＢ６）。
【００７２】
故障メモリモジュール１２が取り外され、代わりにダミーモジュール１６が挿入されると、以降、故障メモリモジュール１２に対するアクセス要求があった場合は、対応する故障が発生していないメモリモジュールの空きメモリ領域１８へ単一方向バスを利用してアクセスする。また、故障が発生していないメモリモジュールに対するアクセス要求があった場合は該メモリモジュールに対して単一方向バスを利用して通常通りデータの送受信を行う（ステップＢ７）。
【００７３】
次に、ＣＰＵ１１は、故障が回復したメモリモジュール（または新しいメモリモジュール）１２を挿入するために、メモリモジュールを挿入可能にするためのホットスワップ挿入処理の開始が要求されたか否かを確認する（ステップＢ８）。ホットスワップ挿入処理は、例えば情報処理装置が有する入力装置を介して所定のコマンドが入力された場合、あるいはネットワーク等を介して所定のコマンドが送信された場合等に開始される。ホットスワップ挿入処理が要求されていない場合はステップＢ７の処理に戻って上述したホットスワップ時の処理を続行する。
【００７４】
ホットスワップ挿入処理の開始が要求された場合、ＣＰＵ１１は、まずメモリモジュール１２の空きメモリ領域１８へアクセスするように切り換えられた制御を、元のメモリモジュール１２へアクセスするための制御に切り換える（ステップＢ９）。そして、ダミーモジュール１６が取り外され、代わりに故障が回復したメモリモジュール（または新しいメモリモジュール）１２が挿入されると、故障メモリモジュールのアドレス空間に対応する各メモリモジュール内のデータを、挿入されたメモリモジュール１２にコピーし（ステップＢ１０）、通常動作に移行する。
【００７５】
本実施形態の構成によれば、ホットスワップ機能を実現できると共に、故障メモリモジュールに対するアクセス要求時に、ハードディスク装置に比べて高速にアクセス可能な故障が発生していないメモリモジュールの空きメモリ領域へアクセスするため、故障メモリモジュールに対応するメモリ領域へのアクセス時間を第１の実施の形態よりも短縮できる。さらに、ホットスワップ時もメモリシステムを単一方向バスで動作させることができるため、バスの利用効率の低下が防止される。
【００７６】
（第６の実施の形態）
図１３は本発明のメモリシステムの第６の実施の形態の構成を示すブロック図である。
【００７７】
図１３に示すように、第６の実施の形態のメモリシステムは、第５の実施の形態で示したダミーモジュールに代えて、各メモリモジュールとバスとの接続部位に、隣接する２つのメモリモジュール（またはメモリモジュールと第１のメモリコントローラ）のバスを接続または開放するためのＦＥＴスイッチ１９をそれぞれ備えた構成である。
【００７８】
故障メモリモジュールのデータは、第５の実施の形態と同様に、ハードディスク装置から、例えば故障が発生していない他のメモリモジュールの空きメモリ領域にコピーされる。故障メモリモジュールのデータは、第２の実施の形態または第３の実施の形態と同様にハードディスク装置からミラー用メモリモジュールあるいはグラフィック用メモリにコピーされてもよい。
【００７９】
また、第５の実施の形態と同様に、本実施形態のメモリシステムは、図１０（ａ）に示したバッファ部３１０で接続される単一方向バス、または図１０（ｂ）に示したバッファ部３１０で接続される単一方向バスのいずれか一方のみを有していてもよく、両方の単一方向バスを有する構成であってもよい。本実施形態のＦＥＴスイッチ１９を有する構成は、バスの利用効率が低下するが、第１の実施の形態〜第４の実施の形態と同様にメモリシステムが双方向バスで動作する場合にも適用できる。そのような構成でもホットスワップ機能を実現できる。さらに、メモリモジュールが有するバッファ部は独立して設ける必要はなく、半導体メモリ内に備えていてもよい。
【００８０】
図１４に示すように、本実施形態の第１のメモリコントローラ２３は、ＣＰＵから送信されるＦＥＴ制御信号をデコードし、メモリモジュール毎に設けられたＦＥＴスイッチをそれぞれＯＮ／ＯＦＦさせるデコーダ２４を有する構成である。デコーダ２４は、ＦＥＴ制御信号にしたがって故障メモリモジュールに対応するＦＥＴスイッチ１９をＯＮさせ、故障が発生していないメモリモジュールに対応するＦＥＴスイッチ１９をＯＦＦさせる。図１４では、メモリシステムが４つのメモリモジュールを備え、ＣＰＵから送信される３ビットのＦＥＴ制御信号Ｃ［２：０］をデコードすることで４つのＦＥＴスイッチＳ０〜Ｓ４のＯＮ／ＯＦＦを制御する例を示している。ＦＥＴ制御信号のビット数及びデコード数はメモリモジュール数に対応して適宜設定すればよい。
【００８１】
次に、本実施形態のメモリシステムのホットスワップ時の動作について図面を用いて説明する。
【００８２】
図１５は本発明のメモリシステムの第６の実施の形態の動作を示すフローチャートである。以下に記載するメモリシステムの動作は、情報処理装置が有するＣＰＵによってメモリモジュール及び第１、第２のメモリコントローラが制御される場合を例にして説明するが、第１、第２のメモリコントローラによりメモリシステムの動作を制御する構成も可能である。その場合、第１、第２のメモリコントローラは、所定のコマンドにしたがって以下の処理を実行する、例えばＤＳＰ等で構成される。
【００８３】
図１５に示すように、通常動作時、ＣＰＵは所定の周期毎にメモリシステムの各メモリモジュールに格納されたデータをハードディスク装置にコピー（ミラーリング）する（ステップＣ１）。そして、各メモリモジュール内で故障が発生していないか否かを監視し（ステップＣ２）、故障が発生していない場合はステップＣ１の処理に戻って各メモリモジュールのデータのハードディスク装置に対するミラーリングを続行する。
【００８４】
任意のメモリモジュールで故障が発生した場合、ＣＰＵは故障メモリモジュールの取り外しを可能にするためのホットスワップ実行処理を開始する（ステップＣ３）。ホットスワップ実行処理は、情報処理装置が有する入力装置（キーボードやマウス等）を介して所定のコマンドが入力された場合やネットワーク等を介して所定のコマンドが送信された場合等に開始してもよい。
【００８５】
ホットスワップ実行処理では、まず故障メモリモジュールのアドレス空間（メモリ領域）を検出し（ステップＣ４）、該メモリ領域に対応するハードディスク装置内のデータを、故障が発生していない各メモリモジュールの空きメモリ領域に分散してコピーする（ステップＣ５）。また、故障メモリモジュールへのアクセス要求に対して他のメモリモジュール内のミラーリングされたデータにアクセスするようメモリ制御を切り換える（ステップＣ６）。
【００８６】
さらに、故障メモリモジュールに対応するＦＥＴスイッチ１９をＯＮさせ、故障が発生していないメモリモジュールに対応するＦＥＴスイッチ１９をＯＦＦさせるためのＦＥＴ制御信号を第１のメモリコントローラ２３に送信する（ステップＣ７）。
【００８７】
故障メモリモジュールが取り外されると、以降、故障メモリモジュールに対するアクセス要求があった場合は、対応する故障が発生していないメモリモジュールの空きメモリ領域へ単一方向バスを利用してアクセスを行う。また、故障が発生していないメモリモジュールに対するアクセス要求があった場合は該メモリモジュールに対して単一方向バスを利用して通常通りデータの送受信を行う（ステップＣ８）。
【００８８】
次に、ＣＰＵは、故障が回復したメモリモジュール（または新しいメモリモジュール）を挿入するために、メモリモジュールを挿入可能にするためのホットスワップ挿入処理の開始が要求されたか否かを確認する（ステップＣ９）。ホットスワップ挿入処理は、例えば情報処理装置が有する入力装置を介して所定のコマンドが入力された場合、あるいはネットワーク等を介して所定のコマンドが送信された場合等に開始される。ホットスワップ挿入処理が要求されていない場合はステップＣ８の処理に戻って上述したホットスワップ時の処理を続行する。
【００８９】
ホットスワップ挿入処理の開始が要求された場合、ＣＰＵは、まずメモリモジュールの空きメモリ領域へアクセスするように切り換えられた制御を、元のメモリモジュールへアクセスするための制御に切り換える（ステップＣ１０）。また、全てのメモリモジュールに対応するＦＥＴスイッチ１９をＯＦＦさせるためのＦＥＴ制御信号を第１のメモリコントローラ２３に送信する（ステップＣ１１）。そして、故障が回復したメモリモジュール（または新しいメモリモジュール）が挿入されると、故障を検出していたアドレス空間に対応する各メモリモジュールの空きメモリ領域内のデータを、挿入されたメモリモジュールにコピーし（ステップＣ１２）、通常動作に移行する。
【００９０】
本実施形態の構成によれば、第５の実施の形態と同様に、ホットスワップ機能を実現できると共に、故障メモリモジュールに対するアクセス要求時に、ハードディスク装置に比べて高速にアクセス可能な故障が発生していないメモリモジュールの空きメモリ領域へアクセスするため、故障メモリモジュールに対応するメモリ領域へのアクセス時間を第１の実施の形態よりも短縮できる。さらに、ホットスワップ時もメモリシステムを単一方向バスで動作させることができるため、バスの利用効率の低下が防止される。
【００９１】
（第７の実施の形態）
図１６は本発明のメモリシステムの第７の実施の形態の構成を示すブロック図である。
【００９２】
図１６に示すように、第７の実施の形態のメモリシステムは、第６の実施の形態で示した第１のメモリコントローラと複数のメモリモジュール間を接続するバスのリングが切断され、バス端が終端抵抗器６０等で終端された構成である。図１６では第１のメモリコントローラからメモリモジュールの方向にデータが伝送される単一方向バスを備えた構成を示しているが、メモリモジュールから第１のメモリコントローラの方向にデータが伝送される単一方向バスを備えていてもよく、それら２つの単一方向バスをそれぞれ備えた構成であってもよい。また、本実施形態のＦＥＴスイッチを有する構成は、バスの利用効率が低下するが、第１の実施の形態〜第４の実施の形態と同様にメモリシステムが双方向バスで動作する場合にも適用できる。そのような構成でもホットスワップ機能を実現できる。その他の構成及びホットスワップ時の動作は第６の実施の形態のメモリシステムと同様であるため、その説明は省略する。
【００９３】
本実施形態の構成によれば、図１６に示すような、リング状に接続されず、かつメモリコントローラと複数のメモリモジュールとがバスで直列接続されたメモリシステムであっても、第５の実施の形態と同様に、ホットスワップ機能を実現できると共に、ホットスワップ時における故障メモリモジュールに対応するメモリ領域へのアクセス時間を短縮できる。さらに、ホットスワップ時もメモリシステムを単一方向バスで動作させるため、バスの利用効率の低下が防止される。
【００９４】
（第８の実施の形態）
図１７は本発明のメモリシステムの第８の実施の形態の構成を示すブロック図であり、図１８は図１７に示したコネクタの構成を示す要部拡大図である。
【００９５】
図１７に示すように、第８の実施の形態のメモリシステムは、第７の実施の形態及び第８の実施の形態で示したＦＥＴスイッチに代えて、隣接する２つのメモリモジュール（またはメモリモジュールと第１のメモリコントローラ）をメモリモジュールの取り外し時に短絡するためのショートピン７１を備えたコネクタ７０を有する構成である。
【００９６】
ショートピン７１は、図１８（ａ）に示すようにメモリモジュールが無いときに互いに短絡するようコネクタ７０上に対向して配置され、図１８（ｂ）に示すようにメモリモジュールの挿入時は該メモリモジュールにより短絡が解除される。
【００９７】
故障メモリモジュールのデータは、ハードディスク装置から、例えば故障が発生していない他のメモリモジュールの空きメモリ領域にコピーされる。故障メモリモジュールのデータは、第２の実施の形態または第３の実施の形態と同様にハードディスク装置からミラー用メモリモジュールあるいはグラフィック用メモリにコピーされてもよい。
【００９８】
また、第５の実施の形態と同様に、本実施形態のメモリシステムは、図１０（ａ）に示したバッファ部３１０で接続される単一方向バス、または図１０（ｂ）に示したバッファ部３１０で接続される単一方向バスのいずれか一方のみを有していてもよく、両方の単一方向バスを有する構成であってもよい。また、本実施形態のショートピン７１を有する構成は、バスの利用効率が低下するが、第１の実施の形態〜第４の実施の形態と同様にメモリシステムが双方向バスで動作する場合にも適用できる。そのような構成でもホットスワップ機能を実現できる。さらに、メモリモジュールが有するバッファ部は独立して設ける必要はなく、半導体メモリ内に備えていてもよい。
【００９９】
次に、本実施形態のメモリシステムのホットスワップ時の動作について図面を用いて説明する。
【０１００】
図１９は本発明のメモリシステムの第８の実施の形態の動作を示すフローチャートである。以下に記載するメモリシステムの動作は、情報処理装置が有するＣＰＵによってメモリモジュール及び第１、第２のメモリコントローラが制御される場合を例にして説明するが、第１、第２のメモリコントローラによりメモリシステムの動作を制御する構成も可能である。その場合、第１、第２のメモリコントローラは、所定のコマンドにしたがって以下の処理を実行する、例えばＤＳＰ等で構成される。
【０１０１】
図１９に示すように、通常動作時、ＣＰＵは所定の周期毎にメモリシステムの各メモリモジュールに格納されたデータをハードディスク装置にコピー（ミラーリング）する（ステップＤ１）。続いて、各メモリモジュール内で故障が発生していないか否かを監視し（ステップＤ２）、故障が発生していない場合はステップＤ１の処理に戻って各メモリモジュールのデータのハードディスク装置に対するミラーリングを続行する。
【０１０２】
任意のメモリモジュールで故障が発生した場合、ＣＰＵは故障が発生したメモリモジュールの取り外しを可能にするためのホットスワップ実行処理を開始する（ステップＤ３）。ホットスワップ実行処理は、情報処理装置が有する入力装置（キーボードやマウス等）を介して所定のコマンドが入力された場合やネットワーク等を介して所定のコマンドが送信された場合等に開始してもよい。
【０１０３】
ホットスワップ実行処理では、まず故障メモリモジュールのアドレス空間（メモリ領域）を検出し（ステップＤ４）、該メモリ領域に対応するハードディスク装置内のデータを、故障が発生していない各メモリモジュールの空きメモリ領域に分散してコピーする（ステップＤ５）。また、故障メモリモジュールへのアクセス要求に対して他のメモリモジュール内のミラーリングされたデータにアクセスするようメモリ制御を切り換える（ステップＤ６）。
【０１０４】
故障メモリモジュールを除去することでショートピン７１が短絡すると、故障メモリモジュールに対するアクセス要求があった場合は、対応する故障が発生していないメモリモジュールの空きメモリ領域へ単一方向バスを利用してアクセスする。また、故障が発生していないメモリモジュールに対するアクセス要求があった場合は該メモリモジュールに対して単一方向バスを利用して通常通りデータの送受信を行う（ステップＤ７）。
【０１０５】
次に、ＣＰＵは、故障が回復したメモリモジュール（または新しいメモリモジュール）を挿入するために、メモリモジュールを挿入可能にするためのホットスワップ挿入処理の開始が要求されたか否かを確認する（ステップＤ８）。ホットスワップ挿入処理は、例えば情報処理装置が有する入力装置を介して所定のコマンドが入力された場合、あるいはネットワーク等を介して所定のコマンドが送信された場合等に開始される。ホットスワップ挿入処理が要求されていない場合はステップＤ７の処理に戻って上述したホットスワップ時の処理を続行する。
【０１０６】
ホットスワップ挿入処理の開始が要求された場合、ＣＰＵは、まずメモリモジュールの空きメモリ領域へアクセスするように切り換えられた制御を、元のメモリモジュールへアクセスするための制御に切り換える（ステップＤ９）。そして、故障が回復したメモリモジュール（または新しいメモリモジュール）が挿入されてショートピンの短絡が解除されると、故障を検出していたアドレス空間に対応する各メモリモジュールの空きメモリ領域内のデータを、挿入されたメモリモジュールにコピーし（ステップＤ１０）、通常動作に移行する。
【０１０７】
本実施形態の構成によれば、第５の実施の形態と同様に、ホットスワップ機能を実現できると共に、故障メモリモジュールに対するアクセス要求時に、ハードディスク装置に比べて高速にアクセス可能な故障が発生していないメモリモジュールの空きメモリ領域へアクセスするため、故障メモリモジュールに対応するメモリ領域へのアクセス時間を第１の実施の形態よりも短縮できる。さらに、ホットスワップ時もメモリシステムを単一方向バスで動作させることができるため、バスの利用効率の低下が防止される。
【０１０８】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【０１０９】
メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、任意のメモリモジュールを交換する際に、バスを単一方向バスから双方向バスに切り換え、交換するメモリモジュールのアドレス空間を検出し、該メモリモジュールに対するアクセス要求時に、検出したアドレス空間に対応するハードディスク装置内のメモリ領域にアクセスすることで、メモリモジュールの数を増やすことなくホットスワップ機能を実現できる。
【０１１０】
また、任意のメモリモジュールを交換する際に、該メモリモジュールのアドレス空間を検出し、該アドレス空間の対応するデータをハードディスク装置から記憶手段にコピーし、交換するメモリモジュールに対するアクセス要求時に、検出したアドレス空間に対応する記憶手段のメモリ領域にアクセスすることで、ハードディスク装置に比べて高速にアクセス可能な記憶手段にアクセスするため、交換するメモリモジュールに対応するメモリ領域に対するアクセス時間を短縮できる。
【０１１１】
さらに、任意のメモリモジュールを交換する際に、該メモリモジュールを取り外すことで切断されるバスを短絡させ、交換するメモリモジュールのアドレス空間を検出し、検出したアドレス空間に対応するデータをハードディスク装置から記憶手段にコピーし、交換するメモリモジュールに対するアクセス要求時に、該アドレス空間に対応する記憶手段のメモリ領域にアクセスすることで、メモリモジュールの交換時もメモリシステムを単一方向バスで動作させることができるため、バスの利用効率の低下が防止される。
【０１１２】
したがって、実装面積や価格上昇を抑制しつつホットスワップ機能を実現したメモリシステム及びそれを搭載した情報処理装置が得られる。
【図面の簡単な説明】
【図１】本発明のメモリシステムの第１の実施の形態の構成を示すブロック図である。
【図２】図１に示したメモリモジュールが有するバッファ部の構成を示す回路図である。
【図３】図１に示したメモリコントローラの構成を示す図であり、同図（ａ）は第１のメモリコントローラの構成を示す回路図、同図（ｂ）は第２のメモリコントローラの構成を示す回路図である。
【図４】図１に示したメモリシステムが有するメモリモジュールで故障が発生した場合のバス動作を示すブロック図である。
【図５】本発明のメモリシステムの第１の実施の形態の動作を示すフローチャートである。
【図６】本発明のメモリシステムの第２の実施の形態の構成を示すブロック図である。
【図７】本発明のメモリシステムの第３の実施の形態の構成を示すブロック図である。
【図８】本発明のメモリシステムの第４の実施の形態の構成を示すブロック図である。
【図９】本発明のメモリシステムの第５の実施の形態の構成を示すブロック図である。
【図１０】図９に示したメモリモジュールが有するバッファ部の構成を示す回路図である。
【図１１】図９に示した第１のメモリコントローラの構成を示す回路図である。
【図１２】本発明のメモリシステムの第５の実施の形態の動作を示すフローチャートである。
【図１３】本発明のメモリシステムの第６の実施の形態の構成を示すブロック図である。
【図１４】図１３に示した第１のメモリコントローラの構成を示すブロック図である。
【図１５】本発明のメモリシステムの第６の実施の形態の動作を示すフローチャートである。
【図１６】本発明のメモリシステムの第７の実施の形態の構成を示すブロック図である。
【図１７】本発明のメモリシステムの第８の実施の形態の構成を示すブロック図である。
【図１８】図１７に示したコネクタの構成を示す要部拡大図である。
【図１９】本発明のメモリシステムの第８の実施の形態の動作を示すフローチャートである。
【図２０】第１従来例のメモリシステムの構成を示すブロック図である。
【図２１】第２従来例のメモリシステムの構成を示すブロック図である。
【図２２】第３従来例のメモリシステムの構成を示すブロック図である。
【符号の説明】
１、１１ ＣＰＵ
２、２１〜２４、１２、１２１〜１２４ メモリモジュール
３、１３、２３ 第１のメモリコントローラ
４、１４ ハードディスク装置
５、１５ 第２のメモリコントローラ
６ ミラー用メモリモジュール
７ グラフィック用メモリ
８、１８ 空きメモリ領域
１９ ＦＥＴスイッチ
１６ ダミーモジュール
２４ デコーダ
３１、３２ バッファ回路
５１、１３１ ドライバ回路
５２、１３２ レシーバ回路
６０ 終端抵抗器
７０ コネクタ
７１ ショートピン
２００、２１０ 半導体メモリ
３００、３１０ バッファ部
【発明の属する技術分野】
本発明は、情報処理装置で用いるメモリシステムに関し、特に複数のメモリモジュールを一筆書き状に直列に接続することでバスが構成されたメモリシステムに関する。
【０００２】
【従来の技術】
近年のパーソナルコンピュータやサーバコンピュータ等の情報処理装置では、ＣＰＵによる処理の高速化やプログラムの大規模化に伴ってメモリシステムに対するアクセスの高速化や記憶容量の増大要求が益々高まっている。
【０００３】
記憶容量が大きいメモリシステムとしては、例えばＲＡＭやＲＯＭ等の複数の半導体メモリを搭載したメモリモジュールを複数個備えた図２０に示すような構成が一般に知られている（例えば、特許文献１参照）。
【０００４】
図２０に示したメモリシステムは、複数の（図では４つ）メモリモジュール１０２（１０２１〜１０２４）と、それらに対するＣＰＵ１０１からのアクセス動作を制御するメモリコントローラ１０３とを有し、各メモリモジュール１０２とメモリコントローラ１０３とがバスでそれぞれ接続された構成である。バスは、メモリコントローラとメモリモジュール間でデータやアドレス信号を双方向に伝送するために共通に使用される線路であり、メモリモジュール１０２は、コネクタ等のスタブ（分岐手段）を介してそれぞれバスに並列に接続される。したがって、例えば図２０に示すように故障したメモリモジュール（図２０ではメモリモジュール１０２２）を取り外しても、それ以外のメモリモジュール１０２１、１０２３、１０２４とメモリコントローラ１０３との接続は維持される。
【０００５】
ところで、近年の情報処理装置では、上述したようにＣＰＵによる処理の高速化が進んだ結果、バスを利用して伝送されるデータやアドレス信号の伝送速度もより高速化されつつある。高速な信号をバスを利用して伝送すると、スタブやバス端で反射等が発生し、各メモリモジュールで受信する信号波形が歪むために正しい情報を受信できなくなる。
【０００６】
このような問題を解決するため、複数のメモリモジュールを、それぞれが有するバッファ部を介してリング状に直列接続した、図２１に示すようなメモリシステムの構成が提案されている（例えば、非特許文献１参照）。
【０００７】
図２１は、ＲＡＭＬＩＮＫメモリシステムと呼ばれる構成であり、メモリコントローラ１１３と複数の（図では４つ）メモリモジュール１１２（１１２１〜１１２４）とを一筆書き状に接続することで、スタブやバス端を無くして反射等の発生を抑制し、高速伝送を実現している。通常、ＲＡＭＬＩＮＫメモリシステムではバスの利用効率を上げるために信号の伝送方向を一方向のみに固定した単一方向バスが採用される。したがって、メモリコントローラ１１３とメモリモジュール１１２間で双方向に信号を送受信する場合は、伝送方向が逆の２つの単一方向バスを設ければよい。なお、図２１ではメモリモジュール１１２２を取り外した様子を示しているが、実際のメモリシステムでは故障が発生しない限り取り外されることはない。
【０００８】
【特許文献１】
特開平２−２７８３５３号公報
【０００９】
【非特許文献１】
Ｉｖａｎ Ｔｖｉｎｇ， ”Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｕｓｉｎｇ ＳＣＩ”， ＤＴＨ ＩＤ−Ｅ ５７９．， ｐｐ９３−９４， ２８ Ａｕｇｕｓｔ， １９９４． インターネット
＜ＵＲＬ： ＨＹＰＥＲＬＩＮＫ ”ｈｔｔｐ：／／ｗｗｗ．ＳＣＩｚｚＬ．ｃｏｍ／ＨｏｗＴｏＧｅｔＳＣＩｄｏｘ．ｈｔｍｌ” ｈｔｔｐ：／／ｗｗｗ．ＳＣＩｚｚＬ．ｃｏｍ／ＨｏｗＴｏＧｅｔＳＣＩｄｏｘ．ｈｔｍｌ＞
【００１０】
【発明が解決しようとする課題】
例えば、インターネット等のネットワークに接続されるサーバコンピュータでは、装置電源をＯＦＦすることが短時間であっても容認されないため、装置電源をＯＮにしたままモジュール交換を可能にするホットスワップ（またはホットプラグ）機能が要求される。
【００１１】
上述したＲＡＭＬＩＮＫメモリシステムでは、複数のメモリモジュールを一筆書き状に接続することでバス構成が維持されるため、図２１に示したようにメモリモジュールを一つでも取り外すとバスが切断されてしまう。すなわち、あるメモリモジュールで故障等が発生した場合、装置電源をＯＦＦにして該メモリモジュールを交換しなければならないため、ホットスワップ機能が実現できない問題がある。
【００１２】
そのような問題に対処するために、例えば、図２２に示すように、図２１に示したＲＡＭＬＩＮＫメモリシステムを２系統備え、一方を通常使用するメイン系とし、他方をメイン系のデータがコピーされた予備のミラー系とする構成が考えられる。このような構成にすれば、メイン系で故障が発生しても、ミラー系へメモリコントローラによるアクセス動作を切り換えることで、故障が発生したメモリモジュールのホットスワップが可能となる。
【００１３】
しかしながら、図２２に示した構成では、ミラー系にメイン系と同じ記憶容量が必要となるため、メモリモジュール数が増えて装置が高額となり、実装面積が増えることで装置が大型化してしまう。
【００１４】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、実装面積や価格上昇を抑制しつつホットスワップ機能を実現するメモリシステム、及びその制御方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため本発明のメモリシステムは、データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することでバスが形成されるメモリシステムであって、
前記メモリモジュールに格納されたデータがコピーされるハードディスク装置と、
任意のメモリモジュールを交換する際に、前記バスを、単一方向に信号の送受信が可能な単一方向バスから双方向に信号の送受信が可能な双方向バスに切り換えると共に、前記交換するメモリモジュールのアドレス空間を検出し、前記交換するメモリモジュールに対するアクセス要求時に、該検出したアドレス空間に対応する前記ハードディスク装置内のメモリ領域にアクセスするための制御手段と、
を有し、
前記バッファ部は、
前記バスを、前記制御手段からの指示にしたがって前記単一方向バスまたは前記双方向バスとして動作させるためのバッファ回路を有する構成である。
【００１６】
または、データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することでバスが形成されるメモリシステムであって、
前記メモリモジュールに格納されたデータがコピーされるハードディスク装置と、
任意のメモリモジュールに格納されたデータが一時的にコピーされる記憶手段と、
任意のメモリモジュールを交換する際に、前記バスを、単一方向に信号の送受信が可能な単一方向バスから双方向に信号の送受信が可能な双方向バスに切り換えると共に、前記交換するメモリモジュールのアドレス空間を検出し、該検出したアドレス空間の対応するデータを前記ハードディスク装置から前記記憶手段にコピーし、前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記記憶手段のメモリ領域にアクセスするための制御手段と、
を有し、
前記バッファ部は、
前記バスを、前記制御手段からの指示にしたがって前記単一方向バスまたは前記双方向バスとして動作させるためのバッファ回路を有する構成である。
【００１７】
上記メモリシステムは、任意のメモリモジュールを交換する際に、該メモリモジュールを取り外すことで切断されるバス接続を復帰させるための短絡手段を有していてもよい。
【００１８】
また、本発明のメモリシステムの他の構成は、データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することで単一方向に信号の送受信が可能な単一方向バスが形成されるメモリシステムであって、
前記メモリモジュールに格納されたデータがコピーされるハードディスク装置と、
任意のメモリモジュールに格納されたデータが一時的にコピーされる記憶手段と、
任意のメモリモジュールを交換する際に、該交換するメモリモジュールを取り外すことで切断されるバス接続を復帰させるための短絡手段と、
任意のメモリモジュールを交換する際に、該交換するメモリモジュールのアドレス空間を検出し、該検出したアドレス空間の対応するデータを前記ハードディスク装置から前記記憶手段にコピーし、前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記記憶手段のメモリ領域にアクセスするための制御手段と、
を有する構成である。
【００１９】
ここで、前記短絡手段は、
前記交換するメモリモジュールに代わって挿入される、該メモリモジュールを取り外すことで切断されるバス接続を短絡するための短絡線路を備えたダミーモジュールであってもよく、
前記短絡手段として、メモリモジュールを取り外すことで切断されるバス接続を短絡または開放するためのＦＥＴスイッチを前記メモリモジュールに対応してそれぞれ設け、
前記制御手段は、
任意のメモリモジュールを交換する際に、該交換するメモリモジュールに対応して設けられたＦＥＴスイッチをＯＮさせ、他のメモリモジュールに対応して設けられたＦＥＴスイッチをＯＦＦさせるための制御信号を生成してもよく、
前記短絡手段として、メモリモジュールを取り外すことで切断されるバス接続を、前記メモリモジュールの取り外し時に短絡し、前記メモリモジュールの挿入時に該短絡を解除するショートピンを備えたコネクタを前記メモリモジュールに対応してそれぞれ設けてもよい。
【００２０】
また、前記記憶手段は、
データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えたミラー用メモリモジュールであってもよく、
グラフィック用メモリであってもよく、
前記交換するメモリモジュールを除く他のメモリモジュールの空きメモリ領域であってもよい。
【００２１】
一方、本発明のメモリシステムの制御方法は、データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することでバスが形成されるメモリシステムの制御方法であって、
前記メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、
任意のメモリモジュールを交換する際に、前記バスを、単一方向に信号の送受信が可能な単一方向バスから双方向に信号の送受信が可能な双方向バスに切り換え、
前記交換するメモリモジュールのアドレス空間を検出し、
前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記ハードディスク装置内のメモリ領域にアクセスする方法である。
【００２２】
または、データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することでバスが形成されるメモリシステムの制御方法であって、
前記メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、
任意のメモリモジュールを交換する際に、前記バスを、単一方向に信号の送受信が可能な単一方向バスから双方向に信号の送受信が可能な双方向バスに切り換え、
前記交換するメモリモジュールのアドレス空間を検出し、
該検出したアドレス空間に対応するデータを前記ハードディスク装置から記憶手段にコピーし、
前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記記憶手段のメモリ領域にアクセスする方法である。
【００２３】
または、データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することで単一方向に信号の送受信が可能な単一方向バスが形成されるメモリシステムの制御方法であって、
前記メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、
任意のメモリモジュールを交換する際に、該交換するメモリモジュールを取り外すことで切断されたバスを短絡させ、
前記交換するメモリモジュールのアドレス空間を検出し、
該検出したアドレス空間に対応するデータを前記ハードディスク装置から記憶手段にコピーし、
前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記記憶手段のメモリ領域にアクセスする方法である。
【００２４】
ここで、任意のメモリモジュールを交換する際に、該交換するメモリモジュールを取り外すことで切断されるバスを短絡するための短絡線路を備えたダミーモジュールを、前記交換するメモリモジュールに代わって挿入してもよく、
交換するメモリモジュールに対応して設けた、該メモリモジュールを取り外すことで切断されるバスを短絡または開放するためのＦＥＴスイッチをＯＮさせ、他のメモリモジュールに対応して設けた前記ＦＥＴスイッチをＯＦＦさせてもよく、
交換するメモリモジュールの対応するコネクタに設けた、前記交換するメモリモジュールを取り外すことで切断されるバスを短絡または開放するためのショートピンを短絡させ、他のメモリモジュールに対応して設けた前記ショートピンの短絡を解除させてもよい。
【００２５】
また、前記記憶手段は、
データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えたミラー用メモリモジュールであってもよく、
グラフィック用メモリであってもよく、
前記交換するメモリモジュールを除く他のメモリモジュールの空きメモリ領域であってもよい。
【００２６】
上記のようなメモリシステム及びその制御方法では、メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、任意のメモリモジュールを交換する際に、バスを単一方向バスから双方向バスに切り換え、交換するメモリモジュールのアドレス空間を検出し、該メモリモジュールに対するアクセス要求時に、検出したアドレス空間に対応するハードディスク装置内のメモリ領域にアクセスすることで、メモリモジュールの数を増やすことなくホットスワップ機能を実現できる。
【００２７】
また、任意のメモリモジュールを交換する際に、該メモリモジュールのアドレス空間を検出し、該アドレス空間の対応するデータをハードディスク装置から記憶手段にコピーし、交換するメモリモジュールに対するアクセス要求時に、検出したアドレス空間に対応する記憶手段のメモリ領域にアクセスすることで、ハードディスク装置に比べて高速にアクセス可能な記憶手段にアクセスするため、交換するメモリモジュールに対応するメモリ領域に対するアクセス時間を短縮できる。
【００２８】
さらに、任意のメモリモジュールを交換する際に、該メモリモジュールを取り外すことで切断されるバスを短絡させ、交換するメモリモジュールのアドレス空間を検出し、検出したアドレス空間に対応するデータをハードディスク装置から記憶手段にコピーし、交換するメモリモジュールに対するアクセス要求時に、該アドレス空間に対応する記憶手段のメモリ領域にアクセスすることで、メモリモジュールの交換時もメモリシステムを単一方向バスで動作させることができるため、バスの利用効率の低下が防止される。
【００２９】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００３０】
（第１の実施の形態）
図１は本発明のメモリシステムの第１の実施の形態の構成を示すブロック図である。
【００３１】
図１に示すように、第１の実施の形態のメモリシステムは、複数の（図では４つ）メモリモジュール２（２１〜２４）と、メモリモジュール２に対するＣＰＵ１からのアクセス動作を制御する第１のメモリコントローラ３と、全てのメモリモジュール２のデータがコピーされる（ミラーリングされる）ハードディスク装置４と、ハードディスク装置４に対するＣＰＵ１からのアクセス動作を制御する第２のメモリコントローラ５とを有し、複数のメモリモジュール２と第１のメモリコントローラ３とがリング状に直列接続された構成である。メモリモジュール２は、データが格納される複数の半導体メモリ２００と、バスと半導体メモリ間で信号を送受信するためのバッファ部３００とを有する構成である。図１ではメモリシステムが４つのメモリモジュール２１〜２４を有する構成を示しているが、メモリモジュールの数は４つに限定されるものではなく、いくつであってもよい。また、バッファ部３００は独立して設ける必要はなく、半導体メモリ２００内に備えていてもよい。
【００３２】
図２に示すように、バッファ部３００は、入力端と出力端とが互いに接続された２つのバッファ回路を３組備え、自モジュール内の半導体メモリ２００、及び隣接するメモリモジュール２または第１のメモリコントローラ３とそれぞれ双方向に信号の送受信が可能な構成である。
【００３３】
図３（ａ）に示すように、第１のメモリコントローラ３は、入力端と出力端とが互いに接続されたバッファ回路３１、３２を２組備え、隣接するメモリモジュール２と双方向に信号の送受信が可能な構成である。また、図３（ｂ）に示すように、第２のメモリコントローラ５は、ドライバ回路５１とレシーバ回路５２とを備え、ハードディスク装置４と双方向に信号の送受信が可能な構成である。
【００３４】
本実施形態では、複数のメモリモジュール２と第１のメモリコントローラ３間を接続するバスが、図１に示したように通常動作時は単一方向バスとして使用され、図４に示すように任意のメモリモジュール（図４ではメモリモジュール２２）のホットスワップ時は双方向バスとして使用される。これらのバス方式の切り換えは、ＣＰＵ１から第１のメモリコントローラ３を介して各メモリモジュール２のバッファ部３００へ送信される制御信号にしたがって各バッファ部３００のバッファ回路３１、３２の動作を切り換えることで実現する。
【００３５】
また、故障により交換するメモリモジュール（以下、故障メモリモジュールと称す）２に対するＣＰＵ１からのアクセス要求がある場合は、該メモリモジュール２に代わって第２のメモリコントローラ５を介してハードディスク装置４へアクセスする。ハードディスク装置４には、上述したように全てのメモリモジュール２のデータがミラーリングされているため、故障メモリモジュール２のホットスワップが可能になる。
【００３６】
次に、本実施形態のメモリシステムの動作について図面を用いて説明する。
【００３７】
図５は本発明のメモリシステムの第１の実施の形態の動作を示すフローチャートである。以下に記載するメモリシステムの動作では、情報処理装置が有するＣＰＵ１によってメモリモジュール２、第１のメモリコントローラ３、及び第２のメモリコントローラ５が制御される例を説明するが、メモリシステムの動作は第１のメモリコントローラ３及び第２のメモリコントローラ５で制御することも可能である。その場合、第１のメモリコントローラ３及び第２のメモリコントローラ５は、ＣＰＵ１からのコマンドにしたがって以下に記載する処理を実行する、例えばＤＳＰ等で構成される。
【００３８】
図５に示すように、通常動作時、ＣＰＵ１は所定の周期毎にメモリシステムの各メモリモジュール２に格納されたデータをハードディスク装置４にコピー（ミラーリング）する（ステップＡ１）。続いて、メモリモジュール２で故障が発生していないか否かを監視し（ステップＡ２）、故障が発生していない場合はステップＡ１の処理に戻ってハードディスク装置４に対するミラーリング処理を続行する。
【００３９】
任意のメモリモジュール２で故障が発生した場合、ＣＰＵ１は故障メモリモジュールの取り外しを可能にするためのホットスワップ実行処理を開始する（ステップＡ３）。ホットスワップ実行処理は、情報処理装置が有する入力装置（キーボードやマウス等）を介して所定のコマンドが入力された場合やネットワーク等を介して所定のコマンドが送信された場合等に開始してもよい。
【００４０】
ホットスワップ実行処理では、まず故障メモリモジュールのアドレス空間（メモリ領域）を検出し（ステップＡ４）、故障メモリモジュールに対するアクセス要求がある場合にハードディスク装置４内のミラーリングされたデータにアクセスするよう第２のメモリコントローラ５を介したメモリ制御に切り換える（ステップＡ５）。また、各メモリモジュール２に第１のメモリコントローラ３に介してバス動作を単一方向バスから双方向バスへ切り換えるための制御信号を送信する（ステップＡ６）。以降、図４に示すように第１のメモリコントローラ３と各メモリモジュール２とは故障メモリモジュールを迂回するバス経路を使用してデータの送受信を行う。
【００４１】
故障メモリモジュールが取り外されると、該メモリモジュールへのアクセス要求に対して、代わりに第２のメモリコントローラ５を介してハードディスク装置４へアクセスされる。また、その他のメモリモジュールに対するアクセス要求があった場合は該メモリモジュールに対してアクセス可能なバス経路を利用して通常通りデータの送受信を行う（ステップＡ７）。
【００４２】
次に、ＣＰＵ１は、故障が回復したメモリモジュール（または新しいメモリモジュール）２を挿入するために、メモリモジュールの挿入を可能にするためのホットスワップ挿入処理の開始が要求されたか否かを確認する（ステップＡ８）。ホットスワップ挿入処理は、例えば情報処理装置が有する入力装置を介して所定のコマンドが入力された場合、あるいはネットワーク等を介して所定のコマンドが送信された場合等に開始される。ホットスワップ挿入処理が要求されていない場合はステップＡ７の処理に戻って上述したホットスワップ時の処理を続行する。
【００４３】
ホットスワップ挿入処理の開始が要求された場合、ＣＰＵ１は、まずハードディスク装置４へアクセスするように切り換えられた制御を、元のメモリモジュール２へアクセスするための制御に切り換える（ステップＡ９）。また、第１のメモリコントローラ３に対してバス動作を双方向バスから単一方向バスへ切り換えるための制御信号を送信する（ステップＡ１０）。そして、故障が回復したメモリモジュール（または新しいメモリモジュール）が挿入されると、故障メモリモジュールに対応するハードディスク装置４内のデータを、挿入されたメモリモジュール２にコピーし（ステップＡ１１）、通常動作に移行する。
【００４４】
本実施形態の構成によれば、メモリコントローラと複数のメモリモジュールとがリング状に直列接続されたメモリシステムであってもメモリモジュールの数を増やすことなくホットスワップ機能を実現できる。
【００４５】
（第２の実施の形態）
図６は本発明のメモリシステムの第２の実施の形態の構成を示すブロック図である。
【００４６】
図６に示すように、第２の実施の形態のメモリシステムは、図１に示した第１の実施の形態のメモリシステムに加えて、故障メモリモジュールのデータをコピーするためのミラー用メモリモジュール６を有する構成である。
【００４７】
本実施形態のメモリシステムでは、故障メモリモジュールのアドレス空間が検出されると、該検出されたアドレス空間に対応するハードディスク装置内のミラーリングされたデータがミラー用メモリモジュール６にコピーされる。そして、故障メモリモジュールへのアクセス要求があった場合は、第１のメモリコントローラを介してミラー用メモリモジュール６にアクセスされる。さらに、新しいメモリモジュールの挿入時は、ミラー用メモリモジュール６のデータがハードディスク装置及び挿入されたメモリモジュールにそれぞれコピーされる。その他の構成及び動作は第１の実施の形態のメモリシステムと同様であるため、その説明は省略する。
【００４８】
本実施形態のメモリシステムによれば、ホットスワップ機能を実現できると共に、故障メモリモジュールに対するアクセス要求時に、ハードディスク装置に比べて高速にアクセス可能なミラー用メモリモジュールへアクセスするため、故障メモリモジュールに対応するメモリ領域へのアクセス時間を第１の実施の形態よりも短縮できる。
【００４９】
（第３の実施の形態）
図７は本発明のメモリシステムの第３の実施の形態の構成を示すブロック図である。
【００５０】
図７に示すように、第３の実施の形態のメモリシステムは、図１に示した第１の実施の形態のメモリシステムに加えて、故障メモリモジュールのデータをコピーするためのグラフィック用メモリ７を有する構成である。グラフィック用メモリ７は、情報処理装置が予め備えているものを用いればよく、故障メモリモジュールのデータはグラフィック用メモリ７の空きメモリ領域にコピーされる。
【００５１】
本実施形態のメモリシステムでは、故障メモリモジュールのアドレス空間が検出されると、該検出されたアドレス空間に対応するハードディスク装置内のミラーリングされたデータがグラフィック用メモリ７にコピーされる。そして、故障メモリモジュールに対するアクセス要求があった場合は、第１のメモリコントローラを介してグラフィック用メモリ７にアクセスされる。さらに、新しいメモリモジュールの挿入時は、グラフィック用メモリ７内の故障メモリモジュールに対応するデータがハードディスク装置及び挿入されたメモリモジュールにそれぞれコピーされる。その他の構成及び動作は第１の実施の形態のメモリシステムと同様であるため、その説明は省略する。
【００５２】
本実施形態においても、第２の実施の形態と同様に、ホットスワップ機能を実現できると共に、故障メモリモジュールに対するアクセス要求時に、ハードディスク装置に比べて高速にアクセス可能なグラフィック用メモリへアクセスするため、故障メモリモジュールに対応するメモリ領域へのアクセス時間を第１の実施の形態よりも短縮できる。
【００５３】
（第４の実施の形態）
図８は本発明のメモリシステムの第４の実施の形態の構成を示すブロック図である。
【００５４】
図８に示すように、第４の実施の形態のメモリシステムでは、故障メモリモジュールのデータが、故障が発生していない他のメモリモジュールが備える半導体メモリの空きメモリ領域８にコピーされる。
【００５５】
本実施形態のメモリシステムでは、故障メモリモジュールのアドレス空間が検出されると、該検出されたアドレス空間に対応するハードディスク装置内のミラーリングされたデータが故障が発生していないメモリモジュールの空きメモリ領域８に分散してコピーされる。そして、故障メモリモジュールに対するアクセス要求があった場合は、第１のメモリコントローラを介して故障が発生していないメモリモジュールの空きメモリ領域８にアクセスされる。さらに、新しいメモリモジュールの挿入時は、故障が発生していないメモリモジュール内の、故障メモリモジュールに対応するデータがハードディスク装置及び挿入されたメモリモジュールにそれぞれコピーされる。その他の構成及び動作は第１の実施の形態のメモリシステムと同様であるため、その説明は省略する。
【００５６】
本実施形態においても、第２の実施の形態と同様に、ホットスワップ機能を実現できると共に、故障メモリモジュールに対するアクセス要求時に、ハードディスク装置に比べて高速にアクセス可能なメモリモジュールの空きメモリ領域へアクセスするため、故障メモリモジュールに対応するメモリ領域へのアクセス時間を第１の実施の形態よりも短縮できる。
【００５７】
（第５の実施の形態）
第１の実施の形態〜第４の実施の形態では、ホットスワップ時にメモリシステムを双方向バスで動作させるため、バスの利用効率が低下する。また、メモリモジュールを取り外した部位がバス端となるため、ホットスワップ時に信号の伝送速度を低下させなければならない可能性がある。
【００５８】
第５の実施の形態のメモリシステムは、ホットスワップ機能を実現すると共にホットスワップ時も単一方向バスで動作可能な構成である。
【００５９】
図９は本発明のメモリシステムの第５の実施の形態の構成を示すブロック図である。
【００６０】
図９に示すように、第５の実施の形態のメモリシステムは、複数の（図では３つ）メモリモジュール１２（１２１，１２３，１２４）と、メモリモジュール１２に対するＣＰＵ１１からのアクセス動作を制御する第１のメモリコントローラ１３と、全てのメモリモジュール１２のデータがコピーされる（ミラーリングされる）ハードディスク装置１４と、ハードディスク装置１４に対するＣＰＵ１１からのアクセス動作を制御する第２のメモリコントローラ１５とを有し、メモリモジュール１２と第１のメモリコントローラ１３とがリング状に直列接続された構成である。
【００６１】
メモリモジュール１２は、データが格納される複数の半導体メモリ２１０と、バスと半導体メモリ間で信号を送受信するためのバッファ部３１０とを有する構成である。また、本実施形態のメモリシステムでは、故障メモリモジュール（不図示のメモリモジュール１２２）に代えてメモリシステム内に挿入するためのダミーモジュール１６を備えている。図９ではメモリシステムが４つのメモリモジュール１２を有し、メモリモジュール１２２に代えてダミーモジュール１６が挿入された構成を示しているが、メモリモジュール１２の数は４つに限定されるものではなく、いくつであってもよい。また、バッファ部３１０は独立して設ける必要はなく、半導体メモリ２１０内に備えていてもよい。
【００６２】
図９に示すように、ダミーモジュール１６は、隣接する２つのメモリモジュール１２どうし（またはメモリモジュール１２と第１のメモリコントローラ１３）を接続するための短絡線路を備えた構成であり、故障メモリモジュール１２２のデータは、例えばミラーリングされたハードディスク装置１４から故障が発生していない他のメモリモジュール１２１，１２３，１２４の空きメモリ領域１８に分割してコピーされる。なお、故障メモリモジュールのデータは、第２の実施の形態または第３の実施の形態と同様にハードディスク装置からミラー用メモリモジュールあるいはグラフィック用メモリにコピーされてもよい。
【００６３】
図１０（ａ），（ｂ）に示すように、本実施形態のバッファ部３１０は、３つのバッファ回路を備え、自モジュール内の半導体メモリ２１０、及び隣接するメモリモジュール１２または第１のメモリコントローラ１３とそれぞれ単一方向に信号を送受信する構成である。図１０（ａ）は第１のメモリコントローラ１３からメモリモジュール１２１，１２３，１２４の方向に信号を伝送する場合の各バッファ部３１０の構成を示し、図１０（ｂ）はメモリモジュール１２４，１２３，１２１から第１のメモリコントローラ１３の方向に信号を伝送する場合の各バッファ部３１０の構成を示している。
【００６４】
メモリシステムは、図１０（ａ）に示したバッファ部３１０で接続される単一方向バス、または図１０（ｂ）に示したバッファ部３１０で接続される単一方向バスのいずれか一方のみを有していてもよく、両方の単一方向バスを有する構成であってもよい。本実施形態のダミーモジュール１６を有する構成は、バスの利用効率が低下するが、第１の実施の形態〜第４の実施の形態と同様にメモリシステムが双方向バスで動作する場合にも適用できる。そのような構成でもホットスワップ機能を実現できる。
【００６５】
図１１に示すように、本実施形態の第１のメモリコントローラ１３は、隣接するメモリモジュール１２に対してデータを送信するためのドライバ回路１３１と、隣接するメモリモジュール１２からデータを受信するためのレシーバ回路１３２とを有する構成である。第２のメモリコントローラ１５は、第１の実施の形態と同様に入力端と出力端とが互いに接続されたドライバ回路とレシーバ回路を備え、ハードディスク装置１４と双方向に信号を送受信する構成である（図３参照）。
【００６６】
次に、本実施形態のメモリシステムの動作について図面を用いて説明する。
【００６７】
図１２は本発明のメモリシステムの第５の実施の形態の動作を示すフローチャートである。以下に記載するメモリシステムの動作では、情報処理装置が有するＣＰＵ１１によってメモリモジュール１２、第１のメモリコントローラ１３、及び第２のメモリコントローラ１５が制御される例を説明するが、メモリシステムの動作は第１のメモリコントローラ１３及び第２のメモリコントローラ１５で制御することも可能である。その場合、第１のメモリコントローラ１３及び第２のメモリコントローラ１５は、ＣＰＵ１１からの所定のコマンドにしたがって以下に記載する処理を実行する、例えばＤＳＰ等で構成される。
【００６８】
図１２に示すように、通常動作時、ＣＰＵ１１は所定の周期毎にメモリシステムの各メモリモジュール１２に格納されたデータをハードディスク装置１４にコピー（ミラーリング）する（ステップＢ１）。続いて、メモリモジュール１２で故障が発生していないか否かを監視し（ステップＢ２）、故障が発生していない場合はステップＢ１の処理に戻ってハードディスク装置１４に対するミラーリング処理を続行する。
【００６９】
任意のメモリモジュール１２で故障が発生した場合、ＣＰＵ１１は故障メモリモジュール１２の取り外しを可能にするためのホットスワップ実行処理を開始する（ステップＢ３）。ホットスワップ実行処理は、情報処理装置が有する入力装置（キーボードやマウス等）を介して所定のコマンドが入力された場合やネットワーク等を介して所定のコマンドが送信された場合等に開始してもよい。
【００７０】
ホットスワップ実行処理では、まず故障メモリモジュール１２のアドレス空間（メモリ領域）を検出し（ステップＢ４）、該アドレス空間に対応するハードディスク装置１４内のデータを、故障が発生していない各メモリモジュール１２の空きメモリ領域１８に分散してコピーする（ステップＢ５）。
【００７１】
また、故障メモリモジュール１２へのアクセス要求に対して他のメモリモジュール１２内のミラーリングされたデータにアクセスするようメモリ制御を切り換える（ステップＢ６）。
【００７２】
故障メモリモジュール１２が取り外され、代わりにダミーモジュール１６が挿入されると、以降、故障メモリモジュール１２に対するアクセス要求があった場合は、対応する故障が発生していないメモリモジュールの空きメモリ領域１８へ単一方向バスを利用してアクセスする。また、故障が発生していないメモリモジュールに対するアクセス要求があった場合は該メモリモジュールに対して単一方向バスを利用して通常通りデータの送受信を行う（ステップＢ７）。
【００７３】
次に、ＣＰＵ１１は、故障が回復したメモリモジュール（または新しいメモリモジュール）１２を挿入するために、メモリモジュールを挿入可能にするためのホットスワップ挿入処理の開始が要求されたか否かを確認する（ステップＢ８）。ホットスワップ挿入処理は、例えば情報処理装置が有する入力装置を介して所定のコマンドが入力された場合、あるいはネットワーク等を介して所定のコマンドが送信された場合等に開始される。ホットスワップ挿入処理が要求されていない場合はステップＢ７の処理に戻って上述したホットスワップ時の処理を続行する。
【００７４】
ホットスワップ挿入処理の開始が要求された場合、ＣＰＵ１１は、まずメモリモジュール１２の空きメモリ領域１８へアクセスするように切り換えられた制御を、元のメモリモジュール１２へアクセスするための制御に切り換える（ステップＢ９）。そして、ダミーモジュール１６が取り外され、代わりに故障が回復したメモリモジュール（または新しいメモリモジュール）１２が挿入されると、故障メモリモジュールのアドレス空間に対応する各メモリモジュール内のデータを、挿入されたメモリモジュール１２にコピーし（ステップＢ１０）、通常動作に移行する。
【００７５】
本実施形態の構成によれば、ホットスワップ機能を実現できると共に、故障メモリモジュールに対するアクセス要求時に、ハードディスク装置に比べて高速にアクセス可能な故障が発生していないメモリモジュールの空きメモリ領域へアクセスするため、故障メモリモジュールに対応するメモリ領域へのアクセス時間を第１の実施の形態よりも短縮できる。さらに、ホットスワップ時もメモリシステムを単一方向バスで動作させることができるため、バスの利用効率の低下が防止される。
【００７６】
（第６の実施の形態）
図１３は本発明のメモリシステムの第６の実施の形態の構成を示すブロック図である。
【００７７】
図１３に示すように、第６の実施の形態のメモリシステムは、第５の実施の形態で示したダミーモジュールに代えて、各メモリモジュールとバスとの接続部位に、隣接する２つのメモリモジュール（またはメモリモジュールと第１のメモリコントローラ）のバスを接続または開放するためのＦＥＴスイッチ１９をそれぞれ備えた構成である。
【００７８】
故障メモリモジュールのデータは、第５の実施の形態と同様に、ハードディスク装置から、例えば故障が発生していない他のメモリモジュールの空きメモリ領域にコピーされる。故障メモリモジュールのデータは、第２の実施の形態または第３の実施の形態と同様にハードディスク装置からミラー用メモリモジュールあるいはグラフィック用メモリにコピーされてもよい。
【００７９】
また、第５の実施の形態と同様に、本実施形態のメモリシステムは、図１０（ａ）に示したバッファ部３１０で接続される単一方向バス、または図１０（ｂ）に示したバッファ部３１０で接続される単一方向バスのいずれか一方のみを有していてもよく、両方の単一方向バスを有する構成であってもよい。本実施形態のＦＥＴスイッチ１９を有する構成は、バスの利用効率が低下するが、第１の実施の形態〜第４の実施の形態と同様にメモリシステムが双方向バスで動作する場合にも適用できる。そのような構成でもホットスワップ機能を実現できる。さらに、メモリモジュールが有するバッファ部は独立して設ける必要はなく、半導体メモリ内に備えていてもよい。
【００８０】
図１４に示すように、本実施形態の第１のメモリコントローラ２３は、ＣＰＵから送信されるＦＥＴ制御信号をデコードし、メモリモジュール毎に設けられたＦＥＴスイッチをそれぞれＯＮ／ＯＦＦさせるデコーダ２４を有する構成である。デコーダ２４は、ＦＥＴ制御信号にしたがって故障メモリモジュールに対応するＦＥＴスイッチ１９をＯＮさせ、故障が発生していないメモリモジュールに対応するＦＥＴスイッチ１９をＯＦＦさせる。図１４では、メモリシステムが４つのメモリモジュールを備え、ＣＰＵから送信される３ビットのＦＥＴ制御信号Ｃ［２：０］をデコードすることで４つのＦＥＴスイッチＳ０〜Ｓ４のＯＮ／ＯＦＦを制御する例を示している。ＦＥＴ制御信号のビット数及びデコード数はメモリモジュール数に対応して適宜設定すればよい。
【００８１】
次に、本実施形態のメモリシステムのホットスワップ時の動作について図面を用いて説明する。
【００８２】
図１５は本発明のメモリシステムの第６の実施の形態の動作を示すフローチャートである。以下に記載するメモリシステムの動作は、情報処理装置が有するＣＰＵによってメモリモジュール及び第１、第２のメモリコントローラが制御される場合を例にして説明するが、第１、第２のメモリコントローラによりメモリシステムの動作を制御する構成も可能である。その場合、第１、第２のメモリコントローラは、所定のコマンドにしたがって以下の処理を実行する、例えばＤＳＰ等で構成される。
【００８３】
図１５に示すように、通常動作時、ＣＰＵは所定の周期毎にメモリシステムの各メモリモジュールに格納されたデータをハードディスク装置にコピー（ミラーリング）する（ステップＣ１）。そして、各メモリモジュール内で故障が発生していないか否かを監視し（ステップＣ２）、故障が発生していない場合はステップＣ１の処理に戻って各メモリモジュールのデータのハードディスク装置に対するミラーリングを続行する。
【００８４】
任意のメモリモジュールで故障が発生した場合、ＣＰＵは故障メモリモジュールの取り外しを可能にするためのホットスワップ実行処理を開始する（ステップＣ３）。ホットスワップ実行処理は、情報処理装置が有する入力装置（キーボードやマウス等）を介して所定のコマンドが入力された場合やネットワーク等を介して所定のコマンドが送信された場合等に開始してもよい。
【００８５】
ホットスワップ実行処理では、まず故障メモリモジュールのアドレス空間（メモリ領域）を検出し（ステップＣ４）、該メモリ領域に対応するハードディスク装置内のデータを、故障が発生していない各メモリモジュールの空きメモリ領域に分散してコピーする（ステップＣ５）。また、故障メモリモジュールへのアクセス要求に対して他のメモリモジュール内のミラーリングされたデータにアクセスするようメモリ制御を切り換える（ステップＣ６）。
【００８６】
さらに、故障メモリモジュールに対応するＦＥＴスイッチ１９をＯＮさせ、故障が発生していないメモリモジュールに対応するＦＥＴスイッチ１９をＯＦＦさせるためのＦＥＴ制御信号を第１のメモリコントローラ２３に送信する（ステップＣ７）。
【００８７】
故障メモリモジュールが取り外されると、以降、故障メモリモジュールに対するアクセス要求があった場合は、対応する故障が発生していないメモリモジュールの空きメモリ領域へ単一方向バスを利用してアクセスを行う。また、故障が発生していないメモリモジュールに対するアクセス要求があった場合は該メモリモジュールに対して単一方向バスを利用して通常通りデータの送受信を行う（ステップＣ８）。
【００８８】
次に、ＣＰＵは、故障が回復したメモリモジュール（または新しいメモリモジュール）を挿入するために、メモリモジュールを挿入可能にするためのホットスワップ挿入処理の開始が要求されたか否かを確認する（ステップＣ９）。ホットスワップ挿入処理は、例えば情報処理装置が有する入力装置を介して所定のコマンドが入力された場合、あるいはネットワーク等を介して所定のコマンドが送信された場合等に開始される。ホットスワップ挿入処理が要求されていない場合はステップＣ８の処理に戻って上述したホットスワップ時の処理を続行する。
【００８９】
ホットスワップ挿入処理の開始が要求された場合、ＣＰＵは、まずメモリモジュールの空きメモリ領域へアクセスするように切り換えられた制御を、元のメモリモジュールへアクセスするための制御に切り換える（ステップＣ１０）。また、全てのメモリモジュールに対応するＦＥＴスイッチ１９をＯＦＦさせるためのＦＥＴ制御信号を第１のメモリコントローラ２３に送信する（ステップＣ１１）。そして、故障が回復したメモリモジュール（または新しいメモリモジュール）が挿入されると、故障を検出していたアドレス空間に対応する各メモリモジュールの空きメモリ領域内のデータを、挿入されたメモリモジュールにコピーし（ステップＣ１２）、通常動作に移行する。
【００９０】
本実施形態の構成によれば、第５の実施の形態と同様に、ホットスワップ機能を実現できると共に、故障メモリモジュールに対するアクセス要求時に、ハードディスク装置に比べて高速にアクセス可能な故障が発生していないメモリモジュールの空きメモリ領域へアクセスするため、故障メモリモジュールに対応するメモリ領域へのアクセス時間を第１の実施の形態よりも短縮できる。さらに、ホットスワップ時もメモリシステムを単一方向バスで動作させることができるため、バスの利用効率の低下が防止される。
【００９１】
（第７の実施の形態）
図１６は本発明のメモリシステムの第７の実施の形態の構成を示すブロック図である。
【００９２】
図１６に示すように、第７の実施の形態のメモリシステムは、第６の実施の形態で示した第１のメモリコントローラと複数のメモリモジュール間を接続するバスのリングが切断され、バス端が終端抵抗器６０等で終端された構成である。図１６では第１のメモリコントローラからメモリモジュールの方向にデータが伝送される単一方向バスを備えた構成を示しているが、メモリモジュールから第１のメモリコントローラの方向にデータが伝送される単一方向バスを備えていてもよく、それら２つの単一方向バスをそれぞれ備えた構成であってもよい。また、本実施形態のＦＥＴスイッチを有する構成は、バスの利用効率が低下するが、第１の実施の形態〜第４の実施の形態と同様にメモリシステムが双方向バスで動作する場合にも適用できる。そのような構成でもホットスワップ機能を実現できる。その他の構成及びホットスワップ時の動作は第６の実施の形態のメモリシステムと同様であるため、その説明は省略する。
【００９３】
本実施形態の構成によれば、図１６に示すような、リング状に接続されず、かつメモリコントローラと複数のメモリモジュールとがバスで直列接続されたメモリシステムであっても、第５の実施の形態と同様に、ホットスワップ機能を実現できると共に、ホットスワップ時における故障メモリモジュールに対応するメモリ領域へのアクセス時間を短縮できる。さらに、ホットスワップ時もメモリシステムを単一方向バスで動作させるため、バスの利用効率の低下が防止される。
【００９４】
（第８の実施の形態）
図１７は本発明のメモリシステムの第８の実施の形態の構成を示すブロック図であり、図１８は図１７に示したコネクタの構成を示す要部拡大図である。
【００９５】
図１７に示すように、第８の実施の形態のメモリシステムは、第７の実施の形態及び第８の実施の形態で示したＦＥＴスイッチに代えて、隣接する２つのメモリモジュール（またはメモリモジュールと第１のメモリコントローラ）をメモリモジュールの取り外し時に短絡するためのショートピン７１を備えたコネクタ７０を有する構成である。
【００９６】
ショートピン７１は、図１８（ａ）に示すようにメモリモジュールが無いときに互いに短絡するようコネクタ７０上に対向して配置され、図１８（ｂ）に示すようにメモリモジュールの挿入時は該メモリモジュールにより短絡が解除される。
【００９７】
故障メモリモジュールのデータは、ハードディスク装置から、例えば故障が発生していない他のメモリモジュールの空きメモリ領域にコピーされる。故障メモリモジュールのデータは、第２の実施の形態または第３の実施の形態と同様にハードディスク装置からミラー用メモリモジュールあるいはグラフィック用メモリにコピーされてもよい。
【００９８】
また、第５の実施の形態と同様に、本実施形態のメモリシステムは、図１０（ａ）に示したバッファ部３１０で接続される単一方向バス、または図１０（ｂ）に示したバッファ部３１０で接続される単一方向バスのいずれか一方のみを有していてもよく、両方の単一方向バスを有する構成であってもよい。また、本実施形態のショートピン７１を有する構成は、バスの利用効率が低下するが、第１の実施の形態〜第４の実施の形態と同様にメモリシステムが双方向バスで動作する場合にも適用できる。そのような構成でもホットスワップ機能を実現できる。さらに、メモリモジュールが有するバッファ部は独立して設ける必要はなく、半導体メモリ内に備えていてもよい。
【００９９】
次に、本実施形態のメモリシステムのホットスワップ時の動作について図面を用いて説明する。
【０１００】
図１９は本発明のメモリシステムの第８の実施の形態の動作を示すフローチャートである。以下に記載するメモリシステムの動作は、情報処理装置が有するＣＰＵによってメモリモジュール及び第１、第２のメモリコントローラが制御される場合を例にして説明するが、第１、第２のメモリコントローラによりメモリシステムの動作を制御する構成も可能である。その場合、第１、第２のメモリコントローラは、所定のコマンドにしたがって以下の処理を実行する、例えばＤＳＰ等で構成される。
【０１０１】
図１９に示すように、通常動作時、ＣＰＵは所定の周期毎にメモリシステムの各メモリモジュールに格納されたデータをハードディスク装置にコピー（ミラーリング）する（ステップＤ１）。続いて、各メモリモジュール内で故障が発生していないか否かを監視し（ステップＤ２）、故障が発生していない場合はステップＤ１の処理に戻って各メモリモジュールのデータのハードディスク装置に対するミラーリングを続行する。
【０１０２】
任意のメモリモジュールで故障が発生した場合、ＣＰＵは故障が発生したメモリモジュールの取り外しを可能にするためのホットスワップ実行処理を開始する（ステップＤ３）。ホットスワップ実行処理は、情報処理装置が有する入力装置（キーボードやマウス等）を介して所定のコマンドが入力された場合やネットワーク等を介して所定のコマンドが送信された場合等に開始してもよい。
【０１０３】
ホットスワップ実行処理では、まず故障メモリモジュールのアドレス空間（メモリ領域）を検出し（ステップＤ４）、該メモリ領域に対応するハードディスク装置内のデータを、故障が発生していない各メモリモジュールの空きメモリ領域に分散してコピーする（ステップＤ５）。また、故障メモリモジュールへのアクセス要求に対して他のメモリモジュール内のミラーリングされたデータにアクセスするようメモリ制御を切り換える（ステップＤ６）。
【０１０４】
故障メモリモジュールを除去することでショートピン７１が短絡すると、故障メモリモジュールに対するアクセス要求があった場合は、対応する故障が発生していないメモリモジュールの空きメモリ領域へ単一方向バスを利用してアクセスする。また、故障が発生していないメモリモジュールに対するアクセス要求があった場合は該メモリモジュールに対して単一方向バスを利用して通常通りデータの送受信を行う（ステップＤ７）。
【０１０５】
次に、ＣＰＵは、故障が回復したメモリモジュール（または新しいメモリモジュール）を挿入するために、メモリモジュールを挿入可能にするためのホットスワップ挿入処理の開始が要求されたか否かを確認する（ステップＤ８）。ホットスワップ挿入処理は、例えば情報処理装置が有する入力装置を介して所定のコマンドが入力された場合、あるいはネットワーク等を介して所定のコマンドが送信された場合等に開始される。ホットスワップ挿入処理が要求されていない場合はステップＤ７の処理に戻って上述したホットスワップ時の処理を続行する。
【０１０６】
ホットスワップ挿入処理の開始が要求された場合、ＣＰＵは、まずメモリモジュールの空きメモリ領域へアクセスするように切り換えられた制御を、元のメモリモジュールへアクセスするための制御に切り換える（ステップＤ９）。そして、故障が回復したメモリモジュール（または新しいメモリモジュール）が挿入されてショートピンの短絡が解除されると、故障を検出していたアドレス空間に対応する各メモリモジュールの空きメモリ領域内のデータを、挿入されたメモリモジュールにコピーし（ステップＤ１０）、通常動作に移行する。
【０１０７】
本実施形態の構成によれば、第５の実施の形態と同様に、ホットスワップ機能を実現できると共に、故障メモリモジュールに対するアクセス要求時に、ハードディスク装置に比べて高速にアクセス可能な故障が発生していないメモリモジュールの空きメモリ領域へアクセスするため、故障メモリモジュールに対応するメモリ領域へのアクセス時間を第１の実施の形態よりも短縮できる。さらに、ホットスワップ時もメモリシステムを単一方向バスで動作させることができるため、バスの利用効率の低下が防止される。
【０１０８】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【０１０９】
メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、任意のメモリモジュールを交換する際に、バスを単一方向バスから双方向バスに切り換え、交換するメモリモジュールのアドレス空間を検出し、該メモリモジュールに対するアクセス要求時に、検出したアドレス空間に対応するハードディスク装置内のメモリ領域にアクセスすることで、メモリモジュールの数を増やすことなくホットスワップ機能を実現できる。
【０１１０】
また、任意のメモリモジュールを交換する際に、該メモリモジュールのアドレス空間を検出し、該アドレス空間の対応するデータをハードディスク装置から記憶手段にコピーし、交換するメモリモジュールに対するアクセス要求時に、検出したアドレス空間に対応する記憶手段のメモリ領域にアクセスすることで、ハードディスク装置に比べて高速にアクセス可能な記憶手段にアクセスするため、交換するメモリモジュールに対応するメモリ領域に対するアクセス時間を短縮できる。
【０１１１】
さらに、任意のメモリモジュールを交換する際に、該メモリモジュールを取り外すことで切断されるバスを短絡させ、交換するメモリモジュールのアドレス空間を検出し、検出したアドレス空間に対応するデータをハードディスク装置から記憶手段にコピーし、交換するメモリモジュールに対するアクセス要求時に、該アドレス空間に対応する記憶手段のメモリ領域にアクセスすることで、メモリモジュールの交換時もメモリシステムを単一方向バスで動作させることができるため、バスの利用効率の低下が防止される。
【０１１２】
したがって、実装面積や価格上昇を抑制しつつホットスワップ機能を実現したメモリシステム及びそれを搭載した情報処理装置が得られる。
【図面の簡単な説明】
【図１】本発明のメモリシステムの第１の実施の形態の構成を示すブロック図である。
【図２】図１に示したメモリモジュールが有するバッファ部の構成を示す回路図である。
【図３】図１に示したメモリコントローラの構成を示す図であり、同図（ａ）は第１のメモリコントローラの構成を示す回路図、同図（ｂ）は第２のメモリコントローラの構成を示す回路図である。
【図４】図１に示したメモリシステムが有するメモリモジュールで故障が発生した場合のバス動作を示すブロック図である。
【図５】本発明のメモリシステムの第１の実施の形態の動作を示すフローチャートである。
【図６】本発明のメモリシステムの第２の実施の形態の構成を示すブロック図である。
【図７】本発明のメモリシステムの第３の実施の形態の構成を示すブロック図である。
【図８】本発明のメモリシステムの第４の実施の形態の構成を示すブロック図である。
【図９】本発明のメモリシステムの第５の実施の形態の構成を示すブロック図である。
【図１０】図９に示したメモリモジュールが有するバッファ部の構成を示す回路図である。
【図１１】図９に示した第１のメモリコントローラの構成を示す回路図である。
【図１２】本発明のメモリシステムの第５の実施の形態の動作を示すフローチャートである。
【図１３】本発明のメモリシステムの第６の実施の形態の構成を示すブロック図である。
【図１４】図１３に示した第１のメモリコントローラの構成を示すブロック図である。
【図１５】本発明のメモリシステムの第６の実施の形態の動作を示すフローチャートである。
【図１６】本発明のメモリシステムの第７の実施の形態の構成を示すブロック図である。
【図１７】本発明のメモリシステムの第８の実施の形態の構成を示すブロック図である。
【図１８】図１７に示したコネクタの構成を示す要部拡大図である。
【図１９】本発明のメモリシステムの第８の実施の形態の動作を示すフローチャートである。
【図２０】第１従来例のメモリシステムの構成を示すブロック図である。
【図２１】第２従来例のメモリシステムの構成を示すブロック図である。
【図２２】第３従来例のメモリシステムの構成を示すブロック図である。
【符号の説明】
１、１１ ＣＰＵ
２、２１〜２４、１２、１２１〜１２４ メモリモジュール
３、１３、２３ 第１のメモリコントローラ
４、１４ ハードディスク装置
５、１５ 第２のメモリコントローラ
６ ミラー用メモリモジュール
７ グラフィック用メモリ
８、１８ 空きメモリ領域
１９ ＦＥＴスイッチ
１６ ダミーモジュール
２４ デコーダ
３１、３２ バッファ回路
５１、１３１ ドライバ回路
５２、１３２ レシーバ回路
６０ 終端抵抗器
７０ コネクタ
７１ ショートピン
２００、２１０ 半導体メモリ
３００、３１０ バッファ部
Claims (19)
- データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することでバスが形成されるメモリシステムであって、
前記メモリモジュールに格納されたデータがコピーされるハードディスク装置と、
任意のメモリモジュールを交換する際に、前記バスを、単一方向に信号の送受信が可能な単一方向バスから双方向に信号の送受信が可能な双方向バスに切り換えると共に、前記交換するメモリモジュールのアドレス空間を検出し、前記交換するメモリモジュールに対するアクセス要求時に、該検出したアドレス空間に対応する前記ハードディスク装置内のメモリ領域にアクセスするための制御手段と、
を有し、
前記バッファ部は、
前記バスを、前記制御手段からの指示にしたがって前記単一方向バスまたは前記双方向バスとして動作させるためのバッファ回路を有するメモリシステム。 - データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することでバスが形成されるメモリシステムであって、
前記メモリモジュールに格納されたデータがコピーされるハードディスク装置と、
任意のメモリモジュールに格納されたデータが一時的にコピーされる記憶手段と、
任意のメモリモジュールを交換する際に、前記バスを、単一方向に信号の送受信が可能な単一方向バスから双方向に信号の送受信が可能な双方向バスに切り換えると共に、前記交換するメモリモジュールのアドレス空間を検出し、該検出したアドレス空間の対応するデータを前記ハードディスク装置から前記記憶手段にコピーし、前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記記憶手段のメモリ領域にアクセスするための制御手段と、
を有し、
前記バッファ部は、
前記バスを、前記制御手段からの指示にしたがって前記単一方向バスまたは前記双方向バスとして動作させるためのバッファ回路を有するメモリシステム。 - 任意のメモリモジュールを交換する際に、該メモリモジュールを取り外すことで切断されるバス接続を復帰させるための短絡手段を有する請求項１または２記載のメモリシステム。
- データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することで単一方向に信号の送受信が可能な単一方向バスが形成されるメモリシステムであって、
前記メモリモジュールに格納されたデータがコピーされるハードディスク装置と、
任意のメモリモジュールに格納されたデータが一時的にコピーされる記憶手段と、
任意のメモリモジュールを交換する際に、該交換するメモリモジュールを取り外すことで切断されるバス接続を復帰させるための短絡手段と、
任意のメモリモジュールを交換する際に、該交換するメモリモジュールのアドレス空間を検出し、該検出したアドレス空間の対応するデータを前記ハードディスク装置から前記記憶手段にコピーし、前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記記憶手段のメモリ領域にアクセスするための制御手段と、
を有するメモリシステム。 - 前記短絡手段は、
前記交換するメモリモジュールに代わって挿入される、該メモリモジュールを取り外すことで切断されるバス接続を短絡するための短絡線路を備えたダミーモジュールである請求項３または４記載のメモリシステム。 - 前記短絡手段は、
前記メモリモジュールに対応してそれぞれ設けられた、該メモリモジュールを取り外すことで切断されるバス接続を短絡または開放するためのＦＥＴスイッチであり、
前記制御手段は、
任意のメモリモジュールを交換する際に、該交換するメモリモジュールに対応して設けられたＦＥＴスイッチをＯＮさせ、他のメモリモジュールに対応して設けられたＦＥＴスイッチをＯＦＦさせるための制御信号を生成する請求項３または４記載のメモリシステム。 - 前記短絡手段は、
前記メモリモジュールに対応してそれぞれ設けられた、該メモリモジュールを取り外すことで切断されるバス接続を、前記メモリモジュールの取り外し時に短絡し、前記メモリモジュールの挿入時に該短絡を解除するショートピンを備えたコネクタである請求項３または４記載のメモリシステム。 - 前記記憶手段は、
データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えたミラー用メモリモジュールである請求項２乃至７のいずれか１項記載のメモリシステム。 - 前記記憶手段は、
グラフィック用メモリである請求項２乃至７のいずれか１項記載のメモリシステム。 - 前記記憶手段は、
前記交換するメモリモジュールを除く他のメモリモジュールの空きメモリ領域である請求項２乃至７のいずれか１項記載のメモリシステム。 - データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することでバスが形成されるメモリシステムの制御方法であって、
前記メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、
任意のメモリモジュールを交換する際に、前記バスを、単一方向に信号の送受信が可能な単一方向バスから双方向に信号の送受信が可能な双方向バスに切り換え、
前記交換するメモリモジュールのアドレス空間を検出し、
前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記ハードディスク装置内のメモリ領域にアクセスするメモリシステムの制御方法。 - データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することでバスが形成されるメモリシステムの制御方法であって、
前記メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、
任意のメモリモジュールを交換する際に、前記バスを、単一方向に信号の送受信が可能な単一方向バスから双方向に信号の送受信が可能な双方向バスに切り換え、
前記交換するメモリモジュールのアドレス空間を検出し、
該検出したアドレス空間に対応するデータを前記ハードディスク装置から記憶手段にコピーし、
前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記記憶手段のメモリ領域にアクセスするメモリシステムの制御方法。 - データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えた複数のメモリモジュールを有し、該バッファ部を直列に接続することで単一方向に信号の送受信が可能な単一方向バスが形成されるメモリシステムの制御方法であって、
前記メモリモジュールに格納されたデータを所定の周期毎にハードディスク装置にコピーし、
任意のメモリモジュールを交換する際に、該交換するメモリモジュールを取り外すことで切断されたバスを短絡させ、
前記交換するメモリモジュールのアドレス空間を検出し、
該検出したアドレス空間に対応するデータを前記ハードディスク装置から記憶手段にコピーし、
前記交換するメモリモジュールに対するアクセス要求時に、前記検出したアドレス空間に対応する前記記憶手段のメモリ領域にアクセスするメモリシステムの制御方法。 - 任意のメモリモジュールを交換する際に、該メモリモジュールを取り外すことで切断されるバスを短絡するための短絡線路を備えたダミーモジュールを、前記交換するメモリモジュールに代わって挿入する請求項１１乃至１３のいずれか１項記載のメモリシステムの制御方法。
- 任意のメモリモジュールを交換する際に、該交換するメモリモジュールに対応して設けた、該メモリモジュールを取り外すことで切断されるバスを短絡または開放するためのＦＥＴスイッチをＯＮさせ、他のメモリモジュールに対応して設けた前記ＦＥＴスイッチをＯＦＦさせる請求項１１乃至１３のいずれか１項記載のメモリシステムの制御方法。
- 任意のメモリモジュールを交換する際に、該交換するメモリモジュールの対応するコネクタに設けた、前記交換するメモリモジュールを取り外すことで切断されるバスを短絡または開放するためのショートピンを短絡させ、他のメモリモジュールに対応して設けた前記ショートピンの短絡を解除させる請求項１１乃至１３のいずれか１項記載のメモリシステムの制御方法。
- 前記記憶手段は、
データを保持するメモリ領域及びデータを送受信するためのバッファ部を備えたミラー用メモリモジュールである請求項１２乃至１６のいずれか１項記載のメモリシステムの制御方法。 - 前記記憶手段は、
グラフィック用メモリである請求項１２乃至１６のいずれか１項記載のメモリシステムの制御方法。 - 前記記憶手段は、
前記交換するメモリモジュールを除く他のメモリモジュールの空きメモリ領域である請求項１２乃至１６のいずれか１項記載のメモリシステムの制御方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002349867A JP4072424B2 (ja) | 2002-12-02 | 2002-12-02 | メモリシステム及びその制御方法 |
| US10/724,164 US20040158675A1 (en) | 2002-12-02 | 2003-12-01 | Memory system and control method therefor |
| TW092133739A TW200502768A (en) | 2002-12-02 | 2003-12-01 | Memory system and control method therefor |
| CN200310118777.XA CN1251100C (zh) | 2002-12-02 | 2003-12-02 | 存储器系统及其控制方法 |
| US12/391,783 US20090164724A1 (en) | 2002-12-02 | 2009-02-24 | System and control method for hot swapping of memory modules configured in a ring bus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002349867A JP4072424B2 (ja) | 2002-12-02 | 2002-12-02 | メモリシステム及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004185199A true JP2004185199A (ja) | 2004-07-02 |
| JP4072424B2 JP4072424B2 (ja) | 2008-04-09 |
Family
ID=32752279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002349867A Expired - Fee Related JP4072424B2 (ja) | 2002-12-02 | 2002-12-02 | メモリシステム及びその制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20040158675A1 (ja) |
| JP (1) | JP4072424B2 (ja) |
| CN (1) | CN1251100C (ja) |
| TW (1) | TW200502768A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006048688A (ja) * | 2004-07-30 | 2006-02-16 | Internatl Business Mach Corp <Ibm> | セグメント・レベルの予備化を実現するシステム、方法、およびプログラム |
| US7636867B2 (en) | 2005-03-24 | 2009-12-22 | Nec Corporation | Memory system with hot swapping function and method for replacing defective memory module |
| US7752490B2 (en) | 2005-03-25 | 2010-07-06 | Nec Corporation | Memory system having a hot-swap function |
| US9632927B2 (en) | 2014-09-25 | 2017-04-25 | International Business Machines Corporation | Reducing write amplification in solid-state drives by separating allocation of relocate writes from user writes |
| US9779021B2 (en) | 2014-12-19 | 2017-10-03 | International Business Machines Corporation | Non-volatile memory controller cache architecture with support for separation of data streams |
| US9886208B2 (en) | 2015-09-25 | 2018-02-06 | International Business Machines Corporation | Adaptive assignment of open logical erase blocks to data streams |
| US10078582B2 (en) | 2014-12-10 | 2018-09-18 | International Business Machines Corporation | Non-volatile memory system having an increased effective number of supported heat levels |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7444558B2 (en) * | 2003-12-31 | 2008-10-28 | Intel Corporation | Programmable measurement mode for a serial point to point link |
| US7254663B2 (en) * | 2004-07-22 | 2007-08-07 | International Business Machines Corporation | Multi-node architecture with daisy chain communication link configurable to operate in unidirectional and bidirectional modes |
| US7334070B2 (en) * | 2004-10-29 | 2008-02-19 | International Business Machines Corporation | Multi-channel memory architecture for daisy chained arrangements of nodes with bridging between memory channels |
| JP3928732B2 (ja) * | 2005-01-06 | 2007-06-13 | コニカミノルタビジネステクノロジーズ株式会社 | カラー画像形成装置および画像保存装置 |
| JP2006333110A (ja) * | 2005-05-26 | 2006-12-07 | Konica Minolta Business Technologies Inc | カラー画像形成装置 |
| GB2428496A (en) * | 2005-07-15 | 2007-01-31 | Global Silicon Ltd | Error correction for flash memory |
| US7404050B2 (en) * | 2005-08-01 | 2008-07-22 | Infineon Technologies Ag | Method of operating a memory device, memory module, and a memory device comprising the memory module |
| DE102005043547B4 (de) * | 2005-09-13 | 2008-03-13 | Qimonda Ag | Speichermodul, Speichervorrichtung und Verfahren zum Betreiben einer Speichervorrichtung |
| US20070113026A1 (en) * | 2005-10-26 | 2007-05-17 | Beseda David J | Dedicated memory module for device |
| US20070101087A1 (en) * | 2005-10-31 | 2007-05-03 | Peter Gregorius | Memory module and memory device and method of operating a memory device |
| DE102006006571A1 (de) * | 2006-02-13 | 2007-08-16 | Infineon Technologies Ag | Halbleiteranordnung und Verfahren zum Betreiben einer Halbleiteranordnung |
| KR100825791B1 (ko) * | 2006-11-08 | 2008-04-29 | 삼성전자주식회사 | 저속 ａｔｅ 장비를 사용하여 용이하게 테스트될 수 있는고속 메모리장치 및 이에 대한 입출력핀 제어방법 |
| CN100474271C (zh) * | 2006-12-15 | 2009-04-01 | 华为技术有限公司 | 一种多级缓冲的存储系统和方法 |
| US7908418B2 (en) * | 2007-11-16 | 2011-03-15 | Fujitsu Limited | Storage system, storage device, and host device |
| CN101266814B (zh) * | 2008-05-08 | 2010-06-30 | 杭州华三通信技术有限公司 | 存储系统中的磁盘定位方法和实现磁盘定位的存储系统 |
| CN101754236B (zh) * | 2009-12-22 | 2013-02-27 | 重庆重邮东电通信技术有限公司 | Td-scdma网络集中监测系统的技术参数测算模型 |
| US9502139B1 (en) * | 2012-12-18 | 2016-11-22 | Intel Corporation | Fine grained online remapping to handle memory errors |
| US9606944B2 (en) | 2014-03-20 | 2017-03-28 | International Business Machines Corporation | System and method for computer memory with linked paths |
| US20170046212A1 (en) * | 2015-08-13 | 2017-02-16 | Qualcomm Incorporated | Reducing system downtime during memory subsystem maintenance in a computer processing system |
| CN107134294B (zh) * | 2017-05-27 | 2020-04-24 | 北京东土军悦科技有限公司 | 一种ecc信息获取方法及系统 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5295258A (en) * | 1989-12-22 | 1994-03-15 | Tandem Computers Incorporated | Fault-tolerant computer system with online recovery and reintegration of redundant components |
| GB2292277B (en) * | 1994-08-12 | 1998-11-18 | Icl Systems Ab | Bus line buffering |
| US5586291A (en) * | 1994-12-23 | 1996-12-17 | Emc Corporation | Disk controller with volatile and non-volatile cache memories |
| US6571324B1 (en) * | 1997-06-26 | 2003-05-27 | Hewlett-Packard Development Company, L.P. | Warmswap of failed memory modules and data reconstruction in a mirrored writeback cache system |
| US6487623B1 (en) * | 1999-04-30 | 2002-11-26 | Compaq Information Technologies Group, L.P. | Replacement, upgrade and/or addition of hot-pluggable components in a computer system |
| US6766469B2 (en) * | 2000-01-25 | 2004-07-20 | Hewlett-Packard Development Company, L.P. | Hot-replace of memory |
| JP4569912B2 (ja) * | 2000-03-10 | 2010-10-27 | エルピーダメモリ株式会社 | メモリシステム |
| US6658509B1 (en) * | 2000-10-03 | 2003-12-02 | Intel Corporation | Multi-tier point-to-point ring memory interface |
| US6745310B2 (en) * | 2000-12-01 | 2004-06-01 | Yan Chiew Chow | Real time local and remote management of data files and directories and method of operating the same |
| US6725304B2 (en) * | 2000-12-19 | 2004-04-20 | International Business Machines Corporation | Apparatus for connecting circuit modules |
| US6934785B2 (en) * | 2000-12-22 | 2005-08-23 | Micron Technology, Inc. | High speed interface with looped bus |
| US6889304B2 (en) * | 2001-02-28 | 2005-05-03 | Rambus Inc. | Memory device supporting a dynamically configurable core organization |
| US6847617B2 (en) * | 2001-03-26 | 2005-01-25 | Intel Corporation | Systems for interchip communication |
-
2002
- 2002-12-02 JP JP2002349867A patent/JP4072424B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-01 US US10/724,164 patent/US20040158675A1/en not_active Abandoned
- 2003-12-01 TW TW092133739A patent/TW200502768A/zh unknown
- 2003-12-02 CN CN200310118777.XA patent/CN1251100C/zh not_active Expired - Fee Related
-
2009
- 2009-02-24 US US12/391,783 patent/US20090164724A1/en not_active Abandoned
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006048688A (ja) * | 2004-07-30 | 2006-02-16 | Internatl Business Mach Corp <Ibm> | セグメント・レベルの予備化を実現するシステム、方法、およびプログラム |
| US7636867B2 (en) | 2005-03-24 | 2009-12-22 | Nec Corporation | Memory system with hot swapping function and method for replacing defective memory module |
| US7752490B2 (en) | 2005-03-25 | 2010-07-06 | Nec Corporation | Memory system having a hot-swap function |
| US10579270B2 (en) | 2014-09-25 | 2020-03-03 | International Business Machines Corporation | Reducing write amplification in solid-state drives by separating allocation of relocate writes from user writes |
| US10162533B2 (en) | 2014-09-25 | 2018-12-25 | International Business Machines Corporation | Reducing write amplification in solid-state drives by separating allocation of relocate writes from user writes |
| US9632927B2 (en) | 2014-09-25 | 2017-04-25 | International Business Machines Corporation | Reducing write amplification in solid-state drives by separating allocation of relocate writes from user writes |
| US10078582B2 (en) | 2014-12-10 | 2018-09-18 | International Business Machines Corporation | Non-volatile memory system having an increased effective number of supported heat levels |
| US10831651B2 (en) | 2014-12-10 | 2020-11-10 | International Business Machines Corporation | Non-volatile memory system having an increased effective number of supported heat levels |
| US9779021B2 (en) | 2014-12-19 | 2017-10-03 | International Business Machines Corporation | Non-volatile memory controller cache architecture with support for separation of data streams |
| US10387317B2 (en) | 2014-12-19 | 2019-08-20 | International Business Machines Corporation | Non-volatile memory controller cache architecture with support for separation of data streams |
| US11036637B2 (en) | 2014-12-19 | 2021-06-15 | International Business Machines Corporation | Non-volatile memory controller cache architecture with support for separation of data streams |
| US9886208B2 (en) | 2015-09-25 | 2018-02-06 | International Business Machines Corporation | Adaptive assignment of open logical erase blocks to data streams |
| US10613784B2 (en) | 2015-09-25 | 2020-04-07 | International Business Machines Corporation | Adaptive assignment of open logical erase blocks to data streams |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040158675A1 (en) | 2004-08-12 |
| US20090164724A1 (en) | 2009-06-25 |
| CN1251100C (zh) | 2006-04-12 |
| CN1504908A (zh) | 2004-06-16 |
| JP4072424B2 (ja) | 2008-04-09 |
| TW200502768A (en) | 2005-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4072424B2 (ja) | メモリシステム及びその制御方法 | |
| US20060200614A1 (en) | Computer system using serial connect bus, and method for interconnecting a plurality of CPU using serial connect bus | |
| US5765034A (en) | Fencing system for standard interfaces for storage devices | |
| CA2530013A1 (en) | A fault tolerant computer system and a synchronization method for the same | |
| US6496878B1 (en) | Transfer progress alert module | |
| US7487293B2 (en) | Data storage system and log data output method upon abnormality of storage control apparatus | |
| JP2005293315A (ja) | データミラー型クラスタシステム及びデータミラー型クラスタシステムの同期制御方法 | |
| JP2963426B2 (ja) | バスブリッジ装置及びトランザクションフォワード方法 | |
| JP2002269029A (ja) | 高信頼性情報処理装置及びそれに用いる情報処理方法並びにそのプログラム | |
| JPH06259343A (ja) | 多重バス制御方式及びそれを用いたシステム | |
| JPH11175208A (ja) | 装置をより高電圧の装置から電気的に分離するシステム及び方法 | |
| JP2006268403A (ja) | データストレージシステム及びストレージ制御装置のログデータの等価制御方法 | |
| US20030204658A1 (en) | Hot swap circuit module | |
| JP3615219B2 (ja) | システムコントローラ、コントロールシステムおよびシステムコントロール方法 | |
| US8639967B2 (en) | Controlling apparatus, method for controlling apparatus and information processing apparatus | |
| JP4679178B2 (ja) | 通信装置及びメモリ装置 | |
| JP3640349B2 (ja) | クラスタリング・システムおよびクラスタリング・システムにおける障害発生時のデータ復旧方法 | |
| JP2000155738A (ja) | データ処理装置 | |
| JP2664777B2 (ja) | 機能拡張方式 | |
| JP2001147861A (ja) | メモリーコピー機能を備えた情報処理装置 | |
| KR100283009B1 (ko) | 교환기에서 프로세서 보드의 이중화 구조 | |
| JPH06231098A (ja) | マルチプロセッサシステムの制御方式 | |
| JPH11136309A (ja) | データ処理装置 | |
| JPH10198524A (ja) | ハードディスク制御装置 | |
| JP2002007220A (ja) | 多重化メモリシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041217 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |