JPS61281317A - 増設メモリカ−トリツジの使用可能な電子機器 - Google Patents
増設メモリカ−トリツジの使用可能な電子機器Info
- Publication number
- JPS61281317A JPS61281317A JP60117580A JP11758085A JPS61281317A JP S61281317 A JPS61281317 A JP S61281317A JP 60117580 A JP60117580 A JP 60117580A JP 11758085 A JP11758085 A JP 11758085A JP S61281317 A JPS61281317 A JP S61281317A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- cartridge
- reset signal
- memory
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イノ産業上の利用分野
本発明は、増設回路としてメモリの一部がパッケージ化
された増設メモリカートリッジを装着して使われる電子
機器（：関し、特に増設メモリカートリッジの使い勝手
を向上するものである。
された増設メモリカートリッジを装着して使われる電子
機器（：関し、特に増設メモリカートリッジの使い勝手
を向上するものである。
口］従来の技術
従来からＭＳＸパーソナルコンピュータ等の電子機器Ｃ
二おいて、メモリをパッケージ化した増設メモリカート
リッジを抜き差しすることで、電子回路の一部を交換可
能としていた。カートリッジを機器砿二抜き差しする場
合は必ず機器本体の電源を切りてかう行なわなければな
らない。なぜなら、カートリッジと機器本体との接続操
作中、接続が不完全な状態でカートリッジの内部回路（
：電源が投入されると、誤動作が生じたり記憶素子及び
その他の回路素子を損傷する虞があるからである。これ
Ｃ二対しては例えば特開昭６０−４７３１３号≦：作業
性を向上させる様、接続完了後に電源が投入されるスイ
ッチ機構が開示されている。しかし電源が投入されたま
まカートリッジを抜く（接続を解除する］場合１機器本
体ζ；カートリッジ内のメモリに記憶されているデータ
を読み込んでいる最中Ｃニカートリッジを抜くと、その
データは保障されないばかりか、データ内容（例エバオ
ペレーションコードやオペランド〕区二依りてはプログ
ラムが暴走してしまう。そのためカートリッジを抜く時
は１！源を切る必要があり１作業性の改善は望めない。
二おいて、メモリをパッケージ化した増設メモリカート
リッジを抜き差しすることで、電子回路の一部を交換可
能としていた。カートリッジを機器砿二抜き差しする場
合は必ず機器本体の電源を切りてかう行なわなければな
らない。なぜなら、カートリッジと機器本体との接続操
作中、接続が不完全な状態でカートリッジの内部回路（
：電源が投入されると、誤動作が生じたり記憶素子及び
その他の回路素子を損傷する虞があるからである。これ
Ｃ二対しては例えば特開昭６０−４７３１３号≦：作業
性を向上させる様、接続完了後に電源が投入されるスイ
ッチ機構が開示されている。しかし電源が投入されたま
まカートリッジを抜く（接続を解除する］場合１機器本
体ζ；カートリッジ内のメモリに記憶されているデータ
を読み込んでいる最中Ｃニカートリッジを抜くと、その
データは保障されないばかりか、データ内容（例エバオ
ペレーションコードやオペランド〕区二依りてはプログ
ラムが暴走してしまう。そのためカートリッジを抜く時
は１！源を切る必要があり１作業性の改善は望めない。
八フ発明が解決しようとする問題点
本発明は上述の点ζ二鑑みてなさｎたもので。
ｉａｃ源を投入したままでカートリッジを抜いても、プ
ログラムが暴走する事のない電子機器を提供するもので
ある。
ログラムが暴走する事のない電子機器を提供するもので
ある。
二】問題点を解決するための手段
本発明は、増設回路としてメモリの一部がパッケージ化
され交換可能な増設メモリカートリッジの使用可能な電
子機器Ｃ；於いて、増設メモリカートリッジの接続端子
のうち特定の一端子は他の端子よりも早く接続が解除さ
れるよ５≦二設げられ、前記電子機器は少くなくとも、
Ｒ記特定の一端子との接続が解除された＠を検知する検
知手段を有してなる増設メモリカートリッジの使用可能
な電子機器である。
され交換可能な増設メモリカートリッジの使用可能な電
子機器Ｃ；於いて、増設メモリカートリッジの接続端子
のうち特定の一端子は他の端子よりも早く接続が解除さ
れるよ５≦二設げられ、前記電子機器は少くなくとも、
Ｒ記特定の一端子との接続が解除された＠を検知する検
知手段を有してなる増設メモリカートリッジの使用可能
な電子機器である。
ホ）作 用
カートリッジ全体と機器本体との接続が解除される前に
特定の一端子との接続が解除されるのを検知手段により
検知し、該検知手段からの出力信号で電子機器のプログ
ラム動作にリセットをかける。
特定の一端子との接続が解除されるのを検知手段により
検知し、該検知手段からの出力信号で電子機器のプログ
ラム動作にリセットをかける。
ヘノ実 施 例
第１図は本発明の一実施例である増設メモリカートリッ
ジの使用可能なホームコントローラの内部構成を示す概
略構成図である。（１）は装置全体の制御を司るＣＰＵ
、（２）は表示装置であるＣＲＴを制御するＣＲＴ制御
回路、（２１は特定の意味を持つＣＲＴ上の特定位置を
指定して指定位置の意味を入力するための２イトベン、
（３）は表示データのコード及びフォントを格納する表
示メモリ、（４）は図示しないセンサやホームコントロ
ーラの制御対象となる電気機器を接続するＩ１０ボート
。
ジの使用可能なホームコントローラの内部構成を示す概
略構成図である。（１）は装置全体の制御を司るＣＰＵ
、（２）は表示装置であるＣＲＴを制御するＣＲＴ制御
回路、（２１は特定の意味を持つＣＲＴ上の特定位置を
指定して指定位置の意味を入力するための２イトベン、
（３）は表示データのコード及びフォントを格納する表
示メモリ、（４）は図示しないセンサやホームコントロ
ーラの制御対象となる電気機器を接続するＩ１０ボート
。
（５）は前記ＣＰＵ（１）を運用するための１０グ２ム
やデータが格納されているメインメモリ、（６）はアク
セスされている配憶領域を示すレジスタ、（７）は増設
メモリカートリッジの接ａ端子であるカードエツジと接
続をとるためのカードエツジコネクタ。
やデータが格納されているメインメモリ、（６）はアク
セスされている配憶領域を示すレジスタ、（７）は増設
メモリカートリッジの接ａ端子であるカードエツジと接
続をとるためのカードエツジコネクタ。
（８１）ｔ ７ Ｆレスパス、 （９）はコントロール
バス、αＱはデータバス、（１υは前記レジスタ（６）
、アドレスバス（８）及びコントロールバス（９）が前
記カードエツジコネクタ（７）からカートリッジを抜い
た時の影響を受けないよう（ニするためのバッファ回路
、（１りは同じ目的で前記データバスα〔とカードエツ
ジコネクタ（７）の間に配置された双方向バッファ回路
、（２）は前記カードエツジコネクタに接続された接続
端子のうち後述するＣＯ端子の接続が解除された事を検
知しリセット信号を送出するリセット信号発生回路、（
Ｌ４は装置本体の電源を投じた時Ｃニリセット信号を送
出するパワーオンリセット信号発生回路である。
バス、αＱはデータバス、（１υは前記レジスタ（６）
、アドレスバス（８）及びコントロールバス（９）が前
記カードエツジコネクタ（７）からカートリッジを抜い
た時の影響を受けないよう（ニするためのバッファ回路
、（１りは同じ目的で前記データバスα〔とカードエツ
ジコネクタ（７）の間に配置された双方向バッファ回路
、（２）は前記カードエツジコネクタに接続された接続
端子のうち後述するＣＯ端子の接続が解除された事を検
知しリセット信号を送出するリセット信号発生回路、（
Ｌ４は装置本体の電源を投じた時Ｃニリセット信号を送
出するパワーオンリセット信号発生回路である。
第２図は前記カードエツジコネクタ（７）に接続する増
設メモリカートリッジの接続端子としてのエツジカード
の要部平面図である。このうちＣＯ端子１ｊｌｌは他の
端子よりもカートリッジ内側寄り（二短く、且つ接地端
子□□□５二接続されている。第１図ｆ：示す構成装置
（二於いて、カードエツジコネクタ（７）に増設メモリ
カートリッジ（図示省略）が接！！ｌｃ端子を介して接
続され１図示しない電源が投入されると、パワーオンリ
セット信号発生回路（１４）からリセット信号がＣＰ
Ｕ（１０二送られる。該ＣＰ Ｕ（１）はリセット信号
を受けて、装置全体を初期化する。
設メモリカートリッジの接続端子としてのエツジカード
の要部平面図である。このうちＣＯ端子１ｊｌｌは他の
端子よりもカートリッジ内側寄り（二短く、且つ接地端
子□□□５二接続されている。第１図ｆ：示す構成装置
（二於いて、カードエツジコネクタ（７）に増設メモリ
カートリッジ（図示省略）が接！！ｌｃ端子を介して接
続され１図示しない電源が投入されると、パワーオンリ
セット信号発生回路（１４）からリセット信号がＣＰ
Ｕ（１０二送られる。該ＣＰ Ｕ（１）はリセット信号
を受けて、装置全体を初期化する。
そしてカートリッジのメモリの内容゛を読み出し、一定
時間同一の認識コードが得られれば、カートリッジが正
確に接続されたとみなし、メインメモリ（５）内Ｃ；貯
えられているプログラムに従い、所定の処理を行う。
時間同一の認識コードが得られれば、カートリッジが正
確に接続されたとみなし、メインメモリ（５）内Ｃ；貯
えられているプログラムに従い、所定の処理を行う。
カートリッジを抜く場合、ＣＯ端子ｃ！１１は他の接続
端子よりも早く接続解除状態となる。リセット信号発生
回路Ｑ３は常Ｃ；前記ＣＯ端子１２１１を監視していて
、該ＣＯ端子＋２１１が非接続状態となると、リセット
信号を送出し、リセット信号を受けたＣＰＵ（１）はそ
の動作をリセット、装置全体を初期状態≦：して、カー
トリッジの接続有無をチェックする。
端子よりも早く接続解除状態となる。リセット信号発生
回路Ｑ３は常Ｃ；前記ＣＯ端子１２１１を監視していて
、該ＣＯ端子＋２１１が非接続状態となると、リセット
信号を送出し、リセット信号を受けたＣＰＵ（１）はそ
の動作をリセット、装置全体を初期状態≦：して、カー
トリッジの接続有無をチェックする。
九トエ該ＣＰＵ（１）がカートリッジＣ二記憶されてい
るデータを読み込み中でも、カートリッジ全体の接続が
解除される前Ｃ；リセットが掛けられるので。
るデータを読み込み中でも、カートリッジ全体の接続が
解除される前Ｃ；リセットが掛けられるので。
データの読み込みは中止され、読み込み誤りや、プログ
ラムの暴走は防げる。
ラムの暴走は防げる。
次（：リセット信号発生回路ａｓｔｙｓ図Ｃ二示し説明
する。入力端子ＣＯ′は前記カートリッジのＣＯ端子ｔ
２１）Ｃカードエツジコネクタ（７Ｆを介して接続され
ている。入力端子ＣＯ′はカートリッジ接続時Ｉ：は接
地レベルであるがカートリッジを抜くと一早（Ｖａａレ
ベルとなる。１３１）はインバータ、 ｃ１３は入力（
点Ａでの状態］の立上りに対してのみ積分を行う積分回
路、ｃ３３はシュミット回路、（ロ）は単安定マルチバ
イブレータである。入力端子ＣＯＩから入力された信号
はインバータ８１）Ｃ二より反転しく点Ａ】、積分回路
（至）によりチャタリング成分を除去する（点Ｂ〕。そ
してシュミット回路ｃ３３ＣよりＣＯ端子１２１）の接
続状態が判断され、該シュミット回路（至）の出力（点
Ｃ］の立下がりＣ二ようて単安定マルチバイブレータ（
ロ）からリセット信号が出力される。このタイムチャー
トを第４１／−二示す。図中ｔｌでカートリッジ接続、
ｔｚでカートリッジ非接続状態を示しており、ｔｚでリ
セット信号が一定期間送出されている。
する。入力端子ＣＯ′は前記カートリッジのＣＯ端子ｔ
２１）Ｃカードエツジコネクタ（７Ｆを介して接続され
ている。入力端子ＣＯ′はカートリッジ接続時Ｉ：は接
地レベルであるがカートリッジを抜くと一早（Ｖａａレ
ベルとなる。１３１）はインバータ、 ｃ１３は入力（
点Ａでの状態］の立上りに対してのみ積分を行う積分回
路、ｃ３３はシュミット回路、（ロ）は単安定マルチバ
イブレータである。入力端子ＣＯＩから入力された信号
はインバータ８１）Ｃ二より反転しく点Ａ】、積分回路
（至）によりチャタリング成分を除去する（点Ｂ〕。そ
してシュミット回路ｃ３３ＣよりＣＯ端子１２１）の接
続状態が判断され、該シュミット回路（至）の出力（点
Ｃ］の立下がりＣ二ようて単安定マルチバイブレータ（
ロ）からリセット信号が出力される。このタイムチャー
トを第４１／−二示す。図中ｔｌでカートリッジ接続、
ｔｚでカートリッジ非接続状態を示しており、ｔｚでリ
セット信号が一定期間送出されている。
ト】発明の効果
本発明は以上の説明から明らかな如く、増設メモリカー
トリッジを抜く時、特定の一端子が他の接続端子より早
く非接続状態となり、これを監視しリセットを掛けるこ
とで、電源を投入したままカートリッジを抜いてもデー
タの読み込み誤りや、プログラムの暴走が防げる。そし
てリセット信号（：依り初期状態（−戻るので、カート
リッジの内部回路の保護を施しておけば、電源を投入し
たままでもカートリッジの抜き差しを行うことができる
ので１作業性の向上が因られる。
トリッジを抜く時、特定の一端子が他の接続端子より早
く非接続状態となり、これを監視しリセットを掛けるこ
とで、電源を投入したままカートリッジを抜いてもデー
タの読み込み誤りや、プログラムの暴走が防げる。そし
てリセット信号（：依り初期状態（−戻るので、カート
リッジの内部回路の保護を施しておけば、電源を投入し
たままでもカートリッジの抜き差しを行うことができる
ので１作業性の向上が因られる。
第１図は本発明の一実施例の概略構成図、第２図はカー
トリッジの接続端子であるエツジカードの要部平面図、
第３因はリセット信号発生回路の回路図、第４図はその
タイムチャートである。
トリッジの接続端子であるエツジカードの要部平面図、
第３因はリセット信号発生回路の回路図、第４図はその
タイムチャートである。
Claims (1)
- 【特許請求の範囲】 １）増設回路としてメモリの一部がパッケージ化され交
換可能な増設メモリカートリッジの使用可能な電子機器
に於いて、増設メモリカートリッジの接続端子のうち特
定の一端子は他の端子よりも早く接続が解除されるよう
に設けられ、前記電子機器は少くなくとも、前記特定の
一端子との接続が解除された事を検知する検知手段を有
し、該検知手段からの出力信号により前記電子機器のプ
ログラムの動作にリセツトをかける事を特徴とする増設
メモリカートリッジの使用可能な電子機器。 ２）前記特定の一端子は他の端子よりもカートリッジ内
部よりに短く且つ接地端子に接続されていることを特徴
とする特許請求の範囲第１項記載の増設メモリカートリ
ッジの使用可能な電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117580A JPS61281317A (ja) | 1985-05-30 | 1985-05-30 | 増設メモリカ−トリツジの使用可能な電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117580A JPS61281317A (ja) | 1985-05-30 | 1985-05-30 | 増設メモリカ−トリツジの使用可能な電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61281317A true JPS61281317A (ja) | 1986-12-11 |
Family
ID=14715336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60117580A Pending JPS61281317A (ja) | 1985-05-30 | 1985-05-30 | 増設メモリカ−トリツジの使用可能な電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61281317A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS625337U (ja) * | 1985-06-20 | 1987-01-13 | ||
| JPS62170523U (ja) * | 1986-04-21 | 1987-10-29 | ||
| JPS63234488A (ja) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | Ｒｏｍカ−トリツジの差替制御方式 |
| JPH01303692A (ja) * | 1988-06-01 | 1989-12-07 | Fujitsu Ltd | オプションｒｏｍ担体の装着方式 |
| JPH0273589A (ja) * | 1988-09-08 | 1990-03-13 | Mitsubishi Electric Corp | メモリカード用接続機構 |
| JPH02213917A (ja) * | 1989-02-14 | 1990-08-27 | Taiko Denki Seisakusho:Kk | メモリカードの抜き差し方式 |
-
1985
- 1985-05-30 JP JP60117580A patent/JPS61281317A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS625337U (ja) * | 1985-06-20 | 1987-01-13 | ||
| JPS62170523U (ja) * | 1986-04-21 | 1987-10-29 | ||
| JPH0526966Y2 (ja) * | 1986-04-21 | 1993-07-08 | ||
| JPS63234488A (ja) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | Ｒｏｍカ−トリツジの差替制御方式 |
| JPH01303692A (ja) * | 1988-06-01 | 1989-12-07 | Fujitsu Ltd | オプションｒｏｍ担体の装着方式 |
| JPH0273589A (ja) * | 1988-09-08 | 1990-03-13 | Mitsubishi Electric Corp | メモリカード用接続機構 |
| JPH02213917A (ja) * | 1989-02-14 | 1990-08-27 | Taiko Denki Seisakusho:Kk | メモリカードの抜き差し方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0757062A (ja) | 電子機器 | |
| US5359728A (en) | Data integrity assurance in a disk drive upon a power failure | |
| JPS61281317A (ja) | 増設メモリカ−トリツジの使用可能な電子機器 | |
| JPH03175537A (ja) | デバッグ用マイクロプロセッサのエラー制御装置 | |
| JP3076239B2 (ja) | オンボード書込制御方法 | |
| JP2589143B2 (ja) | オプションｒｏｍ担体の装着方式 | |
| JPH0264726A (ja) | 外部メモリ装置を接続する情報処理装置 | |
| JPH01197847A (ja) | データ保護装置 | |
| JPH05233474A (ja) | 記憶内容保護方式 | |
| KR0130785Y1 (ko) | 휴대용 컴퓨터의 피씨엠씨아이에이 카드 교체시 자동 감지장치 | |
| JPH02100743A (ja) | 電子機器 | |
| JPH05342433A (ja) | データ処理装置 | |
| JP3465511B2 (ja) | ディジタル形保護継電装置 | |
| JP2000010659A (ja) | 活線挿抜保護装置 | |
| JPH0863566A (ja) | メモリカード誤動作防止装置 | |
| JPH0573439A (ja) | プリント配線板及びデータ救出システム | |
| JPH0363782A (ja) | Ｉｃカードの保護装置 | |
| JPS61243539A (ja) | デバツグ装置接続方式 | |
| JPS63279389A (ja) | 接続検出装置 | |
| JPH02100744A (ja) | 電子機器 | |
| JPS6355621A (ja) | プリンタ等の装置におけるリセツト信号の制御方法 | |
| JPS60110059A (ja) | コンピュ−タのデ−タ転送制御装置 | |
| JPS63146190A (ja) | Ｉｃカ−ド・リ−ダ | |
| JPS5856048A (ja) | マイクロプロセツサ調整用コンソ−ル | |
| JPH04294429A (ja) | プリント板抜けアラームのリセット方法 |