JPS5856048A - マイクロプロセツサ調整用コンソ−ル - Google Patents
マイクロプロセツサ調整用コンソ−ルInfo
- Publication number
- JPS5856048A JPS5856048A JP56153036A JP15303681A JPS5856048A JP S5856048 A JPS5856048 A JP S5856048A JP 56153036 A JP56153036 A JP 56153036A JP 15303681 A JP15303681 A JP 15303681A JP S5856048 A JPS5856048 A JP S5856048A
- Authority
- JP
- Japan
- Prior art keywords
- console
- microprocessor
- circuit
- equipment
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプロセッサシステムのハードウェア、
ソフトウェアの調整用コンソールに係)、特にマイクロ
プロセッサチップ内にすでにコンソー身機能を有してい
たり、システム的に’lKコンソールが組み込まれてい
るものは除き、通常の機器運転中は、除外されている阿
整用コンソールに関する・一般的なコンソールの構成及
びコンソール側と機器側との接続状態を第1図に示す。
ソフトウェアの調整用コンソールに係)、特にマイクロ
プロセッサチップ内にすでにコンソー身機能を有してい
たり、システム的に’lKコンソールが組み込まれてい
るものは除き、通常の機器運転中は、除外されている阿
整用コンソールに関する・一般的なコンソールの構成及
びコンソール側と機器側との接続状態を第1図に示す。
コンソールは、機器側に実装される!イクログロセ、す
と同一のマイクロゾロセ、すl、コンソール機能ヲ果す
別のマイク四プロセ、すを含む周辺回路2、キー&−ド
jの入力装置3、アドレス、データ郷の表示a4、外部
記憶装鐙5、機器側との接続ケーブル6、コネクタ7、
電源8から成るコンソール側と機器側との接続方法とし
ては、マイクロプロセッサ1がコンソール内にあるため
、機器側に実装されているマイクロプロセッサを取り外
し、その部分KICソケ、トlOを実装しておき、この
ICCタケトlOとコネクタ7とを接続する0このよう
な構成、接続よ)成るため、コンソール内にあるマイク
ロプロセッサlを利用して機器9側のハードウェア調整
、ソフトウエアデパ、グを行うことになる。
と同一のマイクロゾロセ、すl、コンソール機能ヲ果す
別のマイク四プロセ、すを含む周辺回路2、キー&−ド
jの入力装置3、アドレス、データ郷の表示a4、外部
記憶装鐙5、機器側との接続ケーブル6、コネクタ7、
電源8から成るコンソール側と機器側との接続方法とし
ては、マイクロプロセッサ1がコンソール内にあるため
、機器側に実装されているマイクロプロセッサを取り外
し、その部分KICソケ、トlOを実装しておき、この
ICCタケトlOとコネクタ7とを接続する0このよう
な構成、接続よ)成るため、コンソール内にあるマイク
ロプロセッサlを利用して機器9側のハードウェア調整
、ソフトウエアデパ、グを行うことになる。
この方式では機器9側KICソケツト10を実装しなけ
ればならず、コンソール側と機器側とを分離した時には
、仁のICソケット10へ!イクロゾロセ、?を実装す
るためICソケット10の接触信頼性が問題となる。ま
た、コネクタ7、ケーブル6を介しコンソール内マイク
o f aセッサ1へ電源を供給するため、コネクタ7
を差し違え九りすると電源短絡等の事故を招き、破損す
るおそれがある。
ればならず、コンソール側と機器側とを分離した時には
、仁のICソケット10へ!イクロゾロセ、?を実装す
るためICソケット10の接触信頼性が問題となる。ま
た、コネクタ7、ケーブル6を介しコンソール内マイク
o f aセッサ1へ電源を供給するため、コネクタ7
を差し違え九りすると電源短絡等の事故を招き、破損す
るおそれがある。
更に1機器9側でのプログラム実行に際し、コンソール
内のマイクロプルセッサ1が動作する丸め、そのプログ
ラム実行過程はプログラムを停止シタ後のコンソールの
トレース機能(プログラムの実行アドレス、プロセッサ
内レジスタ等の記憶機能)により確認する他方法がなく
、ダイナ建ツクな動作の表示ができなかった。
内のマイクロプルセッサ1が動作する丸め、そのプログ
ラム実行過程はプログラムを停止シタ後のコンソールの
トレース機能(プログラムの実行アドレス、プロセッサ
内レジスタ等の記憶機能)により確認する他方法がなく
、ダイナ建ツクな動作の表示ができなかった。
本発明は、ICCタケトを不要とし、プログラム実行中
のオンラインモニタを可能とするマイクログロセ、す調
整用コンソールを提供することを目的とする。
のオンラインモニタを可能とするマイクログロセ、す調
整用コンソールを提供することを目的とする。
以下、本発明を図の実施例を参照して説明する0第2図
は、本発明の一実施例に係るコンソールの構成及びコン
ソール側と機器側との接続状態を示したものである。
は、本発明の一実施例に係るコンソールの構成及びコン
ソール側と機器側との接続状態を示したものである。
図において、第1図と同一符号は同−又は相当部分を示
し、マイク胃グロセ、すlは機器9側へ実装され、マイ
クロゾロセ、すlはコネクタ11、ケーブル6を介しコ
ンソールと接続される0コンソールは、コンソール周辺
回路12、キーが一ド入力装置3、表示器4、紙チーブ
リーダ、パンチャーを備えたテレタイプ等の外部記憶装
置5、電源8より構成される。
し、マイク胃グロセ、すlは機器9側へ実装され、マイ
クロゾロセ、すlはコネクタ11、ケーブル6を介しコ
ンソールと接続される0コンソールは、コンソール周辺
回路12、キーが一ド入力装置3、表示器4、紙チーブ
リーダ、パンチャーを備えたテレタイプ等の外部記憶装
置5、電源8より構成される。
@3図は〜第2図における機器9側の内部構成回路及び
コンソール周辺回路12の内部構成回路を示す図である
。この図で、機器9側では、iイクロプロセッサ1とメ
モリ13、PI/1)14Fiアドレス、データバスで
接続され、アドレス、データバス信号aが授受され、種
々のステータス、制御信号すは制御信号発生回路15へ
入力され、リード信号、ライト信号等の制御信号Cを発
生する。
コンソール周辺回路12の内部構成回路を示す図である
。この図で、機器9側では、iイクロプロセッサ1とメ
モリ13、PI/1)14Fiアドレス、データバスで
接続され、アドレス、データバス信号aが授受され、種
々のステータス、制御信号すは制御信号発生回路15へ
入力され、リード信号、ライト信号等の制御信号Cを発
生する。
信号a、bはコネクタ11よりケーブル6を介してコン
ソール側と接続されるOコンソール側で社、パ、ファ回
路16を介し、マイクロゾロセ、す1のステータス、制
御信号すより制御タイミング(マイクロノロセッサの動
作サイクル)を判定したり、種々制御信号を発生させる
デコーダ回路17、コンソール動作のゾログラム格納用
ROM18、ワーク用RAM 19、トレース回路及び
トレース用メモリ20、表示回路及びドライバー21゜
キーが−ドインタフェース22、テレタイゲインタフ、
−ス23、マイクロブ四セッナlのアクセスをコンソー
ル側にさせるか機器側にさせるかの判定を行わせる切換
回路24、機器側回路の動作停止を知らせる割込信号発
生回路25、その他の周辺回路26より成る。
ソール側と接続されるOコンソール側で社、パ、ファ回
路16を介し、マイクロゾロセ、す1のステータス、制
御信号すより制御タイミング(マイクロノロセッサの動
作サイクル)を判定したり、種々制御信号を発生させる
デコーダ回路17、コンソール動作のゾログラム格納用
ROM18、ワーク用RAM 19、トレース回路及び
トレース用メモリ20、表示回路及びドライバー21゜
キーが−ドインタフェース22、テレタイゲインタフ、
−ス23、マイクロブ四セッナlのアクセスをコンソー
ル側にさせるか機器側にさせるかの判定を行わせる切換
回路24、機器側回路の動作停止を知らせる割込信号発
生回路25、その他の周辺回路26より成る。
この第3図のコンソールの持つ機能としては、キーが−
ド3よりのキーイン操作により、マイクログロセ、すl
内のレジスタのり−ド/ライト、機器側メモリ13のリ
ード/ライト、スタ、りIインタの設定、プログラムの
実行を任意に指定した誉地で停止させる事のできるブレ
ークイインドの設定、実行アドレスのトレース、機器側
に格納されているプログラムの実行、停止、アドレス、
データの表示、グログラムの紙テープへの出力、紙チー
ブよシの入力等があげられる。
ド3よりのキーイン操作により、マイクログロセ、すl
内のレジスタのり−ド/ライト、機器側メモリ13のリ
ード/ライト、スタ、りIインタの設定、プログラムの
実行を任意に指定した誉地で停止させる事のできるブレ
ークイインドの設定、実行アドレスのトレース、機器側
に格納されているプログラムの実行、停止、アドレス、
データの表示、グログラムの紙テープへの出力、紙チー
ブよシの入力等があげられる。
以下、第3図を参照して、本実施例の調整用コンソール
の動作を説明する。先ず、コンソールが接続された状態
で機器側の電源が投入されると、切換回路24の出力は
コンソール側を示し、機器9側の制御信号発生回路15
へ出力禁止信号Cが入力される0従って、機器9例のメ
モリ13、PI/j) 14へのマイク認プロセッサ1
のアクセス鉱なされない。このとき、マイクログロセ、
すlはコンソール内のROM 18をアクセスし、キー
イン待ちのプログラムが実行される。キーインがされ、
それがメモリ13へのデータの書き込みであれば、コン
ソール内RAM I 9に書き込むべきグログツムをセ
ットし、!イクロ!ロセ、す1の実行サイクル時に切換
回路24の出力を機器側にする0機器9側の制御信号発
生回路1〜5出力は有効となり、マイクログロセ、?1
はメモリ13をアクセスし、r−夕を書き込む。このサ
イクル終了時に切換回路24の出力Cを再びコンソール
側にし、再びキーイン待ちのプログラムを実行する。メ
モリのリード、PIlo 0リード、ライトも同じ様な
動作を行う。
の動作を説明する。先ず、コンソールが接続された状態
で機器側の電源が投入されると、切換回路24の出力は
コンソール側を示し、機器9側の制御信号発生回路15
へ出力禁止信号Cが入力される0従って、機器9例のメ
モリ13、PI/j) 14へのマイク認プロセッサ1
のアクセス鉱なされない。このとき、マイクログロセ、
すlはコンソール内のROM 18をアクセスし、キー
イン待ちのプログラムが実行される。キーインがされ、
それがメモリ13へのデータの書き込みであれば、コン
ソール内RAM I 9に書き込むべきグログツムをセ
ットし、!イクロ!ロセ、す1の実行サイクル時に切換
回路24の出力を機器側にする0機器9側の制御信号発
生回路1〜5出力は有効となり、マイクログロセ、?1
はメモリ13をアクセスし、r−夕を書き込む。このサ
イクル終了時に切換回路24の出力Cを再びコンソール
側にし、再びキーイン待ちのプログラムを実行する。メ
モリのリード、PIlo 0リード、ライトも同じ様な
動作を行う。
グセグラムの実行については、1インストラクシヨンだ
け実行させるシングルステ、デ、連続的に実行すせるノ
ーマル動作、シングルステップをある周期をおいて連続
的に実行させるスロー動作、ブレーク4インドが設定さ
れている時実行アドレスが一致するまで連続動作させる
ものがある0キーインでシングルステ、グ動作が指示さ
れると、切換回路24の出力Cを機器側モード圧して、
グロセ、すの実行サイクルを監視し、実行サイクル終了
時に切換回路24の出力Ct−コンソール側にし、割込
み発生回路25より割込み信号dを発生させる。
け実行させるシングルステ、デ、連続的に実行すせるノ
ーマル動作、シングルステップをある周期をおいて連続
的に実行させるスロー動作、ブレーク4インドが設定さ
れている時実行アドレスが一致するまで連続動作させる
ものがある0キーインでシングルステ、グ動作が指示さ
れると、切換回路24の出力Cを機器側モード圧して、
グロセ、すの実行サイクルを監視し、実行サイクル終了
時に切換回路24の出力Ct−コンソール側にし、割込
み発生回路25より割込み信号dを発生させる。
このとき、マイクロデロセッt1のアクセス対象はコン
ソール側であり、割込みの飛び先アドレスはコンソール
内のROM 18にある。機器側へのアクセスは禁止さ
れた状態にあり、再びキーイン待ちのプログラムをコン
ソール側にて実行する。
ソール側であり、割込みの飛び先アドレスはコンソール
内のROM 18にある。機器側へのアクセスは禁止さ
れた状態にあり、再びキーイン待ちのプログラムをコン
ソール側にて実行する。
ノーマル動作、スロー動作時は、スト、グキーインによ
り、実行サイクルの終了時に切換回路24の出力Cをコ
ンソール側にし、割込みをかける0プレ一クデイント設
定時は、その設定値とアドレスデータバス信号aのアド
レスが一致し、そのアドレスにあるインストラクション
の実行サイクル終了時に同様にコンソール側へ切換回路
24の出力をたおし、割込みを発生させる0以上説明し
たように、本発明は、機器側に実装された状態のマイク
ロプロセ、すのアドレス、データバス信号及び種々のス
テータス、制御信号をコンソール内で処理を行い、1つ
のマイクロfOセ、すを外部回路にて切り換えて機器側
−マンソール側両者で共有する方式、即ち、機器側のプ
ログラム実行とコンソールとして動作するプログラムの
実行を同一のマイクログロセ、すで行わせる方式として
いる。従って、本発明によれば、従来のコンソールのよ
うにコンソール機能と機器側デロセ、す機能を分解して
いないため、信号線そのものを接続すれば良く、I/C
ソケットは不要となり、接触信頼性の問題はなくなる。
り、実行サイクルの終了時に切換回路24の出力Cをコ
ンソール側にし、割込みをかける0プレ一クデイント設
定時は、その設定値とアドレスデータバス信号aのアド
レスが一致し、そのアドレスにあるインストラクション
の実行サイクル終了時に同様にコンソール側へ切換回路
24の出力をたおし、割込みを発生させる0以上説明し
たように、本発明は、機器側に実装された状態のマイク
ロプロセ、すのアドレス、データバス信号及び種々のス
テータス、制御信号をコンソール内で処理を行い、1つ
のマイクロfOセ、すを外部回路にて切り換えて機器側
−マンソール側両者で共有する方式、即ち、機器側のプ
ログラム実行とコンソールとして動作するプログラムの
実行を同一のマイクログロセ、すで行わせる方式として
いる。従って、本発明によれば、従来のコンソールのよ
うにコンソール機能と機器側デロセ、す機能を分解して
いないため、信号線そのものを接続すれば良く、I/C
ソケットは不要となり、接触信頼性の問題はなくなる。
また、ケーブル内は信号線だけで電源の供給は行わない
ので、コネクタを逆に接続しても回路を破損することは
なくなり、逆さし防止の手段もコネクタ上で対処できる
。更に、機器側のプログ2ム実行中にもコンソール側回
路にてアドレス、データバス、ステータス制御信号等を
常に監視してhる九め、〆イナミ、りなオンラインモニ
タ(動作アドレス、デ1 (D 表示sスロセッサステ
ータスの表示等)が可能であり、デバッグの効率永向上
する0
ので、コネクタを逆に接続しても回路を破損することは
なくなり、逆さし防止の手段もコネクタ上で対処できる
。更に、機器側のプログ2ム実行中にもコンソール側回
路にてアドレス、データバス、ステータス制御信号等を
常に監視してhる九め、〆イナミ、りなオンラインモニ
タ(動作アドレス、デ1 (D 表示sスロセッサステ
ータスの表示等)が可能であり、デバッグの効率永向上
する0
第1図は一般的なコンソールの構成及びコンソール側と
機器側との接続状態を示す図、第2図は本発明によるコ
ンソールの構成及びコンソール側と機器側との接続状態
を示す図、第3同社本発明による=ンソール周辺回路内
部構成回路及び機器側の内部構成回路を示す図である。 l・・・マイクc1fロセッサ、2.12・・・コンソ
ール周辺回路、3・・・入力装置、4・・・表示器、5
・・・外部記憶装置、6・・・1alli!!ケーブル
、7.11・・・コネクタ、8・・・電源、9・・・機
器、10・・・ICソケット、13・・・メモリ、14
−・PIlo、15・・・制御信号発生回路、16・・
・パ、7ア回路、17・・・デコーダ回路、18・・・
80M% 19・・・RAM、20・・・トレース回路
及びトレース用メモリ、21・・・表示回路及びドライ
d−122・・・キーが−ドインターフェース、23・
・・テレタイダインターフエース、24・・・切換回路
、25・・・割込信号発生回路、26・・・その他周辺
回路。 (7317)代理人弁理士 則 近 憲 佑(ほか1名
) 第1図 第2図 第3図
機器側との接続状態を示す図、第2図は本発明によるコ
ンソールの構成及びコンソール側と機器側との接続状態
を示す図、第3同社本発明による=ンソール周辺回路内
部構成回路及び機器側の内部構成回路を示す図である。 l・・・マイクc1fロセッサ、2.12・・・コンソ
ール周辺回路、3・・・入力装置、4・・・表示器、5
・・・外部記憶装置、6・・・1alli!!ケーブル
、7.11・・・コネクタ、8・・・電源、9・・・機
器、10・・・ICソケット、13・・・メモリ、14
−・PIlo、15・・・制御信号発生回路、16・・
・パ、7ア回路、17・・・デコーダ回路、18・・・
80M% 19・・・RAM、20・・・トレース回路
及びトレース用メモリ、21・・・表示回路及びドライ
d−122・・・キーが−ドインターフェース、23・
・・テレタイダインターフエース、24・・・切換回路
、25・・・割込信号発生回路、26・・・その他周辺
回路。 (7317)代理人弁理士 則 近 憲 佑(ほか1名
) 第1図 第2図 第3図
Claims (1)
- マイクロプロセッサ、メそり等を含む機器のノ1−ドウ
エア調整及び基本的なデパ、りを行う調整用コンソール
において、機器側とコンソール側トをケーブルにて直接
続し、機器に実装されているマイクロゾロセ、すのアド
レス、データバス信号及び種々のステータス、制御信号
を機器側とコンソール側とで授受し、前記マイクロプロ
セ、tを機器側とコンソール側とで切換えて使用すると
共に、機器側のプ四グラム実行中にコンソール側で前記
マイクロプロセッサの各信号を監視することを特徴とす
るマイクロプロセ、す調整用コンソール0
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56153036A JPS5856048A (ja) | 1981-09-29 | 1981-09-29 | マイクロプロセツサ調整用コンソ−ル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56153036A JPS5856048A (ja) | 1981-09-29 | 1981-09-29 | マイクロプロセツサ調整用コンソ−ル |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5856048A true JPS5856048A (ja) | 1983-04-02 |
Family
ID=15553566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56153036A Pending JPS5856048A (ja) | 1981-09-29 | 1981-09-29 | マイクロプロセツサ調整用コンソ−ル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5856048A (ja) |
-
1981
- 1981-09-29 JP JP56153036A patent/JPS5856048A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59200327A (ja) | 周辺装置の制御方式 | |
JPH07182073A (ja) | コンピュータシステムにおけるユーザ入力デバイス存在のエミュレート方法、スタンバイ中のデバイス構成のロス防止方法、デバイス存在のエミュレートのためのコントローラ回路およびデバイス構成の捕捉のためのコントローラ回路 | |
JPS5856048A (ja) | マイクロプロセツサ調整用コンソ−ル | |
JP3076239B2 (ja) | オンボード書込制御方法 | |
JPS61281317A (ja) | 増設メモリカ−トリツジの使用可能な電子機器 | |
JPH07175665A (ja) | 入出力割込制御回路 | |
JP3288114B2 (ja) | マイクロコンピュータ | |
JPH0644209B2 (ja) | バス変換装置 | |
JP2864861B2 (ja) | 応答信号制御回路 | |
JPH02135589A (ja) | Icカードシステム | |
JPS6073753A (ja) | マイクロプロセツサの暴走処理方式 | |
JPH06119087A (ja) | 電源オフ方式 | |
JPH02176842A (ja) | 情報伝達装置 | |
JPS61145617A (ja) | 電源切断回路 | |
JP2000076093A (ja) | マイクロコンピュータのエミュレータ | |
JPS57143646A (en) | Error recovery system for logical device | |
JPS5827219A (ja) | 給電装置 | |
JPS6243408Y2 (ja) | ||
JPS6278617A (ja) | 省電力mpuシステム | |
JPH0477816A (ja) | 印刷情報中継装置 | |
JP2003263343A (ja) | 組込み監視システム | |
JPS58149525A (ja) | 自動電源制御装置 | |
JPS61161549A (ja) | マイクロプログラム格納メモリのパリテイチエツク方式 | |
JPH0150939B2 (ja) | ||
JPS6082301U (ja) | プロセス出力装置 |