JP2864861B2 - 応答信号制御回路 - Google Patents
応答信号制御回路Info
- Publication number
- JP2864861B2 JP2864861B2 JP4093821A JP9382192A JP2864861B2 JP 2864861 B2 JP2864861 B2 JP 2864861B2 JP 4093821 A JP4093821 A JP 4093821A JP 9382192 A JP9382192 A JP 9382192A JP 2864861 B2 JP2864861 B2 JP 2864861B2
- Authority
- JP
- Japan
- Prior art keywords
- response signal
- timer
- processing unit
- main processing
- monitoring control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
【０００１】
【産業上の利用分野】本発明は複数のパネルが実装され
て主監視制御部により制御される装置に関し、特に各パ
ネルを監視制御する際におけるパネルからの応答信号を
制御するための回路に関する。
て主監視制御部により制御される装置に関し、特に各パ
ネルを監視制御する際におけるパネルからの応答信号を
制御するための回路に関する。
【０００２】
【従来の技術】従来、この種の装置では、図２に示すよ
うに、主監視制御部１’は複数のパネル２１〜２Ｎとア
ドレスバス１７及びデータバス１８により相互に接続さ
れている。この主監視制御部１’には主処理部１１とバ
スエラー用タイマ１２が設けられ、前記各パネル２１〜
２Ｎの状態を監視したり、パネル２１〜２Ｎをリセット
する等の制御を行っている。即ち、この主監視制御部
１’が状態監視制御用のアドレスを指定したときに、そ
の指定された実装位置のパネルは応答信号を返送する。
主監視制御部１’はその応答信号のタイミングにより監
視状態をデータバス１８上から読み取ったり、その応答
信号により制御が行われたことを確認する。
うに、主監視制御部１’は複数のパネル２１〜２Ｎとア
ドレスバス１７及びデータバス１８により相互に接続さ
れている。この主監視制御部１’には主処理部１１とバ
スエラー用タイマ１２が設けられ、前記各パネル２１〜
２Ｎの状態を監視したり、パネル２１〜２Ｎをリセット
する等の制御を行っている。即ち、この主監視制御部
１’が状態監視制御用のアドレスを指定したときに、そ
の指定された実装位置のパネルは応答信号を返送する。
主監視制御部１’はその応答信号のタイミングにより監
視状態をデータバス１８上から読み取ったり、その応答
信号により制御が行われたことを確認する。
【０００３】
【発明が解決しようとする課題】このような従来のパネ
ル監視制御装置では、主処理部１１がアクセスした実装
位置にパネルが実装されていて応答信号を返送すること
で成り立っている。しかし、指定された実装位置にパネ
ルが実装されていない場合には応答信号が返送されない
ため、主処理部１１はアクセスサイクルが継続されるた
めに次の処理に移れなくなる。又、バスエラー用タイマ
１２がタイムアップするまでに応答信号が返送されない
と、バスエラーとして主処理部１１が割り込みの例外処
理を開始するため、主処理部１１が未実装の実装位置を
アクセスする毎にバスエラーを起こしていては、主処理
部１１の使用効率の点からみると大きな損失となる。本
発明の目的は、未実装の位置をアクセスした場合でもバ
スエラーを起こすことなくその状況を把握できるように
した応答信号制御回路を提供することにある。
ル監視制御装置では、主処理部１１がアクセスした実装
位置にパネルが実装されていて応答信号を返送すること
で成り立っている。しかし、指定された実装位置にパネ
ルが実装されていない場合には応答信号が返送されない
ため、主処理部１１はアクセスサイクルが継続されるた
めに次の処理に移れなくなる。又、バスエラー用タイマ
１２がタイムアップするまでに応答信号が返送されない
と、バスエラーとして主処理部１１が割り込みの例外処
理を開始するため、主処理部１１が未実装の実装位置を
アクセスする毎にバスエラーを起こしていては、主処理
部１１の使用効率の点からみると大きな損失となる。本
発明の目的は、未実装の位置をアクセスした場合でもバ
スエラーを起こすことなくその状況を把握できるように
した応答信号制御回路を提供することにある。
【０００４】
【課題を解決するための手段】本発明は、主監視制御部
には複数のパネルに対して監視制御を行う主処理部と、
この主処理部からの監視制御モードを検出する手段と、
応答信号を生成するための応答信号生成用タイマと、監
視制御モード検出手段の出力により応答信号生成用タイ
マをスタートさせる手段と、このタイマからの出力又は
アクセスされたパネルからの応答信号のいずれかを主処
理部に対して出力する手段と、監視制御モード時に所定
の時間を計時して前記主処理部にバスエラーを出力する
バスエラー用タイマと、前記監視制御モード検出手段の
出力により前記バスエラー用タイマからの出力を阻止す
る手段とを備える。
には複数のパネルに対して監視制御を行う主処理部と、
この主処理部からの監視制御モードを検出する手段と、
応答信号を生成するための応答信号生成用タイマと、監
視制御モード検出手段の出力により応答信号生成用タイ
マをスタートさせる手段と、このタイマからの出力又は
アクセスされたパネルからの応答信号のいずれかを主処
理部に対して出力する手段と、監視制御モード時に所定
の時間を計時して前記主処理部にバスエラーを出力する
バスエラー用タイマと、前記監視制御モード検出手段の
出力により前記バスエラー用タイマからの出力を阻止す
る手段とを備える。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。同図
において、１は主監視制御部、２１〜２Ｎは複数のパネ
ルであり、これらはアドレスバス１７とデータバス１８
で相互に接続されている。前記主監視制御部１には、主
処理部１１、バスエラー用タイマ１２、状態監視制御モ
ード検出回路１３、アンド回路１４、応答信号生成用タ
イマ１５、オア回路１６が設けられる。ここで、前記応
答信号生成用タイマ１５は、パネル状態監視制御モード
におけるパネルの状態監視制御信号に対する応答信号を
生成することができる。
る。図１は本発明の一実施例のブロック図である。同図
において、１は主監視制御部、２１〜２Ｎは複数のパネ
ルであり、これらはアドレスバス１７とデータバス１８
で相互に接続されている。前記主監視制御部１には、主
処理部１１、バスエラー用タイマ１２、状態監視制御モ
ード検出回路１３、アンド回路１４、応答信号生成用タ
イマ１５、オア回路１６が設けられる。ここで、前記応
答信号生成用タイマ１５は、パネル状態監視制御モード
におけるパネルの状態監視制御信号に対する応答信号を
生成することができる。
【０００６】この構成によれば、主監視制御部１が複数
のパネル２１〜２Ｎのうち、ある実装位置のパネルに対
してパネルの状態を監視するときに、主処理部１１はそ
のパネルに対して監視制御アドレスをアクセスする。こ
のとき状態監視制御モード検出回路１３は、主処理部１
１が出力するアドレスにより状態監視制御モードである
と認識すると、バスエラー用タイマ１２からの出力が主
処理部１１に入力することを阻止してバスエラーを禁止
するとともに、応答信号生成用タイマ１５をスタートさ
せる。この応答信号生成用タイマ１５は、実装されてい
るパネル自身の応答信号の時間より大きくする。そし
て、タイムアウトした応答信号生成用タイマ１５の出力
を恰もそのパネルから返送されてきた応答信号として扱
う。
のパネル２１〜２Ｎのうち、ある実装位置のパネルに対
してパネルの状態を監視するときに、主処理部１１はそ
のパネルに対して監視制御アドレスをアクセスする。こ
のとき状態監視制御モード検出回路１３は、主処理部１
１が出力するアドレスにより状態監視制御モードである
と認識すると、バスエラー用タイマ１２からの出力が主
処理部１１に入力することを阻止してバスエラーを禁止
するとともに、応答信号生成用タイマ１５をスタートさ
せる。この応答信号生成用タイマ１５は、実装されてい
るパネル自身の応答信号の時間より大きくする。そし
て、タイムアウトした応答信号生成用タイマ１５の出力
を恰もそのパネルから返送されてきた応答信号として扱
う。
【０００７】このため、主処理部１１がアクセスした実
装位置のパネルが実装されているときには、そのバネル
自身からの応答信号により、又、未実装のときにはこの
応答信号生成用タイマ１５から出力される信号により、
それぞれ主処理部１１に対して応答信号が返送されたこ
とになる。これにより、そのタイミングにより主処理部
１１がデータを読み込むことになる。このとき、いずれ
のパネルからも出力が行われないので、データバス１８
はハイインピーダンスとなり、５Ｖでプルアップしてい
るときは全て“１”のデータを読み込むことになる。例
えば、この“１”が未実装であるという状態ワードであ
るとすると、主処理部１１はバスエラーを起こすことな
く正しく未実装部のパネルの状態を認識することが可能
となる。
装位置のパネルが実装されているときには、そのバネル
自身からの応答信号により、又、未実装のときにはこの
応答信号生成用タイマ１５から出力される信号により、
それぞれ主処理部１１に対して応答信号が返送されたこ
とになる。これにより、そのタイミングにより主処理部
１１がデータを読み込むことになる。このとき、いずれ
のパネルからも出力が行われないので、データバス１８
はハイインピーダンスとなり、５Ｖでプルアップしてい
るときは全て“１”のデータを読み込むことになる。例
えば、この“１”が未実装であるという状態ワードであ
るとすると、主処理部１１はバスエラーを起こすことな
く正しく未実装部のパネルの状態を認識することが可能
となる。
【０００８】
【発明の効果】以上説明したように本発明は、状態監視
制御モード検出回路により状態監視制御モードを認識
し、これにより起動される応答信号作成用タイマの出力
を応答信号とすることができるので、主監視制御部が未
実装のパネル実装位置をアクセスした場合にも「未実
装」状態を認識してバスエラーを起こすことがなく、主
処理部の使用効率が改善されるという効果がある。
制御モード検出回路により状態監視制御モードを認識
し、これにより起動される応答信号作成用タイマの出力
を応答信号とすることができるので、主監視制御部が未
実装のパネル実装位置をアクセスした場合にも「未実
装」状態を認識してバスエラーを起こすことがなく、主
処理部の使用効率が改善されるという効果がある。
【図１】本発明の応答信号制御回路を備えたパネル状態
監視制御装置の一実施例のブロック図である。
監視制御装置の一実施例のブロック図である。
【図２】従来のパネル状態監視制御装置の一例のブロッ
ク図である。
ク図である。
１ 主監視制御部 ２１〜２Ｎ パネル １１ 主処理部 １２ バスエラー用タイマ １３ 状態監視制御モード検出回路 １４ アンド回路 １５ 応答信号生成用タイマ １６ オア回路
Claims (1)
- 【請求項１】 複数のパネルと、これらパネルに対して
監視制御を行う主監視制御部とで構成されるパネルの状
態監視制御装置において、前記主監視制御部には前記各
パネルに対して監視制御を行う主処理部と、この主処理
部での監視制御モードを検出する手段と、応答信号を生
成するための応答信号生成用タイマと、前記監視制御モ
ード検出手段の出力により前記応答信号生成用タイマを
スタートさせる手段と、前記タイマからの出力又はアク
セスされたパネルからの応答信号のいずれかを前記主処
理部に対して出力する手段と、監視制御モード時に所定
の時間を計時して前記主処理部にバスエラーを出力する
バスエラー用タイマと、前記監視制御モード検出手段の
出力により前記バスエラー用タイマからの出力を阻止す
る手段とを備えることを特徴とする応答信号制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4093821A JP2864861B2 (ja) | 1992-03-19 | 1992-03-19 | 応答信号制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4093821A JP2864861B2 (ja) | 1992-03-19 | 1992-03-19 | 応答信号制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05268675A JPH05268675A (ja) | 1993-10-15 |
| JP2864861B2 true JP2864861B2 (ja) | 1999-03-08 |
Family
ID=14093068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4093821A Expired - Fee Related JP2864861B2 (ja) | 1992-03-19 | 1992-03-19 | 応答信号制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2864861B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307747A (ja) * | 1994-05-13 | 1995-11-21 | Nec Corp | 装置動作状態チェック方法および装置 |
-
1992
- 1992-03-19 JP JP4093821A patent/JP2864861B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05268675A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6353669A (ja) | マイクロプロセツサ | |
| JP2864861B2 (ja) | 応答信号制御回路 | |
| KR930017341A (ko) | 원격제어기의 데이타 수신제어장치 및 방법 | |
| JPH0667755A (ja) | 回路基板挿抜検出方式 | |
| JPH0683488A (ja) | リセット制御回路 | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JPH03225546A (ja) | オプション基板の実装有無確認方法 | |
| JPS63311553A (ja) | 同期制御方式のマイクロプロセツサ周辺回路 | |
| JPH04123160A (ja) | 受信データ処理システム | |
| JP2810112B2 (ja) | 割込制御方法及び装置 | |
| JP2577613Y2 (ja) | 情報処理装置 | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| JP3420058B2 (ja) | ポート番号設定方法と情報処理装置 | |
| JPH02271449A (ja) | バス障害検出方式 | |
| JPS62172439A (ja) | プリント板未実装検出方式 | |
| JPH0954729A (ja) | システムダウン防止機能付きボード組み込み型電子機器 | |
| JPH06250864A (ja) | プログラマブルコントローラの誤出力防止方法 | |
| JPH09259074A (ja) | メモリーアクセス回路 | |
| JPH07249021A (ja) | マイコンシステム | |
| JPH04119448A (ja) | 動作タイミング制御方式 | |
| JPS61250766A (ja) | メモリアクセス制御方式 | |
| JPH07244633A (ja) | インタフェース装置 | |
| JPH01263709A (ja) | リセット制御装置 | |
| JPH07182272A (ja) | Ｄｍａコントローラ回路 | |
| JPH03211655A (ja) | 多段ウェイト制御中央処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |