JPH0667755A - 回路基板挿抜検出方式 - Google Patents
回路基板挿抜検出方式Info
- Publication number
- JPH0667755A JPH0667755A JP4067801A JP6780192A JPH0667755A JP H0667755 A JPH0667755 A JP H0667755A JP 4067801 A JP4067801 A JP 4067801A JP 6780192 A JP6780192 A JP 6780192A JP H0667755 A JPH0667755 A JP H0667755A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- main control
- interrupt
- mounting
- dismounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】回路基板の挿抜に関し、主制御部に余分な負荷
を与えることなく、回路基板の実装状態を監視する。 【構成】回路基板監視部４が挿抜検出線５を通じて回路
基板２の挿入または引抜きを検出すると、回路基板監視
部４は主制御部１に対して割込信号線６を通じて割込み
を発生する。割込を受けた主制御部１は速やかに信号バ
ス３を通じて回路基板２内の実装状態メモリ２１の内容
を読込む。この実装状態メモリ２１には回路基板２の状
態（運転中、異常発生など）が記憶されており、主制御
部１は回路基板２の挿入または引抜を知ることが出き
る。
を与えることなく、回路基板の実装状態を監視する。 【構成】回路基板監視部４が挿抜検出線５を通じて回路
基板２の挿入または引抜きを検出すると、回路基板監視
部４は主制御部１に対して割込信号線６を通じて割込み
を発生する。割込を受けた主制御部１は速やかに信号バ
ス３を通じて回路基板２内の実装状態メモリ２１の内容
を読込む。この実装状態メモリ２１には回路基板２の状
態（運転中、異常発生など）が記憶されており、主制御
部１は回路基板２の挿入または引抜を知ることが出き
る。
Description
【０００１】
【産業上の利用分野】本発明は回路基板挿抜検出方式に
関し、特に運転中に予め定められた機能を有する回路基
板の挿抜が可能なコンピュータシステムの回路基板挿抜
検出方式に関する。
関し、特に運転中に予め定められた機能を有する回路基
板の挿抜が可能なコンピュータシステムの回路基板挿抜
検出方式に関する。
【０００２】
【従来の技術】従来、この種の回路基板挿抜検出方式
は、図３に示すように回路基板２ａの状態を主制御部１
ａが専用の回路基板監視部４ａを介し信号バス３ａを通
じて周期的に調査し、回路基板２ａの挿抜を検出してい
た。
は、図３に示すように回路基板２ａの状態を主制御部１
ａが専用の回路基板監視部４ａを介し信号バス３ａを通
じて周期的に調査し、回路基板２ａの挿抜を検出してい
た。
【０００３】
【発明が解決しようとする課題】上述した従来の回路基
板挿抜検出方式は、回路基板に何も変化の無いときでも
主制御部が周期的に調査しているため、その分通常の処
理に負荷が掛かるという欠点がある。また、上述した従
来の方式は、回路基板の挿抜を実時間で検出するもので
はないため、調査と調査との間に回路基板の状態に変化
が生じた場合（回路基板が引抜かれる等）でも、主制御
部がそれを知らずに回路基板にアクセスしてしまし、バ
スエラー等の不具合が生じてしまうという欠点がある。
板挿抜検出方式は、回路基板に何も変化の無いときでも
主制御部が周期的に調査しているため、その分通常の処
理に負荷が掛かるという欠点がある。また、上述した従
来の方式は、回路基板の挿抜を実時間で検出するもので
はないため、調査と調査との間に回路基板の状態に変化
が生じた場合（回路基板が引抜かれる等）でも、主制御
部がそれを知らずに回路基板にアクセスしてしまし、バ
スエラー等の不具合が生じてしまうという欠点がある。
【０００４】
【課題を解決するための手段】本発明の回路基板挿抜検
出方式は、装置の運転中に予め定められた機能を有する
回路基板の挿抜が可能なコンピュータシステムの回路基
板挿抜検出方式において、前記回路基板が挿入されたと
き及び引抜かれたときに主制御部に対し割込を発生する
割込み発生手段と、前記主制御部から前記回路基板の状
態を検出する状態検出手段とを有している。
出方式は、装置の運転中に予め定められた機能を有する
回路基板の挿抜が可能なコンピュータシステムの回路基
板挿抜検出方式において、前記回路基板が挿入されたと
き及び引抜かれたときに主制御部に対し割込を発生する
割込み発生手段と、前記主制御部から前記回路基板の状
態を検出する状態検出手段とを有している。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を適用するコンピ
ュータシステムの一例を示すブロック図、図２は図１に
示す本適用例における回路基板監視部を示すブロック図
である。
ュータシステムの一例を示すブロック図、図２は図１に
示す本適用例における回路基板監視部を示すブロック図
である。
【０００７】図１において、本適用例は予め定められた
機能を有し実装状態を記録する実装状態メモリ２１を含
む回路基板２と、回路基板２のシステムからの挿抜を監
視する回路基板監視部４と、本適用例のシステム全体を
信号バス３を介して制御する主制御部１とを有して構成
している。
機能を有し実装状態を記録する実装状態メモリ２１を含
む回路基板２と、回路基板２のシステムからの挿抜を監
視する回路基板監視部４と、本適用例のシステム全体を
信号バス３を介して制御する主制御部１とを有して構成
している。
【０００８】次に、本適用例の動作について説明する。
【０００９】回路基板監視部４が挿抜検出線５を通じて
回路基板２の挿入または引抜きを検出すると、回路基板
監視部４は主制御部１に対して割込信号線６を通じて割
込を発生する。割込を受けた主制御部１は速やかに信号
バス３を通じて回路基板２内の実装状態メモリ２１内容
を読込む。この実装状態メモリ２１には回路基板２の状
態（運転中、以上発生など）が記憶されており、主制御
部１は回路基板２の挿入または引抜を知る事が出来る。
回路基板２の挿入または引抜きを検出すると、回路基板
監視部４は主制御部１に対して割込信号線６を通じて割
込を発生する。割込を受けた主制御部１は速やかに信号
バス３を通じて回路基板２内の実装状態メモリ２１内容
を読込む。この実装状態メモリ２１には回路基板２の状
態（運転中、以上発生など）が記憶されており、主制御
部１は回路基板２の挿入または引抜を知る事が出来る。
【００１０】次に、本適用例における回路基板監視部４
について説明する。
について説明する。
【００１１】図２において、本適用例の回路基板監視部
４は回路基板２がシステムから引抜かれるとパルスを発
生するパルス発生部４２と、パルス発生部４２からのパ
ルスによってセットし、割込信号を送出するＲＳフリッ
プフロップ（以下ＲＳＦＦ）４３と、割込信号の受信に
よる主制御部１からの割込レベル，割込ＡＣＫを信号バ
ス３を介して受信すると信号バス３を介して割込ベク
タ，割込ベクタＡＣＫを送し、ＲＳＦＦ４３ヘリセット
信号を送出する割込制御部４１とを有して構成してい
る。
４は回路基板２がシステムから引抜かれるとパルスを発
生するパルス発生部４２と、パルス発生部４２からのパ
ルスによってセットし、割込信号を送出するＲＳフリッ
プフロップ（以下ＲＳＦＦ）４３と、割込信号の受信に
よる主制御部１からの割込レベル，割込ＡＣＫを信号バ
ス３を介して受信すると信号バス３を介して割込ベク
タ，割込ベクタＡＣＫを送し、ＲＳＦＦ４３ヘリセット
信号を送出する割込制御部４１とを有して構成してい
る。
【００１２】次に、図１，図２を用いて本適用例の動作
より詳細に説明する。
より詳細に説明する。
【００１３】当初回路基板２がシステムに挿入されてい
るときには挿抜検出線５は“０”になっている。ここで
回路基板２が引抜かれると、挿抜検出線５は“０”から
“１”になる。パルス発生部４２はこの“０”から
“１”へ立ち上がりを検出して短いパルスを発生する。
このパルスはＲＳＦＦ４３に入力され割込信号線６を
“１”にし主制御部１に対して割込信号を送出する。
るときには挿抜検出線５は“０”になっている。ここで
回路基板２が引抜かれると、挿抜検出線５は“０”から
“１”になる。パルス発生部４２はこの“０”から
“１”へ立ち上がりを検出して短いパルスを発生する。
このパルスはＲＳＦＦ４３に入力され割込信号線６を
“１”にし主制御部１に対して割込信号を送出する。
【００１４】主制御部１は回路基板監視部４の割込制御
部４１に割込ＡＣＫ及び割込レベルを信号バス３を介し
て送出する。割込制御部４１は主制御部１に対して割込
ベクタ及び割込ベクタＡＣＫを信号バス３を介して送出
すると同時に、ＲＳＦＦ４３のＲ（リセット）入力に
“１”を送出し割込信号線６を“０”に戻す。主制御部
１は、受け取った割込みベクタから回路基板２の状態
（実装または未実装）の変化を知り、その回路基板２内
の実装装置メモリ２１の内容を読み出し回路基板の引抜
かれた事を検出する。
部４１に割込ＡＣＫ及び割込レベルを信号バス３を介し
て送出する。割込制御部４１は主制御部１に対して割込
ベクタ及び割込ベクタＡＣＫを信号バス３を介して送出
すると同時に、ＲＳＦＦ４３のＲ（リセット）入力に
“１”を送出し割込信号線６を“０”に戻す。主制御部
１は、受け取った割込みベクタから回路基板２の状態
（実装または未実装）の変化を知り、その回路基板２内
の実装装置メモリ２１の内容を読み出し回路基板の引抜
かれた事を検出する。
【００１５】
【発明の効果】以上説明したように本発明は、回路基板
が挿入されたとき及び引抜かれたときに主制御部に対し
割込を発生する割込み発生手段と、主制御部から回路基
板の状態を検出する状態検出手段とを有することによ
り、主制御部が割込を受けたことに回路基板の状態を検
出する事によって回路基板の挿入、引抜を検出すること
ができるので、主制御部は周期的に回路基板の調査をす
る事はなく割込発生手段からの割込通知がきたときのみ
調査を行えば良いので、主制御部の他の処理に余分な負
荷を与えないという効果がある。また回路基板の挿入ま
たは引抜があると直ちに主制御部に割込通知が送出され
るので、主制御部が回路基板の未実装を知らずにアクセ
スしてしまい、バスエラーや期待と違う結果を生じてし
まうなどの不具合を無くすことができる効果がある。
が挿入されたとき及び引抜かれたときに主制御部に対し
割込を発生する割込み発生手段と、主制御部から回路基
板の状態を検出する状態検出手段とを有することによ
り、主制御部が割込を受けたことに回路基板の状態を検
出する事によって回路基板の挿入、引抜を検出すること
ができるので、主制御部は周期的に回路基板の調査をす
る事はなく割込発生手段からの割込通知がきたときのみ
調査を行えば良いので、主制御部の他の処理に余分な負
荷を与えないという効果がある。また回路基板の挿入ま
たは引抜があると直ちに主制御部に割込通知が送出され
るので、主制御部が回路基板の未実装を知らずにアクセ
スしてしまい、バスエラーや期待と違う結果を生じてし
まうなどの不具合を無くすことができる効果がある。
【図１】本発明の一実施例を適用するコンピュータシス
テムの一例を示すブロック図である。
テムの一例を示すブロック図である。
【図２】図１に示す本適用例における回路基板監視部を
示すブロック図である。
示すブロック図である。
【図３】従来の回路基板挿抜検出方式の一例を使用して
いるコンピュータシステムを示すブロック図である。
いるコンピュータシステムを示すブロック図である。
１，１ａ 主制御部 ２，２ａ 回路基板 ３，３ａ 信号バス ４，４ａ 回路基板監視部 ５ 挿抜検出線 ６ 割込信号線 ２１ 実装状態メモリ ４１ 割込制御部 ４２ パルス発生部 ４３ ＲＳフリップフロップ（ＲＳＦＦ）
Claims (1)
- 【請求項１】 装置の運転中に予め定められた機能を有
する回路基板の挿抜が可能なコンピュータシステムの回
路基板挿抜検出方式において、前記回路基板が挿入され
たとき及び引抜かれたときに主制御部に対し割込を発生
する割込み発生手段と、前記主制御部から前記回路基板
の状態を検出する状態検出手段とを有することを特徴と
する回路基板挿抜検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067801A JPH0667755A (ja) | 1992-03-26 | 1992-03-26 | 回路基板挿抜検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067801A JPH0667755A (ja) | 1992-03-26 | 1992-03-26 | 回路基板挿抜検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0667755A true JPH0667755A (ja) | 1994-03-11 |
Family
ID=13355419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4067801A Pending JPH0667755A (ja) | 1992-03-26 | 1992-03-26 | 回路基板挿抜検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667755A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002335216A (ja) * | 2001-05-09 | 2002-11-22 | Nec Corp | 光信号シャットダウンシステムおよびそれを用いた光信号処理装置 |
| JP2005278827A (ja) * | 2004-03-29 | 2005-10-13 | Samii Kk | 遊技媒体貸出装置 |
| JP2010228331A (ja) * | 2009-03-27 | 2010-10-14 | Brother Ind Ltd | 画像処理装置 |
-
1992
- 1992-03-26 JP JP4067801A patent/JPH0667755A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002335216A (ja) * | 2001-05-09 | 2002-11-22 | Nec Corp | 光信号シャットダウンシステムおよびそれを用いた光信号処理装置 |
| JP2005278827A (ja) * | 2004-03-29 | 2005-10-13 | Samii Kk | 遊技媒体貸出装置 |
| JP2010228331A (ja) * | 2009-03-27 | 2010-10-14 | Brother Ind Ltd | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0667755A (ja) | 回路基板挿抜検出方式 | |
| JPH06324721A (ja) | 接続ユニット脱落検知方法 | |
| JP3214079B2 (ja) | Ｃｐｕの異常検出装置 | |
| JP2864861B2 (ja) | 応答信号制御回路 | |
| JP2596356B2 (ja) | 疑似障害発生装置 | |
| JPS632922Y2 (ja) | ||
| JP2002278800A (ja) | 監視装置およびその方法 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JP3080150B2 (ja) | 汎用インタフェース制御装置及び汎用インタフェース制御方法 | |
| JP2698431B2 (ja) | タイムアウト検出装置 | |
| JP2587881B2 (ja) | 画像形成装置 | |
| JPH05257752A (ja) | 中央演算処理装置の動作異常検出方式 | |
| JP2638319B2 (ja) | 入出力インタフェース試験装置 | |
| JPH1020968A (ja) | 選択的ハードウェア・リセット回路 | |
| JPH06250864A (ja) | プログラマブルコントローラの誤出力防止方法 | |
| JP2605440B2 (ja) | データ処理装置 | |
| JPH103786A (ja) | Ｄｒａｍ制御回路 | |
| JPS63250719A (ja) | 情報処理装置の異常状態検出方式 | |
| JPS6386329A (ja) | リレ−動作異常検出装置 | |
| JPH03223917A (ja) | プリント板挿抜方式 | |
| JP2004295285A (ja) | ネットワーク接続の管理方法および電子機器 | |
| JPH038169A (ja) | 情報処理装置 | |
| JPH05133994A (ja) | 活性挿抜プリント板ユニツトの誤データ発生防止方式 | |
| JP2000298628A (ja) | 論理カードの増設方法ならびに同方法を用いた共通バスシステム | |
| JPH04271553A (ja) | パッケージ挿抜方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000829 |