JPS62172439A - プリント板未実装検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、複数のプリント板で構成されるコンピュー
タシステムにおいて選択的に実装されるプリント板の未
実装検出方式に関する。

〔従来技術とその問題点〕

コンピュータシステムを構成する機能単位に相当する複
数棟類のプリント板を準備し、必要に応じて各種プリン
ト板を組合わせてシステムを構築する方法は広く採用さ
れている。特に、システム構成上、必要不可欠ではない
機能単位を選択的に実装することは、省コスト・ノ省ス
ペースの点で効果がある。

従来技術による構成例を第３図に示す。ここで、プロセ
ッサプリント板りｌ上のプロセッサ１と、ある機能単位
のプリント板（以下オプションプリント板と記す。）Ｐ
２上のオプションデバイス２とは、アドレス信号８１　
、データ信号８２などで結合されている。オプションデ
バイス２の例としては拡張用メモリ、拡張用ＩＯポート
などが考えられる。なお、Ｖｌ　、　Ｖ２はプロセッサ
プリント板Ｐ１からオプションプリント板Ｐ２に供給さ
れる電源である。

このようなシステムでは、オプションプリント板Ｐ２の
実装の有無を判定するために、次のような方法がとられ
ている。第１はスイッチ等やアプリケーションプログラ
ム中でのシステム記述などにより、あらかじめ認定して
おく方法である。第２は第３図に示すように、オプショ
ンプリント板Ｐ２上に当該プリント板へのアクセスに対
する応答信号の発生回路６を設け、プロセッサプリント
板りｌ上にウェイト時間監視回路５を設けて時間監視を
行ない、一定時間内に応答がない場合未実装と判断する
方法である。

第２の方法を詳細に述べる。プロセッサ１がオプション
デバイス２にアクセスする場合、チップセレクト回路３
を用いて、アドレス信号Ｓ１からチップセレクト信号Ｓ
３を発生させる。チップセレクト信号Ｓ３は、ウェイト
時間制御回路４に人力されて該回路の出力すなわちレデ
ィ信号Ｓ６をノットレディにしてプロセッサｌをウェイ
ト状態にするとともに、ウェイト時間監視回路５による
時間監視を開始させる。また、オプションプリント板Ｐ
２上の応答信号発生回路６は、アドレス信号Ｓ１を参照
してオプションデバイス２へのアクセスであると判定す
ると、応答信号Ｓ５を発生する。応答信号Ｓ５を発生す
る。応答信号Ｓ５がウェイト時間制御回路４に入力され
ると、レディ信号Ｓ６はレディになり、それによりプロ
セッサ１はウェイト状態を脱して動作を継続する。一方
、オプションプリンタ板２が実装されていない場合は、
応答信号Ｓ５が発生しないので、プロセ・ンサｌはウェ
イト状態に留まる。ウェイト時間監視回路５からは一定
時間経過後にウェイト解除信号Ｓ４が発生し、ウェイト
時間制御回路４の出力すなわちレディ信号Ｓ６がレディ
になり、プロセッサｌはウェイト状態を脱する。

以上のような方法が採用されているが、第１の方法では
誤設定の可能性があること、第２の方法では応答信号発
生回路・時間監視回路等の／％−ドウエアが必要であり
、かつオプションプリンタ板の未実装検出までにムダ時
間を要することなどの欠点があった。

〔発明の目的〕

この発明は、誤設定の可能性を排除し、簡単なハードウ
ェアにより、ムダ時間なくオプションプリンタ板の未実
装を検出するとともに、当該領域へのアクセスが無効で
あることをプロセッサに対して通知するようなプリント
板未実装、検出方式を提供することを目的とする。

〔発明の要点〕

この発明は、同一の信号線をプロセッサプリント板内と
、オプションプリンタ板肉とでそれぞれプラス側電源・
グランド側電源と接続することで、オプションプリンタ
板の有無により論理レベルが変化する信号を作り、この
信号を用いて当該プリント板の有無を判定し、上記信号
とプロセッサが発生するアドレス信号とを用いて、当該
プリント板未実装時にはプロセッサに対して割込信号を
発行するたとにより通知しようとするものである。

〔発明の実施例〕

この発明の実施例を第１図に示す。第３図と異なり、プ
ルアップ抵抗８を介してプラス側電源に接続された検出
信号Ｓ７がウェイト時間制御回路４とＡＮＩ）回路７の
一方の入力とに接続される。ＡＮＤ回路７の他方の入力
には、チップセレクト信号Ｓ３が接続され、ＡＮＤ回路
７の出力すなわち割込要求信号Ｓ８はプロセッサ１の割
込要求入力端子に接続される。また、検出信号Ｓ７はオ
プションプリンタ板Ｐ２との間のコネクタ等を介してオ
プションプリンタ板Ｐ２内のグランド側電源に接続され
ている。

この実施例によるプリント板未実装検出の動作は次の通
りである。プロセッサ１がオプションデバイス２にアク
セスする時、オプションプリンタ板Ｐ２が実装されてい
る場合は、検出信号Ｓ７がオプションプリンタ板Ｐ２内
でグランド側電源にプルダウンされているため、その論
理レベルは”Ｌ″になっている。ウェイト時間制御回路
４は、１Ｌ＠レベルの検出信号Ｓ７とチップセレクト信
号Ｓ３とを用いて、オプションデバイス２に適切なアク
セス時間が確保できるようにレディ信号Ｓ６を制御シ、
プロセッサ１はオプションデバイス２に対するアクセス
を終了する。この時、ＡＮＤ回路７の入力のうちの検出
信号Ｓ７が”Ｌ”レベルであるため、割込要求信号Ｓ８
は発生しない。

一方、オプションプリンタ板Ｐ２が未実装の場合は検出
信号Ｓ７がプルアップされ、その論理レベルはＨ１にな
っている。ウェイト時間制御回路４は°“１（”レベル
の検出信号Ｓ７とチップセレクト信号Ｓ３とを用いて、
ただちにレディ信号Ｓ６をレディにし、プロセッサ１は
遅滞なく動作を進行させるが、この時ＡＮＤ回路７の両
入力ともに“Ｈ＠レベルであるため、割込要求信号Ｓ８
が発生する。

当該割込要求信号の発生要因がオプションプリンタ板Ｐ
２の未実装であることを一意的に定義してＳけば、当該
要求信号の発生によりオプションプリンタ板Ｐ２の未実
装ならびに当該領域へのアクセスの無効性をプロセッサ
１に対して通知することができる。

第２図にオプションプリンタ板Ｐ２の有無と検出信号Ｓ
７のレベルとの関係を示す。ｔａｌ　、　（ｂ）がそれ
ぞれオプションプリンタ板Ｐ’２の実装、未実装に対応
する。

なお、この実施例ではプロセッサプリント板Ｐｌ内で検
出信号Ｓ７をプルアップし、オプションプリンタ板Ｐ２
内でプルダウンする構成としたが、逆に前者内でプルダ
ウンし後者内でプルアップする構成としてもよい。

〔発明の効果〕

この発明によれば、オプションプリンタ板Ｐ２の有無を
検出する信号Ｓ７をプロセッサプリント板Ｐｌ内でプル
アップし、オプションプリンタ板Ｐ２内でプルダウンし
ているため、オプションプリンタ板Ｐ２の有無が検出信
号Ｓ７の論理レベルに直接反映されるので、誤設定のｏ
Ｔ能性を排除できる０ また、オプションプリンタ板Ｐ２の未実装時には、当該
プリント板へのアクセスζこ対して割込要求信号Ｓ８を
発生させるようにしているため、プロセッサ１は当該プ
リント板の未実装をムダ時間なく検出することができる
。

さらに、プロセッサプリント板Ｐｌ内のウェイト時間監
視回路５およびオプションプリント板Ｐ２内の応答信号
発生回路６が工費となるので、ハードウェア量の削減、
信頼性の向上が図れる。

【図面の簡単な説明】

第１図はこの発明の実施例の構成図、第２図はこの発明
の実施例での検出信号を示す説明図、第３図は従来技術
による検出方式を採用した例の構成図である。 Ｐｌ・・・プロセッサプリント板、Ｐ２・・・オプショ
ンプリント板、１・・・プロセッサ、２・・・オプショ
ンデバイス、３・・・チップセレクト回路、４・・・ウ
ェイト時間制御回路、７・・・ＡＮＤ回路、８・・・プ
ルアップｍ抗、８１・・・アドレス信号、Ｓ２・・・デ
ータ信号、Ｓ３・・・チップセレクト信号、Ｓ６・・・
レディ信号、Ｓ７・・・検出信号、Ｓ８・・・割込要求
信号。 に）（ｂ） 矛２ＦｊＡ

Claims (1)

【特許請求の範囲】
1. 複数のプリント板により構成されるコンピュータシステ
   ムにおいて、選択的に実装されるプリント板の有無を検
   出する手段と、当該プリント板に対するプロセッサのア
   クセス時に当該プリント板の未実装をプロセッサに対し
   て通知する手段とを備えてなることを特徴とするプリン
   ト板未実装検出方式。