JPH09297637A - 複数給電処理装置 - Google Patents

複数給電処理装置

Info

Publication number
JPH09297637A
JPH09297637A JP8111353A JP11135396A JPH09297637A JP H09297637 A JPH09297637 A JP H09297637A JP 8111353 A JP8111353 A JP 8111353A JP 11135396 A JP11135396 A JP 11135396A JP H09297637 A JPH09297637 A JP H09297637A
Authority
JP
Japan
Prior art keywords
instruction
power supply
state
processing operation
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8111353A
Other languages
English (en)
Inventor
Katsuyoshi Sakurai
克芳 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8111353A priority Critical patent/JPH09297637A/ja
Publication of JPH09297637A publication Critical patent/JPH09297637A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】 本発明は、制御手段と被制御手段とに個別に
給電するように構成された複数給電処理装置において、
一方の電源のON/OFFを切り替えた直後であって
も、被制御手段での誤動作発生を防止することを課題と
する。 【解決手段】 制御手段2と、この制御手段2から処理
動作実行が指示される被制御手段3と、これらに個別に
給電する複数の給電手段6、7とを備える複数給電処理
装置において、前記制御手段2には、処理動作実行の指
示に先立ち前記被制御手段3に所定情報を送信する送信
手段11aを設け、前記被制御手段3には、前記所定情
報を受信するとこれに続く処理動作実行の指示を有効と
し、前記所定情報を受信しなければ処理動作実行の指示
があってもこれを無効とする判断手段14aを設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばマスタ
(主)とスレーブ(従)とが一対となって動作するマス
タスレーブシステムのように、主従の関係を有する複数
の論理回路あるいは処理装置を備える複数給電処理装置
に係わり、特にこれら複数の論理回路あるいは処理装置
に対して、それぞれ個別に給電するように構成された複
数給電処理装置に関するものである。
【0002】
【従来の技術】従来、複数給電処理装置としては、例え
ば図5に示すように、互いにバス1で接続された複数の
論理回路4、5と、複数の電源6、7とから構成されて
なるものがある。論理回路4は、論理回路5に対して処
理動作の実行を指示するためのCPU(Central Proces
sing Unit )12と、このCPU12に対するプログラ
ムROM(Read Only Memory)等となるメモリ13とを
備えるものである。つまり、論理回路4は、論理回路5
の処理動作を制御するためのものである。
【0003】論理回路5は、バス1を介してCPU12
と通信を行うためのバスインターフェース(以下、イン
ターフェースをI/Fと略す)17と、CPU12から
の指示に従って処理動作を実行するI/O(Input-Outp
ut)18とを備えるものである。つまり、論理回路5
は、論理回路4によって処理動作が制御されるものであ
る。なお、論理回路4は、電源6によって給電されるよ
うになっており、また論理回路5は、電源7によって給
電されるようになっている。
【0004】このように構成された複数給電処理装置で
は、電源6が電源切断状態(OFF状態)であり、か
つ、電源7が電源投入状態(ON状態)であると、バス
1の信号レベルが不定状態になってしまうことがある。
この場合に、バスI/F17では、例えばCPU12が
何も指示していないにもかかわらず、信号レベルの不定
状態により、CPU12からの指示があったと判断して
しまう。そして、I/O18では、バスI/F17での
判断を基に、誤って処理動作を実行してしまう。つま
り、複数給電処理装置では、電源6がOFF状態で、電
源7がON状態であると、被制御側の論理回路5が誤動
作してしまう可能性がある。
【0005】これを防止するために、この複数給電処理
装置では、電源6がバスI/F17とI/O18とに対
して、この電源6がON状態であるかOFF状態である
かを示す信号19を送出するようになっている。そし
て、バスI/F17は、電源6の状態を信号19によっ
て監視し、その信号19が電源6のON状態を示してい
るときだけ、CPU12からの指示をI/O18に通知
するようになっている。これにより、この複数給電処理
装置では、電源6がOFF状態で、電源7がON状態で
ある場合に、バス1の信号レベルが不定状態になって
も、被制御側の論理回路5の誤動作の発生を防止するこ
とが可能となる。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
複数給電処理装置においては、電源6がON状態からO
FF状態へ、あるいはOFF状態からON状態へ切り替
わった直後に、誤動作が発生する可能性がある。
【0007】例えば図6に示すように、電源6では、そ
の電圧レベル31が所定のレベルまで低下すると、この
電源6から送出する信号19の信号レベル33を、ON
状態(ハイレベル)からOFF状態(ローレベル)を示
すように切り替える。ただし、電源6の電圧レベル31
は、電源6をOFF状態へ切り替えてから0Vに達する
までに一定の時間を要する。よって、電源6をOFF状
態へ切り替えた時点34と、信号19の信号レベル33
がハイレベルからローレベルに切り替わる時点35との
間には、一定の時間間隔が生じてしまう。一方、バス1
の信号レベル32は、電源6をOFF状態へ切り替えた
時点34以降には不定状態になってしまう可能性があ
る。
【0008】したがって、この複数給電処理装置では、
電源6、7共にON状態から電源6のみをOFF状態に
切り替えると、その直後から信号19の信号レベル33
がローレベルになるまでの間、バス1の信号レベル32
が不定状態となってしまうにもかかわらず、信号19の
信号レベル33がハイレベルとなってしまう。よって、
その間に、バスI/F17からI/O18へ誤った指示
が通知される可能性があり、結果として被制御側の論理
回路5に誤動作が発生してしまう。また、例えば図7に
示すように、電源7がON状態において、電源6をOF
F状態からON状態へ切り替えた場合であっても、上述
した場合、すなわち電源6のみをON状態からOFF状
態へ切り替えた場合と同様に、被制御側の論理回路5が
誤動作してしまう可能性がある。
【0009】そこで、本発明は、一方の電源をON状態
からOFF状態へ、あるいはOFF状態からON状態へ
切り替えた直後であっても、被制御側での誤動作の発生
を防止できる複数給電処理装置を提供することを目的と
する。
【0010】
【課題を解決するための手段】本発明は、上記目的を達
成するために案出されたもので、請求項1記載の複数給
電処理装置は、処理動作の実行を指示する制御手段と、
この制御手段からの指示に従って前記処理動作を実行す
る被制御手段と、前記制御手段と前記被制御手段とのそ
れぞれに個別に給電する複数の給電手段とを備えるもの
において、前記制御手段には、前記被制御手段に対して
処理動作実行を指示する場合にのみ、この指示に先立ち
前記被制御手段に予め設定された所定情報を送信する送
信手段が設けられ、前記被制御手段には、前記制御手段
から前記所定情報を受信するとこれに続く処理動作実行
の指示を有効とし、前記所定情報を受信しなければ処理
動作実行の指示があってもこれを無効とする判断手段が
設けられる。
【0011】上記構成の複数給電処理装置によれば、制
御手段から被制御手段に対して処理動作実行を指示する
場合に、送信手段がその指示に先立って所定情報を送信
するので、被制御手段の判断手段は、その所定情報を基
に受け取った指示が有効であるか否かを判断する。そし
て、被制御手段は、判断手段が有効と判断すれば処理動
作を実行し、無効と判断すれば処理動作を実行しない。
したがって、例えば制御手段に給電する給電手段が電源
投入状態から電源切断状態へ、あるいは電源切断状態か
ら電源投入状態へ切り替わったことにより、誤って処理
動作実行の指示があっても、判断手段では、送信手段か
らの所定情報を受信しないので、その指示を無効と判断
する。よって、この場合に、被制御手段では、処理動作
を実行しない。
【0012】また、請求項2記載の複数給電処理装置
は、処理動作の実行を指示する制御手段と、この制御手
段からの指示に従って前記処理動作を実行する被制御手
段と、前記制御手段と前記被制御手段とのそれぞれに個
別に給電する複数の給電手段とを備えるものにおいて、
前記制御手段には、予め設定された所定情報を記憶する
記憶手段が設けられ、前記被制御手段には、処理動作実
行の指示があると前記記憶手段から前記所定情報を読み
取る読み取り手段が設けられるとともに、この読み取り
手段による前記所定情報の読み取りが可能であれば前記
処理動作実行の指示を有効とし、前記読み取り手段によ
る前記所定情報の読み取りが可能でなければ前記処理動
作実行の指示を無効とする判断手段が設けられる。
【0013】上記構成の複数給電処理装置によれば、被
制御手段の判断手段は、制御手段の記憶手段からの読み
取り手段による所定情報の読み取りが可能であるか否か
を基に、受け取った指示が有効であるか否かを判断す
る。そして、被制御手段は、判断手段が有効と判断すれ
ば処理動作を実行し、無効と判断すれば処理動作を実行
しない。したがって、例えば制御手段に給電する給電手
段が電源投入状態から電源切断状態へ、あるいは電源切
断状態から電源投入状態へ切り替わったことにより、誤
って処理動作実行の指示があっても、給電手段が電源切
断状態あるいは電源切断状態から電源投入状態への移行
中であれば、読み取り手段による所定情報の読み取りが
可能とならないので、判断手段では、その指示を無効と
判断する。よって、この場合に、被制御手段では、処理
動作を実行しない。
【0014】
【発明の実施の形態】以下、図面に基づき本発明に係わ
る複数給電処理装置について説明する。
【0015】〔第1の実施の形態〕ここでは、請求項1
記載の発明に係わる複数給電処理装置について説明す
る。ただし、本実施の形態において、従来のもの(図5
参照)と同一の構成要素については、同一の符号を与え
てその説明を省略する。
【0016】本実施の形態の複数給電処理装置は、図1
に示すように、バス1で接続された複数の論理回路2、
3と、複数の電源6、7とから構成されてなるものであ
る。なお、論理回路2は本発明の制御手段として機能す
るものであり、論理回路3は本発明の被制御手段として
機能するものであり、電源6、7はそれぞれ本発明の給
電手段として機能するものである。また、電源6は、こ
の電源6がON状態であるかOFF状態であるかを示す
信号を送出する機能を有していなくてもよい。
【0017】論理回路2は、従来のものと同様に、CP
U11とメモリ13とを備えたものである。CPU11
は、論理回路3が実行する処理動作として、情報の書き
込み動作(以下、ライトと称す)または読み取り動作
(以下、リードと称す)を、バス1を介して論理回路3
に対して指示するものである。
【0018】ただし、このCPU11には、従来のもの
と異なり、送信手段11aとしての機能が設けられてい
る。この送信手段11aとしての機能によって、CPU
11では、論理回路3に対してライトまたはリードを指
示する場合に、その指示に先立って、予め設定された所
定情報を、少なくとも1回以上のダミーライトにより論
理回路3に送信するようになっている。例えば、バス1
の情報転送容量(ビット幅)が16ビットであれば、C
PU11では、2回のダミーライトを行って、1回目に
「5555H」、2回目に「AAAAH」といった所定
情報を論理回路3に送信し、これに続いてライトまたは
リードを指示するようになっている。なお、送信手段1
1aは、メモリ13に格納された所定プログラムをCP
U11が処理実行することにより形成されるものであ
る。
【0019】また、論理回路3は、従来のものと同様
に、バスI/F14とI/O18とを備えている。バス
I/F14は、CPU11からのライトまたはリードの
指示があると、これをバス1から受け取ってI/O18
に通知するものである。I/O18は、バスI/F14
からの通知を基に、情報のライトまたはリードを行うも
のである。
【0020】ただし、バスI/F14には、従来のもの
と異なり、判断手段14aとしての機能が設けられてい
る。この判断手段14aとしての機能によって、バスI
/F14では、CPU11からのダミーライトによって
送られてきた所定情報を受信した場合にのみ、この所定
情報に続くライトまたはリードの指示を有効とし、これ
をI/O18に通知するようになっている。つまり、バ
スI/F14では、所定情報を受信しなければ、バス1
からライトまたはリードの指示を受信しても、これをI
/O18に通知しないようになっている。
【0021】ここで、このように構成された複数給電処
理装置における論理回路3、すなわち被制御側での、ラ
イトまたはリードの指示に対する動作例について、図2
の状態遷移図を参照して説明する。
【0022】論理回路3では、リセット動作直後若しく
は指示待ち状態において、バスI/F14が初期状態2
1となっている。このとき、CPU11から「5555
H」のライトがあると、判断手段14aは、これを受信
して、バスI/F14を初期状態21から状態22に遷
移させる。ただし、ここでは「5555H」のライトが
あったことをI/O18に通知しない。そして、この状
態22において、CPU11から「AAAAH」のライ
トがあると、判断手段14aは、これを受信して、バス
I/F14を状態22から状態23に遷移させる。
【0023】この状態23において、バスI/F14が
バス1から何らかのライトまたはリードの指示を受け取
ると、その指示はCPU11から2回のダミーライトに
続いて送られてきたものなので、バスI/F14は、状
態24となり、受け取ったライトまたはリードの指示を
I/O18に通知する。バスI/F14からの通知があ
ると、I/O18は、その通知に従って、ライトまたは
リードの指示を実行する。そして、バスI/F14は、
I/O18でのライトまたはリードの実行が終了する
と、元の初期状態21に戻る。
【0024】ただし、初期状態21において「5555
H」以外のライトがあった場合やリードの指示があった
場合には、判断手段14aでは、バスI/F14の状態
を遷移させず、元の初期状態21のままとする。これと
同様に、判断手段14aでは、状態22において「AA
AAH」以外のライトがあった場合やリードの指示があ
った場合には、バスI/F14を状態22から初期状態
21に戻す。つまり、バスI/F14では、「5555
H」のライトと「AAAAH」のライトとを連続して受
け取らない限り、ライトまたはリードの指示があっても
これを無効とし、I/O18に通知しない。
【0025】なお、バス1の信号レベルの不定状態等に
よって「5555H」のライトと「AAAAH」のライ
トとが連続して発生してしまう確率は、バス1のビット
幅をW、CPU11の送信手段11aが行うダミーライ
トの回数をNとすると、次のように表される。
【0026】
【数1】
【0027】よって、バス1のビット幅が16ビット、
送信手段11aのダミーライト回数が2回であると、C
PU11の送信手段11aからのダミーライト以外に、
バスI/F14が「5555H」のライトと「AAAA
H」のライトとを連続して受け取る確率は、次のように
なる。
【0028】
【数2】
【0029】つまり、この複数給電処理装置では、バス
1の信号レベルの不定状態等によって予め設定された所
定情報が発生してしまう確率を、無視できるほど小さく
なるようにダミーライトの回数を決定すれば、CPU1
1の送信手段11aがダミーライトを行った場合にだ
け、バスI/F14が所定情報を受け取るようにするこ
とができる。
【0030】以上のように、本実施の形態の複数給電処
理装置では、CPU11の送信手段11aからのダミー
ライトを基に、バスI/F14の判断手段14aがバス
1から受け取ったライトまたはリードの指示が有効であ
るか否かを判断し、判断手段14aが有効と判断すれば
I/O18がライトまたはリードを実行し、判断手段1
4aが無効と判断すればI/O18がライトまたはリー
ドを実行しないようになっている。したがって、バス1
の信号レベルの不定状態等によって、誤ってライトまた
はリードの指示があっても、バスI/F14の判断手段
14aがその指示を無効と判断するので、I/O18、
すなわち論理回路3において誤動作が発生することがな
い。
【0031】これは、例えば、電源6がON状態からO
FF状態へ、あるいはOFF状態からON状態へ切り替
わった直後であっても同様である。つまり、この複数給
電処理装置では、電源6がON状態であるかOFF状態
であるかを監視するのではなく、送信手段11aからの
ダミーライトがあるか否かによって、判断手段14aが
ライトまたはリードの指示が有効であるか否かを判断す
るので、電源6を切り替えてからこれを監視する信号の
信号レベルがその状態を示すまでに一定時間を要して
も、指示が有効であるか否かを正しく判断することがで
きる。また、この複数給電処理装置は、例えば外的要因
によりバス1上に雑音等が発生し、この雑音等によって
バスI/F14が誤ったライトまたはリードの指示を受
け取った場合であっても、電源6を切り替えた場合と同
様の効果が得ることができる。
【0032】〔第2の実施の形態〕次に、請求項2記載
の発明に係わる複数給電処理装置について説明する。た
だし、本実施の形態において、従来のもの(図5参照)
あるいは上述した第1の実施の形態(図1参照)と同一
の構成要素については、同一の符号を与えてその説明を
省略する。
【0033】本実施の形態の複数給電処理装置は、図3
に示すように、第1の実施の形態と異なり、論理回路2
aが備えるメモリ15に記憶手段15aとしての機能が
設けられ、また論理回路3aが備えるバスI/F16
に、読み取り手段16aとしての機能と、判断手段16
bとしての機能が設けられている。
【0034】記憶手段15aとしての機能が設けられた
メモリ15では、予め設定された所定領域に、予め設定
された所定情報を記憶している。例えば、このメモリ1
5では、「1000H」番地に「5555H」、「10
02H」番地に「AAAAH」といった所定情報を記憶
している。なお、記憶手段15aは、CPU12のプロ
グラムROMとして機能するメモリ15に設けられたも
のではなく、専用のメモリとして論理回路2aに設けら
れたものであってもよい。
【0035】また、バスI/F16では、バス1からラ
イトまたはリードの指示を受け取ると、その指示を一旦
保留するようになっている。そして、読み取り手段16
aとしての機能により、論理回路2aのメモリ15内の
所定領域、例えば「1000H」番地及び「1002
H」番地に格納された情報を、このメモリ15から読み
取るようになっている。
【0036】さらに、バスI/F16は、判断手段16
bとしての機能が設けられているので、メモリ15から
の情報の読み取りが可能であるか否かを判断するように
なっている。すなわち、メモリ15内の「1000H」
番地から「5555H」を、「1002H」番地から
「AAAAH」をそれぞれ正しく読み取れるか否かを判
断する。そして、バスI/F16では、メモリ15から
の読み取りが可能であった場合にのみ、保留している指
示を有効とし、これをI/O18に通知するようになっ
ている。つまり、バスI/F16では、メモリ15から
の読み取りが可能でなければ、バス1からライトまたは
リードの指示を受け取っても、これをI/O18に通知
しないようになっている。
【0037】ここで、このように構成された複数給電処
理装置における論理回路3a、すなわち被制御側での、
ライトまたはリードの指示に対する動作例について、図
4の状態遷移図を参照して説明する。
【0038】論理回路3aでは、リセット状態直後若し
くは指示待ち状態において、バスI/F16が初期状態
25となっている。このとき、バスI/F16がバス1
からライトまたはリードの指示(以下、これを動作29
とする)を受け取ると、判断手段16bは、バスI/F
16を初期状態25から状態26に遷移させる。ただ
し、初期状態25または状態26において、動作29は
I/O18に通知せず、バスI/F16に保留したまま
の状態とする。そして、状態26において、読み取り手
段16aは、論理回路2aのメモリ15から、「100
0H」番地と「1002H」番地とに記憶されている情
報をそれぞれ読み取る。
【0039】読み取り手段16aがメモリ15からの読
み取りを行うと、判断手段16bは、「1000H」番
地から読み取った情報が「5555H」で、かつ、「1
002H」番地から読み取った情報が「AAAAH」で
あるか否かを判断し、そうであればメモリ15からの読
み取りが可能であるとして、バスI/F16を状態26
から状態27に遷移させる。そして、この状態27にお
いて、バスI/F16は、保留された状態の動作29を
I/O18に通知する。バスI/F16からの通知があ
ると、I/O18は、その通知に従って、動作29を実
行する。そして、I/O18での動作29の実行が終了
すると、バスI/F16は、元の初期状態25に戻る。
【0040】ただし、状態26において「1000H」
番地と「1002H」番地とからの読み取り結果が一つ
でも異なっている場合には、判断手段16bでは、電源
6がOFF状態であるとみなし、バスI/F16を状態
26から状態28に遷移させる。そして、保留している
動作29を無効とした後に、バスI/F16を状態28
から初期状態25に戻す。つまり、バスI/F16で
は、メモリ15からの読み取りが可能であり、このメモ
リ15内の「1000H」番地と「1002H」番地と
から、それぞれ「5555H」と「AAAAH」とを読
み取らない限り、ライトまたはリードの指示があっても
これを無効とし、I/O18に通知しない。
【0041】以上のように、本実施の形態の複数給電処
理装置では、バスI/F16の読み取り手段16aによ
るメモリ15からの所定情報の読み取り結果を基に、バ
スI/F16の判断手段16bがバス1から受け取った
ライトまたはリードの指示が有効であるか否かを判断
し、判断手段16bが有効と判断すればI/O18がラ
イトまたはリードを実行し、判断手段16bが無効と判
断すればI/O18がライトまたはリードを実行しない
ようになっている。したがって、この複数給電処理装置
においても、上述した第1の実施の形態と同様の効果を
得ることができる。
【0042】なお、上述した第1及び第2の実施の形態
では、制御手段となる論理回路と被制御手段となる論理
回路とが、共に一つである場合について説明したが、本
発明はこれに限定されるものではない。例えば、制御手
段となる論理回路と被制御手段となる論理回路とが、共
に複数あり、これらが互いにバスで接続されている場合
であっても、本発明は適用可能である。
【0043】また、上述した第1及び第2の実施の形態
では、制御手段及び被制御手段が共に論理回路である場
合について説明したが、例えば、制御手段及び被制御手
段が共に処理装置である場合であっても、本発明は適用
可能である。すなわち、複数のパーソナルコンピュータ
(以下、パソコンと略す)が互いにLAN(ローカルエ
リアネットワーク)等で接続され、これらのパソコンに
個別に給電されるように構成されたネットワークシステ
ムにおいて、このネットワークシステム内の各パソコン
の間に主従の関係が成立し、少なくとも一つのパソコン
が他のパソコンの動作を制御する場合に、本発明を適用
すれば、上述と同様の効果を得ることができる。
【0044】
【発明の効果】以上に説明したように、本発明の複数給
電処理装置は、送信手段から送信された所定情報、ある
いは、読み取り手段が読み取った所定情報を基に、判断
手段が処理動作実行の指示を有効であるか否か判断し、
無効と判断すると被制御手段が処理動作を実行しないよ
うになっている。したがって、この複数給電処理装置で
は、例えば制御手段に対応する給電手段が電源投入状態
から電源切断状態へ、あるいは電源切断状態から電源投
入状態へ切り替わったことにより、被制御手段に誤って
処理動作実行の指示があっても、判断手段がその指示を
無効と判断するので、被制御手段が処理動作を実行せ
ず、結果として誤動作の発生を防止することができる。
【図面の簡単な説明】
【図1】本発明に係わる複数給電処理装置の第1の実施
の形態の概略構成を示すブロック図である。
【図2】図1の複数給電処理装置における被制御手段で
の処理動作実行の指示の発生に対する状態の遷移を示す
状態遷移図である。
【図3】本発明に係わる複数給電処理装置の第2の実施
の形態の概略構成を示すブロック図である。
【図4】図3の複数給電処理装置における被制御手段で
の処理動作実行の指示の発生に対する状態の遷移を示す
状態遷移図である。
【図5】従来の複数給電処理装置の一例の概略構成を示
すブロック図である。
【図6】電源がON状態からOFF状態へ切り替わった
場合の信号レベルの変化を示すタイムチャートである。
【図7】電源がOFF状態からON状態へ切り替わった
場合の信号レベルの変化を示すタイムチャートである。
【符号の説明】
2、2a 論理回路(制御手段) 3、3a 論理回路(被制御手段) 5、6 電源(給電手段) 11a 送信手段 13a、16b 判断手段 15a 記憶手段 16a 読み取り手段

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 処理動作の実行を指示する制御手段と、 該制御手段からの指示に従って前記処理動作を実行する
    被制御手段と、 前記制御手段と前記被制御手段とのそれぞれに個別に給
    電する複数の給電手段とを備える複数給電処理装置にお
    いて、 前記制御手段には、前記被制御手段に対して処理動作実
    行を指示する場合にのみ、該指示に先立ち前記被制御手
    段に予め設定された所定情報を送信する送信手段が設け
    られ、 前記被制御手段には、前記制御手段から前記所定情報を
    受信するとこれに続く処理動作実行の指示を有効とし、
    前記所定情報を受信しなければ処理動作実行の指示があ
    ってもこれを無効とする判断手段が設けられたことを特
    徴とする複数給電処理装置。
  2. 【請求項2】 処理動作の実行を指示する制御手段と、 該制御手段からの指示に従って前記処理動作を実行する
    被制御手段と、 前記制御手段と前記被制御手段とのそれぞれに個別に給
    電する複数の給電手段とを備える複数給電処理装置にお
    いて、 前記制御手段には、予め設定された所定情報を記憶する
    記憶手段が設けられ、 前記被制御手段には、処理動作実行の指示があると前記
    記憶手段から前記所定情報を読み取る読み取り手段が設
    けられるとともに、該読み取り手段による前記所定情報
    の読み取りが可能であれば前記処理動作実行の指示を有
    効とし、前記読み取り手段による前記所定情報の読み取
    りが可能でなければ前記処理動作実行の指示を無効とす
    る判断手段が設けられたことを特徴とする複数給電処理
    装置。
JP8111353A 1996-05-02 1996-05-02 複数給電処理装置 Pending JPH09297637A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8111353A JPH09297637A (ja) 1996-05-02 1996-05-02 複数給電処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8111353A JPH09297637A (ja) 1996-05-02 1996-05-02 複数給電処理装置

Publications (1)

Publication Number Publication Date
JPH09297637A true JPH09297637A (ja) 1997-11-18

Family

ID=14559052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8111353A Pending JPH09297637A (ja) 1996-05-02 1996-05-02 複数給電処理装置

Country Status (1)

Country Link
JP (1) JPH09297637A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001188689A (ja) * 2000-01-04 2001-07-10 Mitsubishi Electric Corp データ処理装置
JP2015087018A (ja) * 2013-10-28 2015-05-07 株式会社パロマ 湯沸かし器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001188689A (ja) * 2000-01-04 2001-07-10 Mitsubishi Electric Corp データ処理装置
JP2015087018A (ja) * 2013-10-28 2015-05-07 株式会社パロマ 湯沸かし器

Similar Documents

Publication Publication Date Title
EP0186006A2 (en) Multiprocessor system
US4603406A (en) Power backed-up dual memory system
JPH08137763A (ja) フラッシュメモリ制御装置
JP5287974B2 (ja) 演算処理システム、再同期方法、およびファームプログラム
JP2979771B2 (ja) 情報処理装置及びそのバス制御方法
JPH09297637A (ja) 複数給電処理装置
KR20070080493A (ko) 하드웨어 폴링 처리기를 포함한 데이터 처리 시스템
JP2003330905A (ja) コンピュータシステム
JP2002108640A (ja) デュープレックスシステム、シングルプロセッサシステム、及びサブボード
JPH10198524A (ja) ハードディスク制御装置
JP2701752B2 (ja) マイクロプロセッサのクロック供給制御回路
JP3239935B2 (ja) 密結合マルチプロセッサシステムの制御方法、密結合マルチプロセッサシステム及びその記録媒体
JP3162459B2 (ja) データ処理装置
JPH0238969B2 (ja)
JP2001147861A (ja) メモリーコピー機能を備えた情報処理装置
JP2006260393A (ja) Cpuシステム
JP3168973B2 (ja) メモリダンプ機能付き二重化メモリシステム
JP3156673B2 (ja) 障害情報転送装置
JP2005010995A (ja) マルチプロセッサシステム及びそのライトバックの障害処理方法
KR20000042962A (ko) 이중화 중앙처리장치의 데이터 처리 장치 및 그방법
KR20000041123A (ko) 교환기의 이중화 제어 구조를 위한 메모리 비교장치
KR20050070171A (ko) 프로세서 이중화 보드
JPS61213960A (ja) Cpu間データ伝送装置
JP2000305815A (ja) 二重化情報処理装置、メモリダンプ方法、およびコンピュータ読み取り可能な記録媒体
KR20010028615A (ko) 교환기의 이중화 장치