KR970063245A - 에스 · 램 인터페이스 회로 - Google Patents
에스 · 램 인터페이스 회로 Download PDFInfo
- Publication number
- KR970063245A KR970063245A KR1019960003652A KR19960003652A KR970063245A KR 970063245 A KR970063245 A KR 970063245A KR 1019960003652 A KR1019960003652 A KR 1019960003652A KR 19960003652 A KR19960003652 A KR 19960003652A KR 970063245 A KR970063245 A KR 970063245A
- Authority
- KR
- South Korea
- Prior art keywords
- sram
- bus
- enable signal
- interface circuit
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은 SRAM의 인터페이스 회로에 관한 것으로, 읽기 모드(read mode)에서 유효 데이터(valid data)구간을 확보하기 위해, SRAM(30)으로 데이터를 써 넣기 위한 쓰기 인에이블 신호(WEB)가 디스에이블 상태인 구간에서 상기 SRAM이 읽기 모드로 동작되도록 한다. 이로써, 출력 인에이블 시간 동안에 충분한 유효 데이터 구간을 확보할 수가 있어서 안정된 데이터 신호의 처리가 가능하게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 SRAM 인터페이스 회로의 블럭도.
제4도는 본 발명에 따른 SRAM 인터페이스 타이밍도.
제5도는 본 발명에 따른 양방향 버스 패드회로의 일 실시예를 보여 주는 도면으로서, 1비트 데이터 신호에 대응되는 양방향 버스패드를 보여 주는 회로도.
Claims (3)
- SRAM과 주변 회로들과의 인터페이스를 위한 SRAM 인터페이스 회로에 있어서, 상기 SRAM 인터페이스회로가 상기 SRAM으로 데이터를 써 넣기 위해 발생하는 쓰기 인에이블 신호(WEB)가 디스에이블 상태인 구간에서 상기 SRAM이 읽기 모드로 동작되도록 하는 동작 모드 제어 수단을 구비하는 것을 특징으로 하는 SRAM 인터페이스 회로.
- 제1항에 있어서, 상기 동작 모드 제어 수단은; 상기 SRAM 인터페이스 회로의 제1버스(DATA_int)와 상기 SRAM의 제2버스(DATA_sram) 사이에 연결되고, 상기 쓰기 인에이블 신호(WEB)와 상기 SRAM의 데이터 출력을 위한 출력 인에이블 신호(OEBeff)에 응답하여 상기 제1 및 제2버스들 사이의 데이터 전송방향을 결정하는 양방향 버스 패드 회로와; 상기 쓰기 인에이블 신호(WEB)에 응답하여 상기 쓰기 인에이블 신호(WEB) 구간 이외의 구간에서 상기 SRAM이 읽기 모드로 동작되도록 제어하는 읽기 모드 제어 회로를 구비하는 것을 특징으로 하는 SRAM 인터페이스 회로.
- 제2항에 있어서, 상기 양방향 버스 패드 회로는, 상기 쓰기 인에이블 신호(WEB)가 인에이블 상태이고 상기 출력 인에이블 신호(OEBeff)가 디스에이블 상태일 때에는 상기 제1버스로부터 상기 제2버스로의 데이터 전송이 이루어지게 하는 수단고, 상기 쓰기 인에이블 신호(WEB)가 디스에이블 상태이고 상기 출력 인에이블 신호(OEBeff)가 인에이블 상태일 때에는 상기 제2버스로부터 상기 제1버스로의 데이터 전송이 이루어지게 하는 수단과, 상기 쓰기 인에이블 신호(WEB)와 상기 출력 인에이블 신호(OEBeff) 모두가 디스에이블 상태일때에는 상기 제1버스와 상기 제2버스가 전기적으로 상호 연결되는 것을 막은 수단을 포함하는 것을 특징으로 하는 SRAM 인터페이스 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960003652A KR0175281B1 (ko) | 1996-02-15 | 1996-02-15 | 에스.램 인터페이스 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960003652A KR0175281B1 (ko) | 1996-02-15 | 1996-02-15 | 에스.램 인터페이스 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970063245A true KR970063245A (ko) | 1997-09-12 |
| KR0175281B1 KR0175281B1 (ko) | 1999-04-01 |
Family
ID=19451292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960003652A KR0175281B1 (ko) | 1996-02-15 | 1996-02-15 | 에스.램 인터페이스 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0175281B1 (ko) |
-
1996
- 1996-02-15 KR KR1019960003652A patent/KR0175281B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0175281B1 (ko) | 1999-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MY109414A (en) | Bus interface logic for computer system having dual bus architecture | |
| KR970012168A (ko) | 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법 | |
| KR920005169A (ko) | 테스트 모드를 지시하기 위한 플래그를 가지는 반도체 메모리 | |
| KR920005168A (ko) | 테스트 모드 동안의 출력 동작으로부터 칩 동작 제어를 가진 반도체 메모리 | |
| KR920008599A (ko) | 전원을 내장한 확장 유닛을 갖는 컴퓨터 시스템 | |
| KR960025011A (ko) | 메모리장치의 데이타 입출력 감지회로 | |
| KR970063245A (ko) | 에스 · 램 인터페이스 회로 | |
| CA2254525A1 (en) | Bus monitoring system | |
| KR100407930B1 (ko) | 휴대용컴퓨터의홀트방지장치 | |
| TW360832B (en) | Data communication interface including an integrated data processor and serial memory device | |
| JP3463242B2 (ja) | データ処理回路 | |
| DE69130689D1 (de) | Signalprozessor | |
| KR940012128A (ko) | 마이크로 컴퓨터 | |
| JPH05173876A (ja) | 増設メモリボード | |
| KR970016898A (ko) | 데이터 처리기 및 억세스 방법 | |
| KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
| JPS62172439A (ja) | プリント板未実装検出方式 | |
| KR970012703A (ko) | 어드레스 교란을 제거한 반도체 메모리 장치 | |
| EP0306953A3 (en) | Address/control signal input circuit for cache controller | |
| JPH05143788A (ja) | メモリーカード | |
| KR910006829A (ko) | 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템 | |
| KR920010385A (ko) | 프로그램어블 로직 컨트롤러 회로 | |
| JPS5576422A (en) | Terminal unit | |
| KR940012151A (ko) | 어드레스 확장 장치 | |
| JPS60146313A (ja) | 端末装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |