KR970012703A - 어드레스 교란을 제거한 반도체 메모리 장치 - Google Patents
어드레스 교란을 제거한 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR970012703A KR970012703A KR1019950028402A KR19950028402A KR970012703A KR 970012703 A KR970012703 A KR 970012703A KR 1019950028402 A KR1019950028402 A KR 1019950028402A KR 19950028402 A KR19950028402 A KR 19950028402A KR 970012703 A KR970012703 A KR 970012703A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor memory
- address
- memory device
- control signal
- disabling
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
Abstract
1. 청구범위 기재된 발명이 속하는 기술 분야
반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
어드레스 버퍼로부터 발생되는 어드레스신호들이 동시에 인에이블될 경우에 발생되는 어드레스 교란을 방지할 수 있는 반도체 메모리 장치를 제공함에 있다.
3. 발명의 해결방법의 요지
어드레스 버퍼로부터 발생되는 어드레스신호 및 상보 어드레스신호가 동시에 인에이블될 경우에 이를 감지하여 상기 어드레스신호들과 대응되는 워드라인을 디세이블시키는 디세이블수단을 구비한다.
4. 발명의 중요한 용도
고집적 반도체 메모리 장치에 적합하게 사용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4A, 4B도는 본 발명에 따른 어드레스 버퍼와 프리디코더의 블럭도,
제5도는 제4A도에 도시된 디세이블회로의 구체회로도.
Claims (3)
- 외부의 어드레스를 인가받아 어드레스 제어신호 및 상보 제어신호를 출력하는 어드레스 버퍼와, 상기 어드레스 제어신호를 인가받아 워드라인을 제어하는 디코더를 적어도 구비하는 반도체 메모리 장치에 있어서 ; 상기 어드레스 제어신호 및 상보 제어신호가 동시에 인에이블될 경우에 이를 감지하여 상기 어드레스 제어신호와 대응되는 상기 워드라인을 디세이블시키는 디세이블수단을 가지는 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 디세이블수단은 상기 어드레스 제어신호 및 상보 제어신호를 인가받아 상기 워드라인을 디세이블시킴을 특징으로 하는 반도체 메모리 장치.
- 제2항에 있어서, 상기 디세이블수단은 낸드게이트로 구성됨을 특징으로 하는 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950028402A KR0167690B1 (ko) | 1995-08-31 | 1995-08-31 | 어드레스 교란을 제거한 반도체 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950028402A KR0167690B1 (ko) | 1995-08-31 | 1995-08-31 | 어드레스 교란을 제거한 반도체 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970012703A true KR970012703A (ko) | 1997-03-29 |
| KR0167690B1 KR0167690B1 (ko) | 1999-02-01 |
Family
ID=19425744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950028402A KR0167690B1 (ko) | 1995-08-31 | 1995-08-31 | 어드레스 교란을 제거한 반도체 메모리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0167690B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100597620B1 (ko) * | 1999-08-18 | 2006-07-06 | 삼성전자주식회사 | 반도체 메모리 장치의 어드레스 디코딩 회로 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200004002A (ko) | 2018-07-03 | 2020-01-13 | 삼성전자주식회사 | 메모리 장치 및 그것의 동작 방법 |
-
1995
- 1995-08-31 KR KR1019950028402A patent/KR0167690B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100597620B1 (ko) * | 1999-08-18 | 2006-07-06 | 삼성전자주식회사 | 반도체 메모리 장치의 어드레스 디코딩 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0167690B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010638A (ko) | 반도체 기억장치 | |
| KR950001777A (ko) | 반도체 기억 장치 | |
| KR970012701A (ko) | 워드라인 순차제어 반도체 메모리 장치 | |
| KR970017690A (ko) | 과전류를 방지하기 위한 번-인 단축회로를 내장한 반도체 메모리 장치 | |
| KR970029768A (ko) | 블럭 기록 기능이 있는 반도체 메모리 장치 | |
| KR970012703A (ko) | 어드레스 교란을 제거한 반도체 메모리 장치 | |
| KR970029812A (ko) | 컬럼 선택 신호 제어회로 | |
| KR950019006A (ko) | 옵션 처리를 이용한 리페어 효율 증가 회로 | |
| KR960019307A (ko) | 반도체 메모리장치 | |
| KR20050011954A (ko) | 애디티브레이턴시를 갖는 반도체 메모리 소자 | |
| KR0172396B1 (ko) | 반도체 메모리장치의 워드라인 구동방법 | |
| KR900002311A (ko) | 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치 | |
| KR970076878A (ko) | 동적 메모리 장치의 테스트 회로 | |
| KR100390449B1 (ko) | 기억소자의 칩 선택장치 | |
| KR940012128A (ko) | 마이크로 컴퓨터 | |
| KR970017622A (ko) | 멀티 뱅크 구조를 갖는 반도체 메모리 장치 | |
| KR970055529A (ko) | 메모리의 데이타 입력버퍼회로 | |
| KR950025785A (ko) | 어드레스 천이 검출 회로를 내장하는 반도체 메모리 장치 | |
| KR200331154Y1 (ko) | 반도체기억소자 | |
| KR920022107A (ko) | 이동체 단말기의 전원 온/오프에 의한 nvm 오동작 보호회로 | |
| KR960038980A (ko) | 반도체 메모리장치 | |
| KR960025773A (ko) | 칼럼 어드레스 스트로브 신호 래치 업 방지회로 | |
| KR960024975A (ko) | 어드레스 입력 버퍼 | |
| KR940010090A (ko) | 반도체 메모리 장치 | |
| KR970004336A (ko) | 어드레스 입력 버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |