KR960024975A - 어드레스 입력 버퍼 - Google Patents
어드레스 입력 버퍼 Download PDFInfo
- Publication number
- KR960024975A KR960024975A KR1019940033685A KR19940033685A KR960024975A KR 960024975 A KR960024975 A KR 960024975A KR 1019940033685 A KR1019940033685 A KR 1019940033685A KR 19940033685 A KR19940033685 A KR 19940033685A KR 960024975 A KR960024975 A KR 960024975A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- address
- buffering
- buffer
- outside
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
본 발명의 어드레스 입력버퍼는 메모리 외부로부터 어드레스 신호 및 메모리 내부로부터의 어드레스 신호를 구분하여 완충함으로써, 셀프 리프레쉬와 같이 메모리 내부에서 발생한 어드레스 신호를 완충할 경우에 전력소모를 줄이는 이점을 제공한다. 이를 위하여 본 발명의 어드레스 입력버퍼는 메모리 외부로부터 제어신호를 입력하기 위한 입력라인과, 상기 입력라인상의 신호에 의하여 메모리장치 외부로부터의 어드레스 신호를 완충하여 완충된 어드레스 신호를 출력하는 제1완충부와, 상기 입력라인상의 신호에 의하여 메모리장치 내부에서 발생한 어드레스신호를 완충하기 위한 제2완충부와, 상기 제1완충부로부터의 어드레스 신호 및 상기 제2완충부로부터의 신호중 하나를 선택하여 외부로 공급하는 멀티플렉스를 구비한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 어드레스 입력버퍼의 회로도.
Claims (5)
- 외부로부터 제어신호를 입력하기 위한 입력라인과, 상기 입력라인상의 신호에 의하여 메모리장치 외부로부터의 어드레스 신호를 완충하여 완충된 어드레스 신호를 출력하는 제1완충수단과, 상기 입력라인상의 신호에 의하여 메모리장치 내부에서 발생한 어드레스신호를 완충하기 위한 제2완충수단과, 상기 제1완충수단으로부터의 어드레스 신호 및 상기 제2완충수단으로부터의 신호중 하나를 선택하여 외부로 공급하는 멀티플렉스를 구비한 것을 특징으로 하는 어드레스 입력 버퍼.
- 제1항에 있어서, 상기 입력라인상의 신호에 의하여 상기 제1완충부의 동작을 제어하는 제어수단을 추가로 구비한 것을 특징으로 하는 어드레스 입력 버퍼.
- 제1항에 있어서, 상기 제2완충수단이 NAND게이트인 것을 특징으로 하는 어드레스 입력 버퍼.
- 제2항에 있어서, 상기 제어수단이 상기 입력라인상의 신호를 완충하기 위한 완충기와, 상기 완충기 및 메모리장치 외부로부터의 신호를 논리조합하는 논리소자를 구비하는 것을 특징으로 하는 어드레스 입력 버퍼.
- 제4항에 있어서, 상기 완충기가 인버터이며 상기 논리소자가 NOR게이트인 것을 특징으로 하는 어드레스 입력 버퍼.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940033685A KR0161725B1 (ko) | 1994-12-12 | 1994-12-12 | 어드레스 입력 버퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940033685A KR0161725B1 (ko) | 1994-12-12 | 1994-12-12 | 어드레스 입력 버퍼 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960024975A true KR960024975A (ko) | 1996-07-20 |
| KR0161725B1 KR0161725B1 (ko) | 1999-02-01 |
Family
ID=19401011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940033685A KR0161725B1 (ko) | 1994-12-12 | 1994-12-12 | 어드레스 입력 버퍼 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0161725B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100265593B1 (ko) * | 1997-06-20 | 2000-09-15 | 김영환 | 반도체 메모리 소자의 어드레스 버퍼링 장치 |
-
1994
- 1994-12-12 KR KR1019940033685A patent/KR0161725B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100265593B1 (ko) * | 1997-06-20 | 2000-09-15 | 김영환 | 반도체 메모리 소자의 어드레스 버퍼링 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0161725B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950026113A (ko) | 반도체 메모리 장치의 데이타 출력버퍼 | |
| KR940010082A (ko) | 반도체메모리장치의 데이타출력버퍼 | |
| KR940010083A (ko) | 동기식 반도체메모리장치의 데이타출력버퍼 | |
| KR870010444A (ko) | 데이터 프로세서 | |
| KR970029763A (ko) | 반도체 메모리 장치의 하이퍼 페이지 모드의 데이타 출력신호 제어회로 | |
| KR960024975A (ko) | 어드레스 입력 버퍼 | |
| KR970003227A (ko) | 데이타버스 구동회로 | |
| KR930006905A (ko) | 메인콘트롤러와 함께 1칩에 내장한 버스콘트롤러 동작 시스템 | |
| KR970007572A (ko) | 컴퓨터 확장 슬롯의 전원 제어 회로 | |
| KR970060687A (ko) | 캐시 메모리의 사용 모드 설정 장치 | |
| KR960024820A (ko) | 전류소모를 줄인 신호 입력버퍼 | |
| KR960030399A (ko) | 반도체 장치 및 이 반도체 장치의 클럭 신호 제어 방법 | |
| KR970004336A (ko) | 어드레스 입력 버퍼 | |
| KR950024431A (ko) | 스태틱 램(sram)의 어드레스 입력회로 | |
| KR970012703A (ko) | 어드레스 교란을 제거한 반도체 메모리 장치 | |
| KR970004340A (ko) | 모드 적응형 데이타 출력 버퍼 | |
| KR970012741A (ko) | 반도체 메모리 장치의 행 어드레스 버퍼 | |
| KR960038984A (ko) | 전원 제어 및 전송 회로 | |
| KR960025773A (ko) | 칼럼 어드레스 스트로브 신호 래치 업 방지회로 | |
| KR970049620A (ko) | 데이터 전송 제어 장치 | |
| KR950009456A (ko) | 마이크로 콘트롤러의 입출력 제어회로 | |
| KR980005027A (ko) | 플래쉬 메모리 장치 | |
| KR890017612A (ko) | 프로그램머블 로직 콘트롤러의 프로그램 카운터 | |
| KR970003231A (ko) | 동일한 티티엘 (ttl) 레벨의 신호를 입력신호로 하는 다수개의 입력버퍼를 구비한 반도체 메모리장치 | |
| KR970014022A (ko) | 자동응답 기능이 내장된 피씨(pc)에서 데이타 버스와 메모리간의 고속 데이타 전송을 위한 인터페이스 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060720 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |