KR930006905A - 메인콘트롤러와 함께 1칩에 내장한 버스콘트롤러 동작 시스템 - Google Patents

메인콘트롤러와 함께 1칩에 내장한 버스콘트롤러 동작 시스템 Download PDF

Info

Publication number
KR930006905A
KR930006905A KR1019910016509A KR910016509A KR930006905A KR 930006905 A KR930006905 A KR 930006905A KR 1019910016509 A KR1019910016509 A KR 1019910016509A KR 910016509 A KR910016509 A KR 910016509A KR 930006905 A KR930006905 A KR 930006905A
Authority
KR
South Korea
Prior art keywords
controller
address
bus
external
control signal
Prior art date
Application number
KR1019910016509A
Other languages
English (en)
Other versions
KR940001593B1 (ko
Inventor
온용호
고욱
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910016509A priority Critical patent/KR940001593B1/ko
Priority to JP3338889A priority patent/JPH05108554A/ja
Publication of KR930006905A publication Critical patent/KR930006905A/ko
Application granted granted Critical
Publication of KR940001593B1 publication Critical patent/KR940001593B1/ko
Priority to JP005472U priority patent/JPH08513U/ja
Priority to US08/638,867 priority patent/US5729703A/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

본 발명에 의한 버스콘트롤러 동작 시스템은 메인콘트롤러와 함께 1칩에 내장하고, 상위 어드레스버스를 양방향으로 동작되도록 구성하여서, 외부별도의 콘트롤러가 어드레스소오스가 되어 어드레스 및 데이터버스를 사용하고자 할 경우 별도의 버스라인이 필요없게되어 불필요한 핀수를 줄임으로써 생산비절감 및 신속한 공정을 도모하는데 뛰어난 효과가 있다.

Description

메인콘트롤러와 함께 1칩에 내장한 버스콘트롤러 동작 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 있어서 외부에 어드레스 및 데이터버스라인을 사용하는 어드레스소오스가 없을 경우의 동작 설명 블록도, 제3도는 본 발명에 있어서 외부 별도의 콘트롤러가 어드레스소오스가 되어 어드레스 및 데이터버스를 사용하고자 할 경우의 동작설명 블록도, 제4도는 본 발명에 있어서, 메인콘트롤러와 함께 내장된 버스콘트롤러내의 동작설명 블럭도이다.

Claims (3)

  1. 컴퓨터의 용량을 확대할 경우에 사용되는 외부 어드레스 소오스와, 1칩 내에 메인콘트롤러와 함께 집적되어 있으며, 상기 외부 어드레스 소오스의 명령에 대응하여 콘트롤신호를 출력하는 버스콘트롤로와, 상기 버스콘트롤러와 상기 외부 어드레스 소오스 사이에 데이터를 주고받을 수 있도록 연결되어 있는 데이터버스 라인과, 상기 버스콘트롤러와 상기 외부 어드레스 소오스 사이의 신호교환에 의해 양방향으로 작동되는 어드레스 버스 라인으로 이루어진 것을 특징으로 하는 메인콘트롤러와 함께 1칩 내에 내장시킨 버스콘트롤러 동작 시스템.
  2. 제1항에 있어서, 상기 버스콘트롤러는 양방향특성을 갖는 외부 어드레스버스 및 일방향 특성을 갖는 어드레스버스라인을 통해서 외부 어드레스 또는 내부 어드레스신호를 수신하여서 일시 기억하는 입력 레지스터와, 상기 저장된 어드레스를 콘트롤하고자 하는 디바이스가 요구하는 형에 맞게 바꾸는 회로와, 상기 입력레지스터를 통해서 인가된 어드레스를 디코딩하여 어드레스가 지정하는 범위 즉 램, 롬 및 I/O 디바이스등의 범위를 결정하고, 그에 해당하는 디코딩신호를 출력하는 어드레스디코더와, 상기 어드레스디코더로부터 출력되는 디코딩신호를 수신함과 동시에 상기 콘트롤신호버퍼등에서 출력되는 콘트롤신호 수신하여 적절한 콘트롤 외부 디바이스에 송신하는 버스인터페이스콘트롤러와, 칩 내부의 임의의 곳에서 발생한 콘트롤신호 및 외부 어드레스 소오스에서 발생한 신호를 저장하고 이를 버스 인터베이스콘트롤러, 어드레스콘트롤러 및 입력 레지스터로 출력하는 콘트롤신호버퍼와, 내부에서 외부로 데이터(data)를 송신하거나 혹은 외부에서 발생된 데이터를 수신하여 읽어대는 데이터콘트롤러와, 상기 데이터콘크롤러로부터 출력되는 신호를 수심함과 동시에 외부 및 내부 데이터를 외부 및 내부 데이터버스를 통하여 수신 및 송신시 신호의 변동폭을 조절하는 데이터버스와, 상기 입력 레지스터에 저장된 신호의 출력을 수신함과 동시에 내부 콘트롤신호를 수신하여 외부 어드레스버스로 송신하는 어드레스콘트롤러로 이루어진 것을 특징으로 하는 메일콘트롤러와 함께 1칩 내에 내장시킨 버스콘트롤러 동작 시스템.
  3. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910016509A 1991-09-20 1991-09-20 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템 KR940001593B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019910016509A KR940001593B1 (ko) 1991-09-20 1991-09-20 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템
JP3338889A JPH05108554A (ja) 1991-09-20 1991-12-20 メインコントローラ内に内蔵したバスコントローラの動作システム
JP005472U JPH08513U (ja) 1991-09-20 1995-06-05 メインコントローラ内に内蔵したバスコントローラの動作システム
US08/638,867 US5729703A (en) 1991-09-20 1996-04-29 Bus control operating system having bi-directional address lines, integrated onto same chip as main controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910016509A KR940001593B1 (ko) 1991-09-20 1991-09-20 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템

Publications (2)

Publication Number Publication Date
KR930006905A true KR930006905A (ko) 1993-04-22
KR940001593B1 KR940001593B1 (ko) 1994-02-25

Family

ID=19320225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016509A KR940001593B1 (ko) 1991-09-20 1991-09-20 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템

Country Status (3)

Country Link
US (1) US5729703A (ko)
JP (2) JPH05108554A (ko)
KR (1) KR940001593B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038184A (ko) * 2017-09-29 2019-04-08 삼성전자주식회사 자동 조리 장치 및 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW448363B (en) * 1997-02-17 2001-08-01 Ssd Co Ltd High speed processor system with bus arbitration
US6605679B1 (en) * 1997-07-23 2003-08-12 E. I. Du Pont De Nemours And Company Polymerization of olefins
US6256693B1 (en) * 1999-07-15 2001-07-03 3Com Corporation Master/slave data bus employing undirectional address and data lines and request/acknowledge signaling
US7079147B2 (en) 2003-05-14 2006-07-18 Lsi Logic Corporation System and method for cooperative operation of a processor and coprocessor
US7051146B2 (en) * 2003-06-25 2006-05-23 Lsi Logic Corporation Data processing systems including high performance buses and interfaces, and associated communication methods
JP5130504B2 (ja) * 2003-07-02 2013-01-30 新世代株式会社 情報処理装置、情報処理方法、プログラム及び記憶媒体
KR100604836B1 (ko) * 2004-02-26 2006-07-26 삼성전자주식회사 어드레스 버스 라인 상에 동시 양방향 입출력（ｓｂｄｉ／ｏ）회로를 채용하는 메모리 시스템

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5248440A (en) * 1975-10-15 1977-04-18 Toshiba Corp Memory access control system
US4181178A (en) * 1977-12-12 1980-01-01 Mobil Oil Corporation Oil recovery by waterflooding with thickened surfactant solutions
US4417304A (en) * 1979-07-30 1983-11-22 International Business Machines Corporation Synchronous cycle steal mechanism for transferring data between a processor storage unit and a separate data handling unit
US4479178A (en) * 1981-07-02 1984-10-23 Texas Instruments Incorporated Quadruply time-multiplex information bus
US4811202A (en) * 1981-10-01 1989-03-07 Texas Instruments Incorporated Quadruply extended time multiplexed information bus for reducing the `pin out` configuration of a semiconductor chip package
FR2531550B1 (fr) * 1982-08-06 1987-09-25 Ozil Maurice Dispositif de couplage universel pour la mise en communication d'ensembles de traitement d'informations et d'au moins une unite peripherique
US4631659A (en) * 1984-03-08 1986-12-23 Texas Instruments Incorporated Memory interface with automatic delay state
JPS63197232A (ja) * 1987-02-12 1988-08-16 Toshiba Corp マイクロプロセツサ
JPS63220342A (ja) * 1987-03-10 1988-09-13 Fujitsu Ltd ブロツクアクセス方式
DE68926410T2 (de) * 1988-06-24 1996-09-12 Nippon Electric Co Mit einer Paritätsteuerungseinheit auf demselben Chip bestückter Mikroprozessor
US4935868A (en) * 1988-11-28 1990-06-19 Ncr Corporation Multiple port bus interface controller with slave bus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038184A (ko) * 2017-09-29 2019-04-08 삼성전자주식회사 자동 조리 장치 및 방법

Also Published As

Publication number Publication date
US5729703A (en) 1998-03-17
JPH05108554A (ja) 1993-04-30
JPH08513U (ja) 1996-03-12
KR940001593B1 (ko) 1994-02-25

Similar Documents

Publication Publication Date Title
KR850007129A (ko) 버스제어수단을 갖춘 마이크로 컴퓨터 시스템
KR960009411A (ko) 인터버스 버퍼
KR870010444A (ko) 데이터 프로세서
KR930006905A (ko) 메인콘트롤러와 함께 1칩에 내장한 버스콘트롤러 동작 시스템
KR970051140A (ko) 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR910002172A (ko) 비 고정된 마스터/슬레이브 시스템의 멀티플 통신방법 및 회로
KR940012128A (ko) 마이크로 컴퓨터
KR100267783B1 (ko) 디엠에이(dma)제어신호발생회로
KR960042301A (ko) 직접 입출력 억세스 장치
KR960024975A (ko) 어드레스 입력 버퍼
KR950020038A (ko) 공용 모니터 및 키보드 선택 스위칭 장치
KR930014065A (ko) Bus 중재 방법
KR970016992A (ko) 다중프로세서 시스템에 있어서 공유 입출력제어보드의 인터럽트 제어기
KR970016985A (ko) 고속의 데이타 전송방법
KR960024861A (ko) 프린터의 병렬 인터페이스 제어장치 및 방법
KR940012132A (ko) 직접 메모리 액세스 제어기의 기능코드를 이용한 메모리영역 확장회로
KR920013144A (ko) 제어논리장치
KR920013130A (ko) 데이타 버퍼램을 이용한 입출력 처리기
KR890010684A (ko) Lcd 디스플레이의 인터페이스 제어회로
KR930008618A (ko) 톨러런트 시스템의 다중 캐쉬 제어장치
KR920014037A (ko) 이중화 프로세서 시스팀의 입출력 장비 정합장치
KR930011488A (ko) 시스템 전송 데이타의 성능검사회로
KR930010697A (ko) 8비트 및 16비트공용의 인터페이스장치
KR950009456A (ko) 마이크로 콘트롤러의 입출력 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110131

Year of fee payment: 18

EXPY Expiration of term