KR940001593B1 - 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템 - Google Patents

메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템 Download PDF

Info

Publication number
KR940001593B1
KR940001593B1 KR1019910016509A KR910016509A KR940001593B1 KR 940001593 B1 KR940001593 B1 KR 940001593B1 KR 1019910016509 A KR1019910016509 A KR 1019910016509A KR 910016509 A KR910016509 A KR 910016509A KR 940001593 B1 KR940001593 B1 KR 940001593B1
Authority
KR
South Korea
Prior art keywords
address
bus
controller
external
data
Prior art date
Application number
KR1019910016509A
Other languages
English (en)
Other versions
KR930006905A (ko
Inventor
온용호
고욱
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910016509A priority Critical patent/KR940001593B1/ko
Priority to JP3338889A priority patent/JPH05108554A/ja
Publication of KR930006905A publication Critical patent/KR930006905A/ko
Application granted granted Critical
Publication of KR940001593B1 publication Critical patent/KR940001593B1/ko
Priority to JP005472U priority patent/JPH08513U/ja
Priority to US08/638,867 priority patent/US5729703A/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

내용 없음.

Description

메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템
제1도는 종래의 버스콘트롤러시스템에 있어서 메인콘트롤러와 버스 콘트롤러간의 동작설명 블럭도.
제2도는 본 발명에 있어서 외부에 어드레스버스 및 데이타버스라인을 사용한 외부어드레스소오스가 없는 경우의 동작을 개략적으로 나타낸 블럭도.
제3도는 본 발명에 있어서, 외부 별도의 어드레스소오스가 존재하여 어드레스버스 및 데이타버스라인을 사용하고자 할 경우의 동작을 개략적으로 나타낸 블럭도.
제4도는 본 발명에 있어서, 메인콘트롤러내에 내장한 버스콘트롤러내의 동작설명 블럭도이다.
본 발명은 버스콘트롤러 동작 시스템에 관한 것으로, 특히 외부어드레스소오스가 데이타버스 또는 어드레스버스를 사용하고자 할때 외부어드레스소오스를 위하여 사용되는 별도의 콘트롤러 없이도 버스콘트롤러의 동작이 가능한 양방향 어드레스버스를 갖는 메인 콘트롤러내에 내장한 버스콘트롤러에 관한 것이다.
종래에는, 버스콘트롤러가 메인콘트롤러 외부에 별도로 배치되어 있기 때문에 외부의 어드레스소오스에서 발생한 어드레스는 별도의 라인을 통해서 외부버스콘트롤러 또는 메인콘트롤러로 입력되므로 이로 인한 부수적인 핀(pin) 및 PCB상에 어드레스라인을 설치해야 되도록 구성되어 있었다. 그 예를 제1도에 도시하였다.
이러한 구성은 많은 비트수를 갖는 외부별도의 고성능 콘트롤러가 발달해감에 따라서 외부의 많은 주변장치를 콘트롤하는 버스콘트롤러의 사용이 요구되며, 종래의 버스콘트롤 시스템하에서는 생산비의 증가 및 공정의 복잡성등 많은 문제점을 초래하였다.
상기 문제점은 버스라인을 콘트롤하는 부분을 메인콘트롤러에 포함시키는 시스템을 구성함으로써 해결할 수 있다.
따라서 본 발명의 목적은 버스콘트롤러를 메인콘트롤러 칩안에 내장하여 외부어드레스소오스를 위하여 사용되는 어드레스버스를 양방향으로 작용되도록 구성함으로써 외부어드레스소오스(address source)에서 발생한 어드레스신호를 수신하는데 사용되는 별도의 버스라인이 필요없게 되고, 그로 인하여 반도체 집적회로 소자의 핀수를 줄임으로써 생산비의 절감 및 신속한 공정을 제공하는데에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 버스콘트롤러 동작 시스템은 메인콘트롤러(100)와, 상기 메인 콘트롤러(100)내에 내장되어 있고 소정의 역할을 수행하는 버스콘트롤러(200)와, 외부어드레스소오스(300)와, 상기 메인콘트롤러(100)와 상기 외부어드레스소오스(300)간의 신호교환에 의해 모드(mode)를 변형할 수 있는 양방향 어드레스버스라인(400)와, 일방향 어드레스버스라인(500) 및 데이타버스라인(600)으로 이루어져 있고, 상기 어드레스소오스가 상기 데이타버스라인 및 상기 어드레스버스라인을 사용하고자 할때 외부 별도의 버스콘트롤러 없이 버스콘트롤러 동작이 가능하도록 구성된 것을 특징으로 한다.
이하, 본 발명의 실시예을 첨부한 도면을 참조하여 상세하게 설명한다.
제2도는 본 발명에 있어서, 외부에 어드레스 및 데이타버스라인을 사용한 외부어드레스소오스가 없는 경우의 동작을 개략적으로 나타낸 블록 다이어그램이다. 동도면에 도시된 바와같이 모든 어드레스와 데이타는 메인콘트롤러(11)의 내부에 있는 버스콘트롤러(12)에 의해서 콘트롤된다. 이 경우 어드레스소오스가 칩내부에 위치하고 있기 때문에 상기 버스콘트롤러(12)로부터 출력되는 어드레스는 어드레스버스라인을 통해 D램(13), S램(14), I/O디바이스(16) 및 롬(15 ; ROM)으로 공급되며, 이때 어드레스버스의 상위 비트들은 S램(14)과 롬(15) 및 I/O디바이스(16)를 위해서만 동작한다.
제3도는 본 발명에 있어서 적용되는 다른 실시예로서 외부 별도의 어드레스소오스(300)가 있을 경우 그 어드레스소오스가 어드레스버스라인(400) 및 데이타버스라인(600)을 사용하고자 할때의 동작을 개략적으로 나타낸 블럭도이다. 도면을 참조하여 동작을 설명하면, 만약 외부어드레스소오스(300)가 어드레스버스라인(400) 및 데이타버스라인(600)을 사용하고자 할경우 메인콘트롤러(100)로 홀드신호를 내보내면 메인콘트롤러(100) 내부에 있는 보스조정기(도시되지 않음)는 상기 홀드신호를 수신하여 홀드확인신호를 내보낸다.
상기 신호교환에 의해 하위 어드레스버스는 일방향 어드레스버스라인(500)을 통해, 상위 어드레스버스는 양방향 어드레스버스라인(400)을 통해 각각 동작되도록 어드레스버스가 구성되고, 상기 상위 어드레스버스는 외부어드레스소오스(300)의 어드레스버스단자에 연결된다. 이후에 메인콘트롤러(100)내의 버스콘트롤러(200)는 메인콘트롤러(100)의 명령에 지배받지 않고 외부어드레스소오스(300)의 지배를 받게 되어 상기 외부어드레스소오스(300)에서 발생하는 상위 어드레스 비트를 양방향 어드레스버스라인(400)을 통하여 수신하고 이를 디코딩하여 그에 대응하는 읽기쓰기신호(R/W)외 컬럼어드레스신호(CAS), 로우어드레스신호(RAS) 및 칩 인에이블(chip enable)신호등을 메모리(D램, S램, 롬) 또는 I/O포트(700)로 출력한다.
제4도는 메인콘트롤러내에 내장한 버스콘트롤러 내부의 동작설명 블럭도이다. 동도면에 있어서, 입력레지스터(101)에는 신호가 외부 양방향 어드레스버스라인 및 내부 어드레스버스라인을 통하여 입력되는데 그중에 외부 양방향 어드레스 버스라인을 통하여 입력된 어드레스신호는 첨부한 도면에 도시하지 않았지만 입력레지스터(101)내의 A레지스터 및 B레지스터에 기억된다. 이중 상기 B레지스터에 기억된 어드레스신호는 콘트롤하고자하는 디바이스가 요구하는 형태에 따라 변형되는 반면, A레지스터에 기억된 어드레스신호는 어드레서 디코더(102)로 보내져 디코딩되어 어드레스가 지정하는 범위 즉, 램, 롬 및 I/O디바이스등이 결정되고, 그에 해당하는 디코딩신호가 버스인터페이스콘트롤러(103)로 출력된다. 또 콘트롤신호버퍼(104)는 칩내에 있는 메인콘트롤러 등에서 출력되는 내부콘트롤신호를 수신한다. 상기 버스인터페이스콘트롤러(103)는 상기 디코딩신호를 수신함과 동시에 상기 콘트롤신호버퍼(104)에서 출력되는 내부콘트롤신호를 수신하여 버스콘트롤러의 내부콘트롤신호 및 적절한 콘트롤신호를 DRAM, SRAM, ROM 및 I/O디바이스로 출력한다. 이때 어드레스가 D램영역에 해당하는 신호인 경우에는 레치(LATCH) 및 비교기(comparator)가 로우(ROW) 및 컬럼(COLUMN)의 어드레스 변환을 조절하는 신호를 발생시킨다(도시되지 않음).
또한 어드레스콘트롤러(107)는 상기 입력레지스터(101)로부터 출력되는 신호를 수신함과 동시에 상기 버스인터페이스콘트롤러(103)로부터 출력되는 버스콘트롤러의 내부 콘트롤신호를 수신하여 외부 양방향 어드레스버스라인을 통해서 희망하는 디바이스로 송신한다.
한편 데이타콘트롤러(105)는 상기 버스인터페이스콘트롤러(103)로부터 출력되는 버스콘트롤러의 내부 콘트롤신호를 수신하여 데이타버스(106)로 출력하고, 상기 데이타버퍼(106)는 상기 데이타콘트롤러(105)에서 출력된 신호를 수신함과 동시에 내부 및 외부데이타버스라인을 통하여 데이타 신호를 수신 및 송신한다.
이상 설명한 바와같이 본 발명에 따른 양방향 특성을 갖는 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템은 외부의 어드레스소오스에서 발생한 신호를 송신 및 수신하는데 필요한 외부별도의 콘트롤러의 버스라인을 제거시킬 수 있으므로 PCB상의 버스라인을 줄일 수 있다. 따라서 생산비를 저감할 수 있을 뿐만 아니라 공정의 신속화를 도모할 수 있는 이점이 있다.

Claims (2)

  1. 메인콘트롤러(100)와, 상기 메인콘트롤러(100)내에 내장되어 있고 소정의 역할을 수행하는 버스콘트롤러(200)와, 외브어드레스소오스(300)와, 상기 메인콘트롤러(100)와 상기 외부어드레스소오스(300)간의 신호교환에 의해 모드(mode)를 변형할 수 있는 양방향 어드레스버스라인(400)와, 일방향 어드레스버스라인(500) 및 데이타버스라인(600)으로 이루어져 있고, 상기 어드레스소오스가 상기 데이타버스라인 및 상기 어드레스버스라인을 사용하고자 할때 외부 별도의 버스콘트롤러 없이 버스콘트롤러 동작이 가능하도록 구성된 것을 특징으로 하는 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템.
  2. 제1항에 있어서, 상기 버스콘트롤러(200)는 양방향 특성을 갖는 어드레스버스라인(400) 및 일방향 특성을 갖는 어드레스버스라인(500)을 통해서 외부 어드레스신호 및 내부 어드레스신호를 수신하여 일시 기억하는 입력 레지스터(101)와; 상기 입력레지스터(101)로부터 수신된 어드레스신호를 디코딩하여 어드레스가 지정하는 범위 즉, 램, 롬 및 I/O디바이스등의 범위를 결정하고, 그에 해당하는 디코딩신호를 출력하는 어드레스디코더(102)와; 상기 어드레스디코더(102)로부터 출력되는 디코딩신호를 수신함과 동시에 콘트롤신호버퍼(104)에서 출력되는 내부콘트롤신호를 수신하여 내부 콘트롤신호를 칩내의 다른 곳으로 송신함과 동시에 적절한 콘트롤신호를 외부 디바이스로 송신하는 버스인터페이스콘트롤러(103)와, 칩 내부의 임의의 메인콘트롤러등에서 발생한 내부 콘트롤신호를 수신하여 이를 상기 버스인터페이스콘트롤러(103)로 출력하는 콘트롤신호버퍼(104)와; 외부어드레스소오스 또는 내부어드레스소오스로부터 데이타를 수신하여 독해(read)한후 내부에서 외부로 데이타(date)를 송신하거나 혹은 외부에서 발생된 데이타를 수신하여 독해(read)하는 데이타콘트롤러(105)와; 상기 데이타콘트롤러(105)에서 출력되는 신호를 수신함과 동시에 외부 및 내부 데이타를 외부 및 내부 데이타버스라인을 통하여 수신 및 송신하여 신호의 변동폭을 조절하는 데이타버퍼(106); 및 상기 입력 레지스터(101)에 저장된 신호를 수신함과 동시에 상기 버스인터페이스콘트롤러(103)로부터 출력되는 버스콘트롤러의 내부 콘트롤신호를 수신하여 외부 양방향 어드레스버스라인으로 송신하는 어드레스콘트롤러(107)로 이루어진 것을 특징으로 하는 메인콘트롤러 내에 내장한 버스콘트롤러 동작 시스템.
KR1019910016509A 1991-09-20 1991-09-20 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템 KR940001593B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019910016509A KR940001593B1 (ko) 1991-09-20 1991-09-20 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템
JP3338889A JPH05108554A (ja) 1991-09-20 1991-12-20 メインコントローラ内に内蔵したバスコントローラの動作システム
JP005472U JPH08513U (ja) 1991-09-20 1995-06-05 メインコントローラ内に内蔵したバスコントローラの動作システム
US08/638,867 US5729703A (en) 1991-09-20 1996-04-29 Bus control operating system having bi-directional address lines, integrated onto same chip as main controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910016509A KR940001593B1 (ko) 1991-09-20 1991-09-20 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템

Publications (2)

Publication Number Publication Date
KR930006905A KR930006905A (ko) 1993-04-22
KR940001593B1 true KR940001593B1 (ko) 1994-02-25

Family

ID=19320225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016509A KR940001593B1 (ko) 1991-09-20 1991-09-20 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템

Country Status (3)

Country Link
US (1) US5729703A (ko)
JP (2) JPH05108554A (ko)
KR (1) KR940001593B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6070205A (en) * 1997-02-17 2000-05-30 Ssd Company Limited High-speed processor system having bus arbitration mechanism
US6605679B1 (en) * 1997-07-23 2003-08-12 E. I. Du Pont De Nemours And Company Polymerization of olefins
US6256693B1 (en) * 1999-07-15 2001-07-03 3Com Corporation Master/slave data bus employing undirectional address and data lines and request/acknowledge signaling
US7079147B2 (en) 2003-05-14 2006-07-18 Lsi Logic Corporation System and method for cooperative operation of a processor and coprocessor
US7051146B2 (en) * 2003-06-25 2006-05-23 Lsi Logic Corporation Data processing systems including high performance buses and interfaces, and associated communication methods
JP5130504B2 (ja) * 2003-07-02 2013-01-30 新世代株式会社 情報処理装置、情報処理方法、プログラム及び記憶媒体
KR100604836B1 (ko) * 2004-02-26 2006-07-26 삼성전자주식회사 어드레스 버스 라인 상에 동시 양방향 입출력（ｓｂｄｉ／ｏ）회로를 채용하는 메모리 시스템
KR102400018B1 (ko) * 2017-09-29 2022-05-19 삼성전자주식회사 자동 조리 장치 및 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5248440A (en) * 1975-10-15 1977-04-18 Toshiba Corp Memory access control system
US4181178A (en) * 1977-12-12 1980-01-01 Mobil Oil Corporation Oil recovery by waterflooding with thickened surfactant solutions
US4417304A (en) * 1979-07-30 1983-11-22 International Business Machines Corporation Synchronous cycle steal mechanism for transferring data between a processor storage unit and a separate data handling unit
US4479178A (en) * 1981-07-02 1984-10-23 Texas Instruments Incorporated Quadruply time-multiplex information bus
US4811202A (en) * 1981-10-01 1989-03-07 Texas Instruments Incorporated Quadruply extended time multiplexed information bus for reducing the `pin out` configuration of a semiconductor chip package
FR2531550B1 (fr) * 1982-08-06 1987-09-25 Ozil Maurice Dispositif de couplage universel pour la mise en communication d'ensembles de traitement d'informations et d'au moins une unite peripherique
US4631659A (en) * 1984-03-08 1986-12-23 Texas Instruments Incorporated Memory interface with automatic delay state
JPS63197232A (ja) * 1987-02-12 1988-08-16 Toshiba Corp マイクロプロセツサ
JPS63220342A (ja) * 1987-03-10 1988-09-13 Fujitsu Ltd ブロツクアクセス方式
EP0348240B1 (en) * 1988-06-24 1996-05-08 Nec Corporation Microprocessor equipped with parity control unit on same chip
US4935868A (en) * 1988-11-28 1990-06-19 Ncr Corporation Multiple port bus interface controller with slave bus

Also Published As

Publication number Publication date
JPH05108554A (ja) 1993-04-30
US5729703A (en) 1998-03-17
KR930006905A (ko) 1993-04-22
JPH08513U (ja) 1996-03-12

Similar Documents

Publication Publication Date Title
US20090276548A1 (en) Dynamically setting burst type of a double data rate memory device
KR100468634B1 (ko) 데이터 전송 제어장치, 반도체 메모리 장치 및 전자정보장치
KR880014482A (ko) 반도체 집적회로 장치
KR940001593B1 (ko) 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템
US7818516B2 (en) Memory controller, semiconductor memory, and memory system
JPH0146946B2 (ko)
US6031780A (en) Semiconductor memory device
US5446859A (en) Register addressing control circuit including a decoder and an index register
KR100242453B1 (ko) 반도체 장치
EP0878765A2 (en) Microcontroller utilizing internal and external memory
US7146469B2 (en) Method, apparatus, and system for improving memory access speed
JPH02287646A (ja) メモリ拡張方式
US6731565B2 (en) Programmable memory controller and controlling method
JPH11203161A (ja) マイクロコンピュータ
US7058842B2 (en) Microcontroller with multiple function blocks and clock signal control
US7714871B2 (en) System and method for controlling display of mobile terminal
JP3642420B2 (ja) 半導体装置
JPH05173876A (ja) 増設メモリボード
KR0118651Y1 (ko) 피씨와 이미지 프로세서의 인터페이스장치
KR910008413B1 (ko) 메모리 용량 확장장치
KR940009428B1 (ko) 공통메모리를 갖는 컴퓨터 링크 유니트
KR100206898B1 (ko) 멀티세트 디램 제어장치
KR100690597B1 (ko) 이중모드 직접메모리접근을 지원하는 중앙처리장치를이용한 단일모드 직접메모리접근 구현 방법
JPH05101008A (ja) ワンチツプマイクロコンピユータ
KR20020000682A (ko) 전전자 교환기 내 제어 보드의 이중화 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110131

Year of fee payment: 18

EXPY Expiration of term