JPH08513U - メインコントローラ内に内蔵したバスコントローラの動作システム - Google Patents

メインコントローラ内に内蔵したバスコントローラの動作システム

Info

Publication number
JPH08513U
JPH08513U JP005472U JP547295U JPH08513U JP H08513 U JPH08513 U JP H08513U JP 005472 U JP005472 U JP 005472U JP 547295 U JP547295 U JP 547295U JP H08513 U JPH08513 U JP H08513U
Authority
JP
Japan
Prior art keywords
address
controller
bus
data
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP005472U
Other languages
English (en)
Inventor
龍 浩 温
郁 高
Original Assignee
三星電子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子株式会社 filed Critical 三星電子株式会社
Publication of JPH08513U publication Critical patent/JPH08513U/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【構成】 本考案によるバスコントローラの動作システ
ムは、メインコントローラ内に内蔵し、上位アドレスバ
スを両方向に動作できるように構成している。 【効果】 これにより、外部別途のコントローラがアド
レスソースとなり、アドレス及びデータバスを使用しよ
うとする場合、該アドレスソース及び外部別途のバスコ
ントローラのための別途のバスラインが不要となると共
に、バスコントローラの製品化が不要となり、生産費の
低減及び迅速な工程を図ることに優れた効果がある。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、バスコントローラの動作システムに関し、特に外部アドレスソース がデータバス、或いはアドレスバスを使用しようとするとき、外部アドレスソー スのために用いられる別途のコントロールなしにバスコントローラの動作が可能 な両方向アドレスバスを有するメインコントローラ内に内蔵したバスコントロー ラに関する。
【０００２】
【従来の技術】
従来には、バスコントローラがメインコントローラの外部に別途に配置されて いたため、外部のアドレスソースから発生したアドレスは、別途のラインを介し て外部バスコントローラ、或いはメインコントローラに入力されるので、これに よる付随的なピン及びＰＣＢ上にアドレスラインを設けるように構成されていた 。その例は図１に示した。
【０００３】
【考案が解決しようとする課題】
このような構成は、多くのビット数を有する外部別途の高性能コントローラ（ ｅｍｂｅｄｄｅｄ ｃｏｎｔｒｏｌｌｅｒ）が発達することにより、外部の多く の周辺装置をコントロールするバスコントローラの使用が要求され、従来のバス コントローラシステム下では生産費の増加、及び工程の複雑性等、多くの問題点 を来した。前記問題点は、バスラインをコントロールする部分をメインコントロ ーラに包含させるシステムを構成することにより解決できる。
【０００４】 従って、本考案の目的は、バスコントローラをメインコントローラのチップ内 に内蔵し、外部アドレスソースのために用いられるアドレスバスを両方向に作用 されるように構成することにより、外部アドレスソースから発生したアドレス信 号を受信するときに用いられる別途のバスラインが不要となり、従って半導体集 積回路素子のピン数を減らすことにより生産費の低減、及び迅速な工程を提供す ることにある。
【０００５】
【課題を解決するための手段】
前述した目的を達成するための本考案によるバスコントローラの動作システム は、メインコントローラ１００と、前記メインコントローラ内に内蔵されており 、所定の役割を行うバスコントローラ２００と、外部アドレスソース３００と、 前記メインコントローラと前記外部アドレスソースとの間の信号交換により、モ ードを変形することができる両方向アドレスバスライン４００と、一方向アドレ スバスライン５００、及びデータバスライン６００とからなり、前記アドレスソ ースが前記データバスライン、及びアドレスバスラインを使用しようとするとき 、外部別途のバスコントローラなしにバスコントローラの動作ができるように構 成されたことを特徴とする。
【０００６】
【実施例】
以下、本考案の実施例を添付した図面を参照して詳細に説明する。 図２は本考案において、外部にアドレス及びデータバスを使用しようとする外 部アドレスソースがない場合の動作を概略的に示したブロック図である。同図に 示したように、全てのアドレスとデータはメインコントローラ１１の内部にある バスコントローラ１２によりコントロールされる。この場合、アドレスソースが チップ内部に位置しているため、前記アドレスソースから出力されるアドレスは ＤＲＡＭ、ＳＲＡＭ、Ｉ／Ｏディバイス、及びＲＯＭに供給され、このとき、ア ドレスバスの上位ビットらはＳＲＡＭ、Ｉ／Ｏ、ＲＯＭだけのために動作する。
【０００７】 図３は本考案において適用される他の実施例であり、外部別途のアドレスソー ス３００がある場合、該アドレスソースがアドレスバス４００及びデータバス６ ００を使用しようとするときの動作を概略的に示したブロック図である。同図を 参照して動作の説明をすると、もし、外部アドレスソース３００がアドレス及び データバスを使用しようとする場合、メインコントローラ１００にホールド信号 を出力すると、メインコントローラ１００内部にあるバス調停器（ＢＵＳ−ＡＲ ＢＩＴＯＲ；示されていない）は、前記ホールド信号を受信し、ホールド確認信 号を出力する。前記信号交換により、アドレスバスが下位アドレスバス５００は 一方向に、上位アドレスバス４００は両方向に動作するように構成され、前記上 位アドレスバスは外部別途のアドレスソースのアドレスバス端子に連結される。 以後、メインコントローラ内のバスコントローラ２００はメインコントローラ１ ００の命令に支配されなく、外部アドレスソースに支配されるようになり、前記 外部アドレスソースから発生する上位アドレスビットを両方向アドレスピンを介 して受信し、これを解読してそれに対応する読み書き信号（Ｒ／Ｗ）、カラムア ドレス信号（ＣＡＳ）、ローアドレス信号（ＲＡＳ）、及びチップイネーブル（ ｃｈｉｐ ｅｎａｂｌｅ）信号等をメモリ、或いはＩ／Ｏ ｐｏｒｔに出力する 。
【０００８】 図４は、メインコントローラ内に内蔵したバスコントローラ内部の動作説明の ブロック図である。同図において、入力レジスタ１０１では信号が外部両方向ア ドレスバスライン、及び内部アドレスバスラインを介して入力されるが、その中 で外部アドレスバイラインを介して入力されたアドレス信号は、添付した図面に 示されていないが、Ａレジスタ及びＢレジスタに記憶される。この中で前記Ｂレ ジスタに記憶されたアドレス信号はコントロールしようとするディバイスが要求 する形態により変形される一方、Ａレジスタに記憶されたアドレス信号はアドレ スデコーダ１０２に出力されて解読され、アドレスが指定する範囲、即ちＲＡＭ 、ＲＯＭ、及びＩ／Ｏディバイス等が決定され、それに該当する解読信号がバス インタフェースコントローラ１０３に出力される。また、コントロール信号バッ ファ１０４はチップ内にあるメインコントローラ等から出力される内部コントロ ール信号を受信する。前記バスインタフェースコントローラ１０３は前記解読信 号を受信すると共に、前記コントロール信号バッファ１０４から出力される内部 コントロール信号を受信し、バスコントローラの内部コントロール信号及び適切 なコントロール信号をＤＲＡＭ、ＳＲＡＭ、ＲＯＭ、及びＩ／Ｏディバイスに出 力する。この際、アドレスがＤＲＡＭ領域に該当する信号の場合にはラッチ（Ｌ ＡＴＣＨ）、及び比較器（ｃｏｍｐａｒａｔｏｒ）がロー（ＲＯＷ）、及びカラ ム（ＣＯＬＵＭＮ）のアドレス交換を調節する信号を発生させる（示されていな い）。
【０００９】 また、アドレスコントローラ１０７は、前記入力レジスタ１０１から出力され る信号を受信すると共に、前記バスインタフェースコントローラ１０３から出力 されるバスコントローラの内部コントロール信号を受信し、外部両方向アドレス バスラインを介して目的ディバイスに送信する。 一方、データコントローラ１０５は、前記バスインタフェースコントローラ１ ０３から出力されるバスコントローラの内部コントロール信号を受信してデータ バッファ１０２に出力し、前記データバッファ１０６は、前記データコントロー ラから出力された信号を受信すると共に、内部及び外部データバスラインを介し てデータ信号を受信及び送信する。
【００１０】
【考案の効果】
以上、説明したように、本考案による両方向特性を有するメインコントローラ 内に内蔵したバスコントローラの動作システムは、外部のアドレスソースから発 生した信号を送信及び受信するときに必要な外部別途のコントローラのバスライ ンを削除できるので、ＰＣＢ上のバスラインを減らすことができる。従って、生 産費の低減と共に、工程の迅速化を図ることができるという利点がある。
【図面の簡単な説明】
【図１】従来のバスコントローラシステムにおいて、メ
インコントローラとバスコントローラとの間の動作説明
のロック図。
【図２】本考案において、外部にアドレス及びデータバ
スラインを用いるアドレスソースがない場合の動作を概
略的に示したブロック図。
【図３】本考案において、外部別途のアドレスソースが
あって、アドレス及びデータバスを使用しようとする場
合の動作を概略的に示したブロック図。
【図４】本考案において、メインコントローラ内に内蔵
したバスコントローラ内の動作説明のブロック図。
【符号の説明】
１００ メインコントローラ １０１ 入力レジスタ １０２ アドレスデコーダ １０３ バスインタフェースコントローラ １０４ コントロール信号バッファ １０５ データコントローラ １０６ データバッファ １０７ アドレスコントローラ ２００ バスコントローラ ３００ 外部アドレスソース ４００ 両方向アドレスバスライン ５００ 一方向アドレスバスライン ６００ データバスライン

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項１】 メインコントローラ（１００）と、前記
    メインコントローラ内に内蔵されており、所定の役割を
    行うバスコントローラ（２００）と、外部アドレスソー
    ス（３００）と、前記メインコントローラと前記外部ア
    ドレスソースとの間の信号交換により、モードを変更す
    ることができる両方向アドレスバスライン（４００）
    と、一方向アドレスバスライン（５００）、及びデータ
    バスライン（６００）とからなり、前記アドレスソース
    が前記データバスライン、及び前記アドレスバスライン
    を使用しようとするとき、外部別途のバスコントローラ
    なしにバスコントローラの動作ができるように構成され
    たことを特徴とするメインコントローラ内に内蔵したバ
    スコントローラの動作システム。
  2. 【請求項２】 前記バスコントローラ（２００）は両方
    向特性を有するアドレスバスライン（４００）、及び一
    方向特性を有するアドレスバスライン（５００）を介し
    て外部アドレス信号、及び内部アドレス信号を受信し、
    一時記憶する入力レジスタ（１０１）と、 前記入力レジスタから受信されたアドレス信号を解読
    （ｄｅｃｏｄｉｎｇ）し、アドレスが指定する範囲、即
    ちＲＡＭ、ＲＯＭ、及びＩ／Ｏディバイス等の範囲を決
    定し、それに該当する解読信号を出力するアドレスデコ
    ーダ（１０２）と、 前記アドレスデコーダから出力される解読信号を受信す
    ると共に、前記コントロール信号バッファから出力され
    るコントロール信号を受信し、内部コントロール信号を
    チップ内の他のところに送信すると共に、適切なコント
    ロール信号を外部ディバイスに送信するバスインタフェ
    ースコントローラ（１０３）と、 チップ内部の任意のメインコントローラ等から発生した
    コントロール信号を受信し、これを前記バスインタフェ
    ースコントローラに出力するコントロール信号バッファ
    （１０４）と、 外部アドレスソース、或いは内部アドレスソースからデ
    ータを受信して解読した後、内部から外部にデータを送
    信するか、又は外部から発生されたデータを受信して解
    読するデータコントローラ（１０５）と、 前記データコントローラから出力される信号を受信する
    と共に、外部及び内部データを外部及び内部データバス
    を介して受信及び送信して信号の変動の幅を調節するデ
    ータバッファ（１０６）と、 前記入力レジスタに貯蔵された信号を受信すると共に、
    前記バスコントローラから出力された内部コントロール
    信号を受信し、外部アドレスバスに送信するアドレスコ
    ントローラ（１０７）とからなることを特徴とする実用
    新案登録請求の範囲第１項記載のメインコントローラ内
    に内蔵したバスコントローラの動作システム。
JP005472U 1991-09-20 1995-06-05 メインコントローラ内に内蔵したバスコントローラの動作システム Pending JPH08513U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR91P16509 1991-09-20
KR1019910016509A KR940001593B1 (ko) 1991-09-20 1991-09-20 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템

Publications (1)

Publication Number Publication Date
JPH08513U true JPH08513U (ja) 1996-03-12

Family

ID=19320225

Family Applications (2)

Application Number Title Priority Date Filing Date
JP3338889A Pending JPH05108554A (ja) 1991-09-20 1991-12-20 メインコントローラ内に内蔵したバスコントローラの動作システム
JP005472U Pending JPH08513U (ja) 1991-09-20 1995-06-05 メインコントローラ内に内蔵したバスコントローラの動作システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP3338889A Pending JPH05108554A (ja) 1991-09-20 1991-12-20 メインコントローラ内に内蔵したバスコントローラの動作システム

Country Status (3)

Country Link
US (1) US5729703A (ja)
JP (2) JPH05108554A (ja)
KR (1) KR940001593B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW448363B (en) * 1997-02-17 2001-08-01 Ssd Co Ltd High speed processor system with bus arbitration
US6605679B1 (en) * 1997-07-23 2003-08-12 E. I. Du Pont De Nemours And Company Polymerization of olefins
US6256693B1 (en) * 1999-07-15 2001-07-03 3Com Corporation Master/slave data bus employing undirectional address and data lines and request/acknowledge signaling
US7079147B2 (en) 2003-05-14 2006-07-18 Lsi Logic Corporation System and method for cooperative operation of a processor and coprocessor
US7051146B2 (en) * 2003-06-25 2006-05-23 Lsi Logic Corporation Data processing systems including high performance buses and interfaces, and associated communication methods
CN1816792A (zh) * 2003-07-02 2006-08-09 新世代株式会社 信息处理装置、信息处理系统、操作物、信息处理方法、信息处理程序以及游戏系统
KR100604836B1 (ko) * 2004-02-26 2006-07-26 삼성전자주식회사 어드레스 버스 라인 상에 동시 양방향 입출력（ｓｂｄｉ／ｏ）회로를 채용하는 메모리 시스템
KR102400018B1 (ko) 2017-09-29 2022-05-19 삼성전자주식회사 자동 조리 장치 및 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5248440A (en) * 1975-10-15 1977-04-18 Toshiba Corp Memory access control system
US4181178A (en) * 1977-12-12 1980-01-01 Mobil Oil Corporation Oil recovery by waterflooding with thickened surfactant solutions
US4417304A (en) * 1979-07-30 1983-11-22 International Business Machines Corporation Synchronous cycle steal mechanism for transferring data between a processor storage unit and a separate data handling unit
US4479178A (en) * 1981-07-02 1984-10-23 Texas Instruments Incorporated Quadruply time-multiplex information bus
US4811202A (en) * 1981-10-01 1989-03-07 Texas Instruments Incorporated Quadruply extended time multiplexed information bus for reducing the `pin out` configuration of a semiconductor chip package
FR2531550B1 (fr) * 1982-08-06 1987-09-25 Ozil Maurice Dispositif de couplage universel pour la mise en communication d'ensembles de traitement d'informations et d'au moins une unite peripherique
US4631659A (en) * 1984-03-08 1986-12-23 Texas Instruments Incorporated Memory interface with automatic delay state
JPS63197232A (ja) * 1987-02-12 1988-08-16 Toshiba Corp マイクロプロセツサ
JPS63220342A (ja) * 1987-03-10 1988-09-13 Fujitsu Ltd ブロツクアクセス方式
EP0348240B1 (en) * 1988-06-24 1996-05-08 Nec Corporation Microprocessor equipped with parity control unit on same chip
US4935868A (en) * 1988-11-28 1990-06-19 Ncr Corporation Multiple port bus interface controller with slave bus

Also Published As

Publication number Publication date
JPH05108554A (ja) 1993-04-30
KR930006905A (ko) 1993-04-22
KR940001593B1 (ko) 1994-02-25
US5729703A (en) 1998-03-17

Similar Documents

Publication Publication Date Title
JPH08513U (ja) メインコントローラ内に内蔵したバスコントローラの動作システム
US5566350A (en) Information device for providing fast data transfer with minimum overhead
US20060050992A1 (en) Image processing device and image processing method
JPH0343804A (ja) シーケンス制御装置
JP2000099452A (ja) Ｄｍａ制御装置
JP3266610B2 (ja) Ｄｍａ転送方式
JPH0322073A (ja) データ転送制御装置
JPH04177452A (ja) 情報処理装置
JPS6010366A (ja) 主記憶装置
JPS61120396A (ja) マイクロ・プロセッサ
JPH0594404A (ja) ダイレクト・メモリ・アクセス・コントローラ
JPH0512183A (ja) データ転送方式
JPH048159U (ja)
JPS61107457A (ja) デ−タ転送制御方式
JPS63196968A (ja) 入出力制御装置
JPH09282243A (ja) バス縮退に対処できるメモリ接続制御装置
JPH05159042A (ja) 画像処理装置
JPH06103221A (ja) アドレス調停回路
JPS60246465A (ja) Ｄｍａ制御方式
JPS63259746A (ja) バンクメモリ間のデ−タ転送方式
JPH039453A (ja) データ転送制御装置
JPH01145752A (ja) バス制御方式
JPH03121545A (ja) Ｉｃメモリカード
JPH01191202A (ja) シーケンスコントローラ
JPH01125621A (ja) レジスタセット方式