KR910008413B1 - 메모리 용량 확장장치 - Google Patents

메모리 용량 확장장치 Download PDF

Info

Publication number
KR910008413B1
KR910008413B1 KR1019890010388A KR890010388A KR910008413B1 KR 910008413 B1 KR910008413 B1 KR 910008413B1 KR 1019890010388 A KR1019890010388 A KR 1019890010388A KR 890010388 A KR890010388 A KR 890010388A KR 910008413 B1 KR910008413 B1 KR 910008413B1
Authority
KR
South Korea
Prior art keywords
memory
board
flop
flip
tap switch
Prior art date
Application number
KR1019890010388A
Other languages
English (en)
Other versions
KR910003503A (ko
Inventor
유용준
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019890010388A priority Critical patent/KR910008413B1/ko
Priority to GB9004179A priority patent/GB2234095B/en
Publication of KR910003503A publication Critical patent/KR910003503A/ko
Application granted granted Critical
Publication of KR910008413B1 publication Critical patent/KR910008413B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

내용 없음.

Description

메모리 용량 확장장치
제1도는 본 발명에 따른 보드내부 구성도.
제2도는 본 발명에 따른 보드 구성도.
제3도는 본 발명에 따른 부분 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10 : 매인보드 20, 30 : 제1, 2 메모리보드.
본 발명은 필요에 따라 간단히 메모리 용량을 확장시키는 장치에 관한 것으로, 특히 동종의 메모리 보드(Memory Board)추가에 의한 메모리 용량 확장장치에 관한 것이다.
일반적으로 메모리 용량별로 컨트롤(control)방식이 다르기 때문에 회로설계 및 보드가 다르게 구성된다. 그래서 종래에는 보드 사용도중 메모리 용량의 확장을 요구할시 종전의 보드를 버리고 새로운 보드를 장착해야 하는 불편한 문제점이 있었다.
따라서 본 발명의 목적은 메모리 용량을 확장하기 위해 동종의 메모리 보드를 추가함으로써 필요에 따라 간단히 메모리 용량을 확장할 수 있는 장치를 제공함에 있다.
이하 본 발명은 도면을 참조하예 상세히 설명한다.
제1도는 본 발명에 따른 보드 내부구성도로서, 매인 보드(10)는 CPU(11) 및 입출력(I/O) 포트(12) 및 디코더(13)로 구성되고, 메모리 보드(20)는 메모리 컨트롤러 선택신호(3)에 의해 메모리 어레이(MA)에 데이터를 기억 또는 읽어 내기에 필요한 컨트롤 신호를 메모리에서 필요한 타이밍대로 만들어주는 메모리 컨트롤러(21) 및 스위칭에 의해 보드를 구별하는 탭 스위치(22) 및 상기 CPU(11)가 보드를 선택하도록 클럭신호(4)에 의해 래치되어 상기 탭 스위치(22)를 제어하는 D플립플롭(23) 및 상기 메모리 컨트롤러(21)를 제어하여 주기적으로 메모리를 리프레쉬(refresh)시키는 메모리 보드 구동부(24)로 구성한다.
제2도는 본 발명에 따른 보드 구성도로서, 매인보드(10)에 같은 보드인 제1, 2 메모리보드(20, 30)를 연결하고, 각 보드내부 구성은 제1도의 구성과 같다.
제3도는 본 발명에 따른 부분 타이밍도로서, (a)는 기본 클럭신호이고, (b) 및 (c)는 CPU(11)로부터 인가되는 컴맨트(command) 신호 및 어드레스버스이며, (d) 및 (e) (f) 및 (g)는 각각 메모리로 인가되는 라스신호
Figure kpo00001
, 어드레스(AO0-AO8), 카스신호
Figure kpo00002
, 라이트 인에이블신호
Figure kpo00003
이고, (h)는
Figure kpo00004
신호이다.
상술한 구성에 의거 본 발명을 제1, 2도를 참조하여 상세히 설명한다. 우선 매인보드(10)와 메모리 보드(20)가 컨넥터(connector) (C)로 연결되어 이 컨넥터(C)를 통해 메모리 보드 (20)에서 필요한 데이터버스(1)와 어드레스 버스(2)와 메모리 컨트롤러 선택신호(3)와 탭 스위치(22) 선택을 위한 D플립플롭(23)의 클럭신호(4)와 메모리 보드 구동부(24)에 필요한 신호들이 컨넥터(C)를 통해 공급된다.
상기 메모리 보드의 파워를 온하면 메모리 보드구동부(24)가 메모리 컨트롤러(21)를 제어하여 주기적으로 메모리 어레이(MA)의 메모리를 리프레쉬시킨다. 상기 메모리 리프레쉬 하는 동안에는 CPU(11)가 메모리를 액세스하지 못하게 하는 신호인 제3g도 파형과 같은
Figure kpo00005
신호가 CPU(11)의 레디(Ready)단자로 입력된다. 상기 메모리 컨트롤러(21)를 동작시키기 위해서는 칩선택단자
Figure kpo00006
가 로우신호가 유지되어야 하는데 만약 이 칩선택단자
Figure kpo00007
가 하이이면 메모리 컨트롤러(21)는 동작하지 않는다. 상기 메모리 컨트롤러(21)가 동작하여 메모리를 액세스할 때는 이 메모리 컨트롤러(21)로부터 발생되는 제3d도 및, (f)도 파형과 같은 라스신호
Figure kpo00008
및 카스신호
Figure kpo00009
에 의해 제어되어 이 메모리 컨트롤러(21)에서 제3a도 및 (c) 파형과 같은 어드레스(AO0-AO8) 및 라이트 인에이블신호(WE)가 나온다. 이때 상기 칩선택단자
Figure kpo00010
로 인가되는 메모리 컨트롤러 선택신호(3)는 매인보드(10)에서 제3도(b) 및 (다) 파형과 같은 CPU(11)이 어드레스 버스(2)를 디코더(13)를 통해 디코딩하여 공급되는 신호로 앤드게이트(6) 입력단자에 인가된다. 또한 상기 앤드게이트(G)의 다른 입력단자로는 하이가 입력되는 상태에서 상기 메모리 컨트롤러 선택신호(3)가 앤드게이트(G)를 통해 칩선택단자
Figure kpo00011
로 입력하게 된다. 즉, 상기 앤드게이트(G)의 다른 입력단자가 하이로 유지되도록 만들어주면 메모리 보드(20)가 동작하고, 로우로 유지하도록 만들어주면 메모리 보드(20)가 동작하지 않는다. 상기 하이상태의 유지는 D플립플롭(23)이 동작에 의해 제어된다.
상기 D플립플롭(23)은 CPU(11)로부터 인가되는 데이터 버스(1)중에 하나인 데이터 DΦ 비트에 의해 보드선택 데이터를 받고 이 데이터는 입력(I/O) 포트(12) 출력신호(4)의 라이징 엣지(rising edge)에서 래치되어 출력단자(Q 또는
Figure kpo00012
)를 통해 출력된다. 상기 출력신호가 탭 스위치(22)를 통해 앤드게이트(G) 타입력단자로 입력된다.
상기와 같은 메모리 보드(20)를 제2도에서 도시한 바와 같이 연결하면, 이 메모리 보드(20)를 제1메모리 보드(20)라고 칭하고 그 다음 보드를 제2메모리 보드(30)라고 칭한다. 이때 탭 스위치(22)의 위치를 제1메모리보드(20)는 접점(a)와 접점(b) 위치에 제2메모리 보드(30)는 접점(b)와 접점(c) 위치에 손으로 점퍼(Jumper) 시킨다. 상기 탭 스위치(22)는 손으로 간단히 위치만 옮겨주면 되므로 메모리 용량 확대에 따라 메모리 보드 장착시에 옮겨주면 된다. 그러면 데이타 DΦ 에 따른 메모리 보드 선택은 하기 (표 1)과 같다.
[표 1]
Figure kpo00013
즉 CPU(11)는 먼저 데이터(DΦ)를 D플립플롭(23)를 통해 하이로래치시켜 제1메모리 보드(20)의 전영역을 사용한다. 그리고 데이터 DΦ 를 로우신호로 D플립플롭(23)를 통해 래치시켜 제2메모리 보드(30)를 사용할 수 있게 한다. 따라서 동종의 보드를 하나 더 추가함으로써 간단히 메모리 용량을 확장시킬 수 있다.
상술한 바와 같이 메모리 용량에 따라 새로운 회로와 보드를 사용하지 않고 한번 설계된 회로와 동종의 메모리 보드를 추가함으로써 간단하게 용량을 확장할 수 있어 사용상 편리한 이점이 있다.

Claims (3)

  1. 매인보드와 메모리 보드를 연결한 메모리 용량 확장장치에 있어서, 메모리 컨트롤러 선택신호에 의해 메모리 액세스를 제어하는 메모리 컨트롤러(21)와 상기 매인 보드에서 인가되는 한 데이터를 이 매인보드내의 입출력 포트 출력신호에 의해 래치하는 D플립플롭(23)과, 상기 D플립플롭(23)의 출력신호에 따라 메모리 컨트롤러 선택신호를 발생하여 상기 메모리 컨트롤러(21) 동작을 제어하는 메모리 보드 선택수단을 구비한 메모리 보드가 상기 매인보드에 더 추가되어 연결함을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 메모리 보드 선택수단이 D플립플롭(23)의 출력단자와 연결되어 메모리 보드구별을 하는 탭 스위치수단과, 상기 D플립플롭(23)의 출력신호가 하이라야 만이 메모리 컨트롤러 선택신호를 출력하는 앤드게이트로 구성함을 특징으로 하는 메모리 용량 확장장치.
  3. 제2항에 있어서, 상기 탭 스위치수단이 한 메모리 보드내의 탭 스위치의 (a) 접점과 (b)접점을 점퍼로 연결하고, 타 메모리 보드내의 탭 스위치의 (b) 접점과 (c) 접점을 점퍼로 연결함을 특징으로 하는 메모리 용량 확장장치.
KR1019890010388A 1989-07-21 1989-07-21 메모리 용량 확장장치 KR910008413B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019890010388A KR910008413B1 (ko) 1989-07-21 1989-07-21 메모리 용량 확장장치
GB9004179A GB2234095B (en) 1989-07-21 1990-02-23 Memory arrangements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890010388A KR910008413B1 (ko) 1989-07-21 1989-07-21 메모리 용량 확장장치

Publications (2)

Publication Number Publication Date
KR910003503A KR910003503A (ko) 1991-02-27
KR910008413B1 true KR910008413B1 (ko) 1991-10-15

Family

ID=19288307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010388A KR910008413B1 (ko) 1989-07-21 1989-07-21 메모리 용량 확장장치

Country Status (2)

Country Link
KR (1) KR910008413B1 (ko)
GB (1) GB2234095B (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1461245A (en) * 1973-01-28 1977-01-13 Hawker Siddeley Dynamics Ltd Reliability of random access memory systems
NZ209664A (en) * 1983-09-29 1987-05-29 Tandem Computers Inc Memory board address assignments: automatic reconfiguration
US4888687A (en) * 1987-05-04 1989-12-19 Prime Computer, Inc. Memory control system
US4951248A (en) * 1988-03-04 1990-08-21 Sun Microsystems, Inc. Self configuring memory system

Also Published As

Publication number Publication date
KR910003503A (ko) 1991-02-27
GB9004179D0 (en) 1990-04-18
GB2234095B (en) 1993-08-18
GB2234095A (en) 1991-01-23

Similar Documents

Publication Publication Date Title
US5926838A (en) Interface for high speed memory
KR950012019B1 (ko) 반도체메모리장치의 데이타출력버퍼
US6286077B1 (en) Synchronous semiconductor memory device with a plurality of memory modules which has an additional function for masking a data strobe signal outputted from each memory module
KR930004426B1 (ko) 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법
KR100233973B1 (ko) 동기형 반도체 기억 장치
KR960012012A (ko) 동기형 반도체 기억 장치
KR20050104235A (ko) 메모리 장치용 입력 회로
KR100384775B1 (ko) 쿼드 데이터 레이트 싱크로노스 에스램의 리드/라이트를위한 워드라인 및 비트라인 구동 방법 및 그 회로
KR970029804A (ko) 디램
KR960025077A (ko) 엑스 터미널에서의 피시엠시아이에이 카드 제어기 접속 장치
US6166970A (en) Priority determining apparatus using the least significant bit and CAS latency signal in DDR SDRAM device
US5265243A (en) Processor interface controller for interfacing peripheral devices to a processor
US6178139B1 (en) Semiconductor memory device comprised of a double data rate-synchronous dynamic random access memory
KR0147703B1 (ko) 피씨아이 버스에서 플러그/플레이를 위한 배치회로
KR910008413B1 (ko) 메모리 용량 확장장치
JPH10254425A (ja) タイミング調整回路
US5654934A (en) Semiconductor memory employing a block-write system
KR860004359A (ko) 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture)
EP0217348B1 (en) Memory connected state detecting circuit
JP3237583B2 (ja) 同期型半導体記憶装置及びこれを用いた半導体記憶システム
JP2008251060A (ja) 半導体記憶装置
US6148385A (en) High speed digital electronic memory having a read and write in one cycle
JPH05210572A (ja) メモリ制御装置
JPH07281992A (ja) Ｄｍａコントローラ
KR940008182B1 (ko) 디램(dram) 액세스 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020930

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee