KR970051140A - 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치 - Google Patents
어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR970051140A KR970051140A KR1019950052879A KR19950052879A KR970051140A KR 970051140 A KR970051140 A KR 970051140A KR 1019950052879 A KR1019950052879 A KR 1019950052879A KR 19950052879 A KR19950052879 A KR 19950052879A KR 970051140 A KR970051140 A KR 970051140A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- address
- pin
- memory device
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Abstract
본 발명은 반도체 메모리 장치에 있어서, 어드레스 핀과 데이타 핀을 공유할 수 있게 하는 장치로서, 어드레스 핀의 갯수와 데이타 핀의 갯수 중에서 많은 핀의 갯수만큼의 공유핀을 설치하고 메모리 장치의 동작에 따라서 세가지의 동작, 즉 외부로부터의 어드레스를 어드레스 블럭으로 공급하는 한편, 데이타를 입출력 할 수 있게 하는 어드레스/데이타 멀티플렉서를 상기 공용핀과 어드레스 블럭 및 데이타 블럭 사이에 연결함으로써 입출력 핀의 숫자를 어드레스 핀과 데이타 핀 중에서 많은 것으로 줄일 수 있게 함으로써 고집적도와 다비트화에 필요한 입출력핀의 숫자를 줄이고 이에 따라 작은 패키지에서도 메모리 칩을 수용할 수 있게 되며, 칩 내부에서 서로 다른 외부입력 신호의 지연시간차를 최소화할 수 있는 LOC기술을 패키지에 사용할 수 있게 하였다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 어드레스를 핀과 데이타 핀을 공유하는 반도체 메모리 장치의 구성도
제3도는 제2도의 어드레스/데이타 멀티플렉서의 상세 구성도.
Claims (2)
- 외부에서 입력되는 어드레스를 반도체 메모리 장치의 어드레스 블럭으로 전달하고, 외부에서 입력되는 데이타를 상기 반도체 메모리 장치의 데이타 블럭에 입력시키거나, 상기 데이타 블럭의 데이타를 외부로 출력하는 어드레스/데이타 멀티플렉서와; 외부 입력신호를 입력받아 상기 메모리 장치의 동작에 따라 상기 어드레스/데이타 멀티플렉서의 기능을 어드레스 입력, 데이타 입력, 그리고 데이타 출력의 3가지로 구분하여 제어하는 제어부와; 외부와 상기 어드레스/데이타 멀티플렉서를 연결하는 어드레스/데이타 공용핀으로 구성하여 된 것을 특징으로 하는 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치.
- 제1항에 있어서, 어드레스/데이타 멀티플렉서는 각각 제어부에서 출력되는 인에이블 신호에 따라 어드레스를 입력하는 어드레스 입력버퍼와, 데이타를 입력하는 데이타 입력버퍼와, 데이타 출력을 위한 데이타 출력버퍼로 구성하여 된 것을 특징으로 하는 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950052879A KR100214465B1 (ko) | 1995-12-20 | 1995-12-20 | 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950052879A KR100214465B1 (ko) | 1995-12-20 | 1995-12-20 | 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970051140A true KR970051140A (ko) | 1997-07-29 |
KR100214465B1 KR100214465B1 (ko) | 1999-08-02 |
Family
ID=19441978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950052879A KR100214465B1 (ko) | 1995-12-20 | 1995-12-20 | 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100214465B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100459727B1 (ko) * | 2002-10-21 | 2004-12-03 | 삼성전자주식회사 | 이종의 신호를 하나의 핀을 통하여 내부 회로로 인가할 수있는 집적 회로 장치 및 방법 |
KR100543906B1 (ko) * | 2001-12-29 | 2006-01-23 | 주식회사 하이닉스반도체 | 어드레스 핀의 수를 줄인 동기식 반도체 메모리 소자 |
US7818527B2 (en) | 2005-08-11 | 2010-10-19 | Samsung Electronics Co., Ltd. | Wrapper circuit and method for interfacing between non-muxed type memory controller and muxed type memory |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100596773B1 (ko) * | 2002-07-12 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치용 다중화된 입력 버퍼 |
-
1995
- 1995-12-20 KR KR1019950052879A patent/KR100214465B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100543906B1 (ko) * | 2001-12-29 | 2006-01-23 | 주식회사 하이닉스반도체 | 어드레스 핀의 수를 줄인 동기식 반도체 메모리 소자 |
KR100459727B1 (ko) * | 2002-10-21 | 2004-12-03 | 삼성전자주식회사 | 이종의 신호를 하나의 핀을 통하여 내부 회로로 인가할 수있는 집적 회로 장치 및 방법 |
US7818527B2 (en) | 2005-08-11 | 2010-10-19 | Samsung Electronics Co., Ltd. | Wrapper circuit and method for interfacing between non-muxed type memory controller and muxed type memory |
Also Published As
Publication number | Publication date |
---|---|
KR100214465B1 (ko) | 1999-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0142968B1 (ko) | 반도체 메모리 장치의 클럭 발생 장치 | |
KR970051293A (ko) | 디램(dram) 시스템, 디램(dram) 시스템의 동작방법 | |
KR880013168A (ko) | 반도체 기억장치 | |
KR940010083A (ko) | 동기식 반도체메모리장치의 데이타출력버퍼 | |
KR970029804A (ko) | 디램 | |
KR910001771A (ko) | 반도체 메모리 장치 | |
KR940016225A (ko) | 반도체 기억장치 | |
TW374922B (en) | Synchronous semiconductor memory device having controller for reducing current consumption of DQM input buffer | |
KR940005203B1 (ko) | 반도체 집적 회로 | |
KR100265758B1 (ko) | 반도체장치의 병합된 데이터 입출력 회로 및 방법 | |
KR970012168A (ko) | 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법 | |
KR850008567A (ko) | 반도체 집적회로 | |
KR970051140A (ko) | 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치 | |
KR890017702A (ko) | 반도체메모리 | |
KR100400313B1 (ko) | 반도체 메모리 장치의 데이터 입출력 회로 | |
KR930006905A (ko) | 메인콘트롤러와 함께 1칩에 내장한 버스콘트롤러 동작 시스템 | |
KR980004958A (ko) | 반도체 메모리 장치 | |
KR950009077B1 (ko) | 듀얼포트 디램 | |
KR19980068574A (ko) | 반도체 메모리장치의 단일 포트장치 | |
US20030120839A1 (en) | Micro controller development system | |
KR970012718A (ko) | 동기 반도체 메모리 장치 | |
JPH04119590A (ja) | 半導体装置 | |
JPS6072318A (ja) | 論理lsi | |
KR940001153A (ko) | 입/출력 공통 데이타라인을 가지는 시리얼 액세스 메모리장치 | |
KR20000007310A (ko) | 반도체 메모리 장치의 입/출력 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |