KR100459727B1 - 이종의 신호를 하나의 핀을 통하여 내부 회로로 인가할 수있는 집적 회로 장치 및 방법 - Google Patents
이종의 신호를 하나의 핀을 통하여 내부 회로로 인가할 수있는 집적 회로 장치 및 방법 Download PDFInfo
- Publication number
- KR100459727B1 KR100459727B1 KR10-2002-0064254A KR20020064254A KR100459727B1 KR 100459727 B1 KR100459727 B1 KR 100459727B1 KR 20020064254 A KR20020064254 A KR 20020064254A KR 100459727 B1 KR100459727 B1 KR 100459727B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input
- address
- integrated circuit
- control signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000012360 testing method Methods 0.000 claims abstract description 66
- 230000004913 activation Effects 0.000 claims abstract description 39
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 101150089655 Ins2 gene Proteins 0.000 description 13
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 13
- 239000000872 buffer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 102100034033 Alpha-adducin Human genes 0.000 description 2
- 101100340781 Caenorhabditis elegans ins-11 gene Proteins 0.000 description 2
- 101000799076 Homo sapiens Alpha-adducin Proteins 0.000 description 2
- 101000629598 Rattus norvegicus Sterol regulatory element-binding protein 1 Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
이종의 신호를 하나의 핀을 통하여 내부 회로로 인가할 수 있는 집적 회로 장치 및 방법이 개시된다. 본 발명에 따른 집적 회로 장치는 내부 회로로 인가되는 제 1 내지 제 N 어드레스 신호를 수신하는 제 1 내지 제 N 어드레스 핀과 클럭 활성 신호를 수신하는 클럭 활성 핀을 구비하는 집적 회로 장치에 있어서, 활성부, 레벨 고정부 및 분배부를 구비하는 것을 특징으로 한다. 활성부는 상기 제 N 어드레스 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 상기 내부 회로로 인가하거나 제어 신호에 응답하여 소정의 어드레스 테스트 신호를 상기 내부 회로로 인가한다. 레벨 고정부는 상기 클럭 활성 핀을 통하여 입력되는 클럭 활성 신호를 수신하여 출력하고, 소정의 제어 신호에 응답하여 상기 클럭 활성 신호의 전압 레벨과 동일한 레벨을 가지는 신호를 출력한다. 분배부는 상기 클럭 활성 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 상기 제어 신호에 응답하여 상기 어드레스 테스트 신호로서 출력한다. 본 발명에 따른 집적 회로 장치 및 방법은 집적 회로 장치의 고속도화로 인하여 집적 회로 장치로 입력되는 신호의 수가 증가되어도 입력 핀을 공유함으로써 핀 수의 증가를 억제할 수 있는 장점이 있다.
Description
본 발명은 집적회로 장치에 관한 것으로서, 특히, 이종의 신호를 하나의 핀을 통하여 내부 회로로 인가할 수 있는 집적 회로 장치 및 방법에 관한 것이다.
최근 반도체 집적회로 장치는 대용량화, 고속도화 되고 있는 추세이다. 이러한 추세에 따라 필연적으로 반도체 집적 회로 장치의 어드레스의 수는 증가된다.그러나 반도체 집적 회로 장치를 테스트하는 기존의 테스트 장비는 고정된 입력 수를 가지고 있으므로 어드레스의 수가 증가된 반도체 집적 회로 장치를 테스트하기 어려운 문제가 있다. 또한 테스트 장비의 입력의 수를 증가시키더라도 테스트 비용의 증가가 문제가 된다.
본 발명이 이루고자하는 기술적 과제는, 이종의 신호를 하나의 핀을 이용하여 내부 회로로 제공하는 집적 회로 장치를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 이종의 신호를 하나의 핀을 이용하여 내부 회로로 제공하는 방법을 제공하는데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 제 1 실시예에 따른 집적 회로 장치를 나타내는 블록도이다.
도 2는 본 발명의 제 2 실시예에 따른 집적 회로 장치를 나타내는 블록도이다.
도 3은 도 2의 집적 회로 장치의 동작 방법을 설명하는 플로우 차트이다.
상기 기술적 과제를 달성하기 위하여, 제 1 내부 회로로 인가되는 신호를 수신하는 제 1 입력 핀 및 제 2 내부 회로로 입력되는 신호를 수신하는 제 2 입력 핀을 구비하는 집적 회로 장치에 있어서, 본 발명의 제 1 실시예에 따른 집적 회로장치는 분배부, 레벨 고정부 및 활성부를 구비하는 것을 특징으로 한다.
분배부는 상기 제 1 입력 핀을 통하여 입력되는 제 1 입력 신호를 수신하여 출력하고, 제어 신호에 응답하여 상기 제 1 입력 핀을 통하여 입력되는 제 2 입력 신호를 수신하여 출력한다.
레벨 고정부는 상기 분배부에서 출력되는 상기 제 1 입력 신호를 수신하고, 상기 제어 신호에 응답하여 상기 제 1 입력 신호의 전압 레벨과 동일한 레벨을 가지는 신호를 상기 제 1 내부 회로로 인가한다.
활성부는 상기 제 2 입력 핀을 통하여 인가되는 상기 제 2 입력 신호를 수신하여 상기 제 2 내부 회로로 인가하거나 또는 상기 분배부에서 출력되는 상기 제 2 입력 신호를 상기 제어 신호에 응답하여 상기 제 2 내부 회로로 인가한다. 상기 제 1 입력 신호는 상기 집적 회로 장치의 특정한 동작 모드에서 제 1 논리 레벨 및 제 2 논리 레벨 중 어느 한 레벨로 유지되는 신호인 것을 특징으로 한다.
상기 제 1 입력 신호 및 상기 제 2 입력 신호는 서로 다른 성질의 신호인 것을 특징으로 한다. 상기 제어 신호는 상기 집적 회로 장치의 특정한 동작 모드에서 발생되는 신호인 것을 특징으로 한다.
상기 제어 신호는 MRS(Mode Register Set) 신호인 것을 특징으로 한다. 상기 집적 회로 장치는 동기식 디램(Synchronous Dynamic Random Access Memory) 또는 램버스 디램(Rambus Dynamic Random Access Memory) 또는 이중 데이터 비율(Double Data Rate) 디램(Dynamic Random Access Memory)인 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 내부 회로로 인가되는 제 1 내지 제 N 어드레스 신호를 수신하는 제 1 내지 제 N 어드레스 핀과 클럭 활성 신호를 수신하는 클럭 활성 핀을 구비하는 집적 회로 장치에 있어서, 본 발명의 제 2 실시예에 따른 집적 회로장치는 활성부, 레벨 고정부 및 분배부를 구비하는 것을 특징으로 한다.
활성부는 상기 제 N 어드레스 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 상기 내부 회로로 인가하거나 제어 신호에 응답하여 소정의 어드레스 테스트 신호를 상기 내부 회로로 인가한다. 레벨 고정부는 상기 클럭 활성 핀을 통하여 입력되는 클럭 활성 신호를 수신하여 출력하고, 소정의 제어 신호에 응답하여 상기 클럭 활성 신호의 전압 레벨과 동일한 레벨을 가지는 신호를 출력한다.
분배부는 상기 클럭 활성 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 상기 제어 신호에 응답하여 상기 어드레스 테스트 신호로서 출력한다.
상기 활성부는 상기 제어 신호가 제 1 논리 레벨일 경우에는 상기 제 N 어드레스 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 상기 내부 회로로 인가하며, 상기 제어 신호가 제 2 논리 레벨일 경우에는 상기 어드레스 테스트 신호를 상기 내부 회로로 인가하는 것을 특징으로 한다.
상기 레벨 고정부는 상기 제어 신호가 제 1 논리 레벨일 경우에는 상기 클럭 활성 핀을 통하여 입력되는 클럭 활성 신호를 수신하여 출력하고, 상기 제어 신호가 제 2 논리 레벨일 경우에는 상기 클럭 활성 신호의 전압 레벨과 동일한 레벨을 가지는 신호를 출력하는 것을 특징으로 한다.
상기 분배부는 상기 제어 신호 및 상기 제 N 어드레스 신호를 반전 논리곱 하는 반전 논리곱 수단인 것을 특징으로 한다.
상기 활성부는 상기 제어 신호를 반전시키는 인버터, 상기 인버터의 출력 및 상기 제 N 어드레스 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 반전 논리곱 하는 제 1 반전 논리곱 수단 및 상기 제 1 반전 논리곱 수단의 출력과 상기 어드레스 테스트 신호를 반전 논리곱 하는 제 2 반전 논리곱 수단을 구비하는 것을 특징으로 한다.
상기 레벨 고정부는 상기 제어 신호를 반전하여 출력하는 제 1 인버터, 상기클럭 활성 핀을 통하여 인가되는 신호를 반전하여 출력하는 제 2 인버터 및 상기 제 1 인버터 및 상기 제 2 인버터의 출력을 반전 논리곱 하는 반전 논리곱 수단을 구비하는 것을 특징으로 한다.
상기 제어 신호는 상기 집적 회로 장치의 테스트 모드에서 제 2 논리 레벨로 발생되는 신호인 것을 특징으로 한다. 상기 제어 신호는 MRS(Mode Register Set) 신호인 것을 특징으로 한다. 상기 집적 회로 장치는 동기식 디램(Synchronous Dynamic Random Access Memory) 또는 램버스 디램(Rambus Dynamic Random Access Memory) 또는 이중 데이터 비율(Double Data Rate) 디램(Dynamic Random Access Memory)인 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위하여, 내부 회로로 인가되는 제 1 내지 제 N 어드레스 신호를 수신하는 제 1 내지 제 N 어드레스 핀과 클럭 활성 신호를 수신하는 클럭 활성 핀을 구비하는 집적 회로 장치의 테스트 동작 시, 상기 제 N 어드레스 신호를 상기 클럭 활성 핀을 통하여 상기 내부 회로로 인가하는 방법에 있어서, 상기 방법은 (a)상기 집적 회로 장치가 테스트 모드인지를 판단하고, 테스트 모드가 아니면 상기 제 N 어드레스 신호를 상기 제 N 어드레스 핀을 통하여 상기 내부 회로로 인가하는 단계, (b)상기 집적 회로 장치가 테스트 모드이면 상기 클럭 활성 핀을 통하여 입력되는 상기 클럭 활성 신호의 전압 레벨과 동일한 레벨을 가지는 신호를 소정의 제어 신호에 응답하여 출력하는 단계, (c)상기 클럭 활성 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 상기 제어 신호에 응답하여 어드레스 테스트 신호로서 출력하는 단계 및 (d)상기 제어 신호에 응답하여 상기 어드레스 테스트 신호를 상기 내부 회로로 인가하는 단계를 구비하는 것을 특징으로 한다.
상기 (b) 단계는 상기 제어 신호가 제 1 논리 레벨일 경우에는 상기 클럭 활성 핀을 통하여 입력되는 클럭 활성 신호를 수신하여 출력하고, 상기 제어 신호가 제 2 논리 레벨일 경우에는 상기 클럭 활성 신호의 전압 레벨을 일정한 레벨로 유지시켜 출력하는 것을 특징으로 한다.
상기 (d) 단계는 상기 제어 신호가 제 1 논리 레벨일 경우에는 상기 제 N 어드레스 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 상기 내부 회로로 인가하며, 상기 제어 신호가 제 2 논리 레벨일 경우에는 상기 어드레스 테스트 신호를 상기 내부 회로로 인가하는 것을 특징으로 한다.
상기 제어 신호는 상기 집적 회로 장치의 테스트 모드에서 제 2 논리 레벨로 발생되는 신호인 것을 특징으로 한다. 상기 제어 신호는 MRS(Mode Register Set) 신호인 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 제 1 실시예에 따른 집적 회로 장치를 나타내는 블록도이다.
도 1을 참조하면, 제 1 내부 회로(140)로 인가되는 신호를 수신하는 제 1 입력 핀(P1) 및 제 2 내부 회로(150)로 입력되는 신호를 수신하는 제 2 입력 핀(P2)을 구비하는 집적 회로 장치(100)는 분배부(110), 레벨 고정부(120) 및 활성부(130)를 구비한다.
집적 회로 장치(100)의 고속도화, 대용량화로 인하여, 집적 회로 장치(100)로 입력되는 입력 신호의 수가 증가된다. 입력 신호의 수가 증가되더라도, 복수개의 입력 신호가 입력 핀을 공통으로 사용한다면 핀 수의 증가를 줄일 수 있어 생산 비용이 감소되고 또한 기존의 테스트 장비를 그대로 이용할 수 있는 장점이 있다.
이를 위하여 본 발명의 집적 회로 장치(100)는 다음과 같은 원리를 이용한다. 즉, 제 1 입력 핀(P1)으로 입력되는 제 1 입력 신호(INS1)가 집적 회로 장치(100)의 특정한 동작 모드에서 일정한 논리 레벨로 유지되는 신호라면, 제 1 입력 신호(INS1)의 논리 레벨을 일정한 값으로 유지시킨다.
그리고 제 1 입력 핀(P1)으로 제 2 입력 신호(INS2)를 수신하고, 수신된 제 2 입력 신호(INS2)를 제 2 내부 회로(150)로 보낸다. 따라서, 집적 회로 장치(100)의 특정한 동작 모드에서 제 1 입력 핀(P1)으로 제 2 입력 신호(INS2)를 수신하여 제 2 내부 회로(150)로 전달함으로써 핀 수의 증가를 막을 수 있는 것이다.
집적 회로 장치(100)가 통상의 동작 모드인 경우에는 제 1 입력 신호(INS1)는 제 1 입력 핀(P1)으로 인가되고, 제 2 입력 신호(INS2)는 제 2 입력 핀(P2)으로 인가된다. 그러나 집적 회로 장치(100)의 특정한 동작 모드, 예컨대 테스트 모드의경우에는 제 1 입력 신호(INS1) 뿐만 아니라 제 2 입력 신호(INS2)도 제 1 입력 핀(P1)으로 인가된다.
제 1 입력 신호(INS1) 및 제 2 입력 신호(INS2)는 서로 다른 성질의 신호이다. 예컨대 제 1 입력 신호(INS1)가 클럭 인에이블 신호라면 제 2 입력 신호(INS2)는 어드레스 신호 일 수 있다. 또한 제 1 입력 신호(INS1)는 집적 회로 장치(100)의 특정한 동작 모드, 예컨대, 테스트 모드에서 제 1 논리 레벨 및 제 2 논리 레벨 중 어느 한 레벨로 유지되는 신호이다.
분배부(110)는 제 1 입력 핀(P1)을 통하여 입력되는 제 1 입력 신호(INS1)를 수신하여 출력한다. 그리고, 집적 회로 장치(100)가 특정한 동작 모드, 예를 들어 테스트 모드에 있을 경우에는 제어 신호(CTRLS)에 응답하여 제 1 입력 핀(P1)을 통하여 입력되는 제 2 입력 신호(INS2)를 수신하여 출력한다.
즉, 분배부(110)는 집적 회로 장치(100)의 통상의 동작 모드에서는 제 1 입력 신호(INS1)를 수신하여 출력하다가 집적 회로 장치(100)의 특정한 모드(테스트 모드)에서는 제 2 입력 신호(INS2)를 수신하여 출력한다.
제어 신호(CTRLS)는 집적 회로 장치(100)가 특정한 동작 모드일 경우 발생되는 신호이다. 제어 신호(CTRLS)는 MRS(Mode Register Set) 신호이다. 따라서 집적 회로 장치(100)가 특정한 동작 모드, 예컨대 테스트 모드로 전환되면, 그 때의 MRS 신호를 조합하여 제어 신호(CTRLS)를 만들 수 있다.
레벨 고정부(120)는 분배부(110)에서 출력되는 제 1 입력 신호(INS1)를 수신하고, 제어 신호(CTRLS)에 응답하여 제 1 입력 신호(INS1)의 전압 레벨을 일정한레벨로 유지시켜 제 1 내부 회로(140)로 인가한다. 집적 회로 장치(100)가 통상의 동작 모드일 경우에는 제 1 입력 신호(INS1)는 레벨 고정부(120)를 통과하여 그대로 제 1 내부 회로(140)로 인가된다.
그러나 집적 회로 장치(100)가 특정한 모드, 즉 테스트 모드로 전환되면, 제 1 입력 핀(P1)으로 제 1 입력 신호(INS1)의 입력이 중단되고 제 2 입력 신호(INS2)가 입력된다. 따라서 레벨 고정부(120)는 제어 신호(CTRLS)에 응답하여 제 1 입력 신호(INS1)가 제 1 내부 회로(140)로 인가되는 것과 동일한 효과를 내기 위하여 제 1 입력 신호(INS1)의 전압 레벨과 동일한 레벨을 가지는 신호(INS11)를 제 1 내부 회로(140)로 인가한다.
제 1 입력 신호(INS1)가 집적 회로 장치(100)의 특정한 모드에서 일정한 레벨을 유지하므로, 신호(INS11)도 일정한 레벨을 유지하는 신호이다.
활성부(130)는 집적 회로 장치(100)가 통상의 동작 모드일 경우에는 제 2 입력 핀(P2)을 통하여 인가되는 제 2 입력 신호(INS2)를 수신하여 제 2 내부 회로(150)로 인가한다. 집적 회로 장치(100)가 특정한 모드, 즉, 테스트 모드일 경우에는 분배부(110)에서 출력되는 제 2 입력 신호(INS2)를 제어 신호(CTRLS)에 응답하여 제 2 내부 회로(150)로 인가한다.
따라서, 집적 회로 장치(100)의 모드가 특정한 모드로 전환되면 제어 신호(CTRLS)가 발생되고 제어 신호(CTRLS)에 의하여 제 2 입력 신호(INS2)는 제 1 입력 핀(P1)을 통하여 제 2 내부 회로(150)로 인가될 수 있다.
만일 집적 회로 장치(100)의 특정한 모드가 테스트 모드라면, 집적 회로 장치(100)로 입력되는 신호의 수 보다 핀의 수를 줄일 수 있으므로 테스트 장비에 요구되는 핀의 수도 줄일 수 있다. 따라서 신호의 수의 증가에 따라 핀의 수가 증가되어 기존의 테스트 장비를 사용할 수 없게 되는 문제점을 해결할 수 있고 테스트 비용도 줄일 수 있다.
집적 회로 장치(100)는 동기식 디램(Synchronous Dynamic Random Access Memory) 또는 램버스 디램(Rambus Dynamic Random Access Memory) 또는 이중 데이터 비율(Double Data Rate) 디램(Dynamic Random Access Memory)중 어느 것에도 적용될 수 있다.
도 2는 본 발명의 제 2 실시예에 따른 집적 회로 장치를 나타내는 블록도이다.
도 3은 도 2의 집적 회로 장치의 동작 방법을 설명하는 플로우 차트이다.
도 2를 참조하면, 본 발명의 제 2 실시예에 따른 집적 회로 장치(200)는 내부 회로(280)로 인가되는 제 1 내지 제 N 어드레스 신호(ADD1 ~ ADD N)를 수신하는 제 1 내지 제 N 어드레스 핀(P1 ~ P N)과 클럭 활성 신호(CKE)를 수신하는 클럭 활성 핀(CKEP)을 구비하는 집적 회로 장치(200)에 있어서, 활성부(210), 레벨 고정부(230) 및 분배부(250)를 구비한다.
먼저 집적 회로 장치가 테스트 모드인지를 판단하고(310 단계), 테스트 모드가 아니면 상기 제 N 어드레스 신호를 상기 제 N 어드레스 핀을 통하여 상기 내부 회로로 인가한다.(320 단계)
집적 회로 장치(200)가 테스트 모드가 아닌 보통의 동작 모드일 경우에는 제1 내지 제 N 어드레스 신호(ADD1 ~ ADD N)는 대응되는 제 1 내지 제 N 어드레스 핀(P1 ~ P N)을 통하여 집적 회로 장치(200)로 인가되고 대응되는 내부 회로들로 인가된다. 도 2에는 제 N 어드레스 신호(ADD N)가 인가되는 내부 회로(280)만 도시되어 있다.
활성부(210)는 집적 회로 장치(200)가 통상의 동작 모드일 경우 제 N 어드레스 핀(P N)을 통하여 입력되는 제 N 어드레스 신호(ADD N)를 내부 회로(280)로 인가한다. 그러나 집적 회로 장치(200)가 테스트 모드일 경우에는 제어 신호(CTRLS)에 응답하여 어드레스 테스트 신호(ADDTST)를 내부 회로(280)로 인가한다. 이에 대해서는 후술한다.
제어 신호(CTRLS)는 집적 회로 장치(200)의 통상의 동작 모드에서 제 1 논리 레벨을 가지며, 테스트 모드에서 제 2 논리 레벨로 발생된다. 여기서는 설명의 편의를 위하여 제 1 논리 레벨은 로우 레벨이고 제 2 논리 레벨은 하이 레벨인 것으로 한다.
따라서, 활성부(210)는 제어 신호(CTRLS)가 제 1 논리 레벨일 경우에는 제 N 어드레스 핀(P N)을 통하여 입력되는 제 N 어드레스 신호(ADD N)를 내부 회로(280)로 인가하며, 제어 신호(CTRLS)가 제 2 논리 레벨일 경우에는 어드레스 테스트 신호(ADDTST)를 내부 회로(280)로 인가한다.
활성부(210)는 제어 신호(CTRLS)를 반전시키는 인버터(215), 인버터(215)의 출력 및 제 N 어드레스 핀(P N)을 통하여 입력되는 제 N 어드레스 신호(ADD N)를 반전 논리곱 하는 제 1 반전 논리곱 수단(220) 및 제 1 반전 논리곱 수단(220)의출력과 어드레스 테스트 신호(ADDTST)를 반전 논리곱 하는 제 2 반전 논리곱 수단(225)을 구비한다. 도 2에 도시된 버퍼들(270, 275)은 활성부(210) 이외의 회로 부분을 간략화 한 것이다.
집적 회로 장치(200)의 통상의 동작 모드에서 제어 신호(CTRLS)는 제 1 논리 레벨, 즉, 로우 레벨이므로 활성부(210)는 제 N 어드레스 신호(ADD N)를 수신하여 내부 회로(280)로 인가한다.
집적 회로 장치(200)가 통상의 동작 모드일 경우, 클럭 활성 신호(CKE)는 하이 레벨로 클럭 활성 핀(CKEP)을 통하여 입력된다. 클럭 활성 신호(CKE)는 집적 회로 장치(200)의 파워가 턴 온 되면 계속해서 하이 레벨을 유지하는 신호이다. 입력된 클럭 활성 신호(CKE)는 클럭 버퍼(265)로 인가되어 클럭 핀(CLKP)을 통하여 입력된 클럭 신호(CLK)를 활성화시킨다.
레벨 고정부(230)는 집적 회로 장치(200)가 통상의 동작 모드일 경우, 클럭 활성 핀(CKEP)을 통하여 입력되는 클럭 활성 신호(CKE)를 수신하여 출력하고, 집적 회로 장치(200)가 테스트 모드일 경우 제어 신호(CTRLS)에 응답하여 클럭 활성 신호(CKE)의 전압 레벨과 동일한 레벨을 가지는 신호(C_CKE)를 출력한다.
즉, 레벨 고정부(230)는 제어 신호(CTRLS)가 제 1 논리 레벨일 경우에는 클럭 활성 핀(CKEP)을 통하여 입력되는 클럭 활성 신호(CKE)를 수신하여 출력하고, 제어 신호(CTRLS)가 제 2 논리 레벨일 경우에는 클럭 활성 신호(CKE)의 전압 레벨과 동일한 레벨을 가지는 신호(C_CKE)를 출력한다.
레벨 고정부(230)는 제어 신호(CTRLS)를 반전하여 출력하는 제 1인버터(235), 클럭 활성 핀(CKEP)을 통하여 인가되는 신호를 반전하여 출력하는 제 2 인버터(240) 및 제 1 인버터(235) 및 제 2 인버터(240)의 출력을 반전 논리곱 하는 반전 논리곱 수단(245)을 구비한다.
제어 신호(CTRLS)가 제 1 논리 레벨, 즉 로우 레벨이면 제 1 인버터(235)의 출력은 하이 레벨이 되고, 따라서 클럭 활성 신호(CKE)가 반전 논리곱 수단(245)을 통하여 그대로 출력된다.
상기 집적 회로 장치가 테스트 모드이면 상기 클럭 활성 핀을 통하여 입력되는 상기 클럭 활성 신호의 전압 레벨과 동일한 레벨을 가지는 신호를 소정의 제어 신호에 응답하여 출력한다.(330 단계)
즉, 집적 회로 장치가 테스트 모드이면, 제어 신호(CTRLS)는 제 2 논리 레벨( 하이 레벨)로 발생된다. 제어 신호(CTRLS)는 MRS(Mode Register Set) 신호이다. 따라서 집적 회로 장치(200)가 테스트 모드로 전환되면, 그 때의 MRS 신호를 조합하여 제어 신호(CTRLS)를 만들 수 있다. 제어 신호(CTRLS)가 하이 레벨로 발생되면 제 1 인버터(235)의 출력은 로우 레벨이 된다.
반전 논리곱 수단(245)의 한쪽 입력이 로우 레벨이므로 반전 논리곱 수단(245)의 다른 한쪽 입력의 논리 레벨에 상관없이 반전 논리곱 수단(245)은 하이 레벨의 신호(C_CKE)를 출력한다. 레벨 고정부(230)는 제어 신호(CTRLS)가 하이 레벨이 되면 클럭 활성 신호(CKE)가 입력되지 않더라도 클럭 활성 신호(CKE)와 동일한 레벨을 가지는 신호(C_CKE)를 계속 출력한다.
따라서 클럭 활성 핀(CKEP)을 통하여 클럭 활성 신호(CKE)가 입력되지 않아도 하이 레벨의 신호(C_CKE)가 클럭 버퍼(265)로 입력되므로 클럭 신호(CLK)는 활성화된다. 즉, 클럭 버퍼(265)는 클럭 활성 신호(CKE)가 계속 인가되는 것으로 간주한다.
클럭 활성 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 상기 제어 신호에 응답하여 어드레스 테스트 신호로서 출력한다.(340 단계)
분배부(250)는 클럭 활성 핀(CKEP)을 통하여 입력되는 제 N 어드레스 신호(ADD N)를 하이 레벨을 가지는 제어 신호(CTRLS)에 응답하여 어드레스 테스트 신호(ADDTST)로서 출력한다. 분배부(250)는 제어 신호(CTRLS) 및 제 N 어드레스 신호(ADD N)를 반전 논리곱 하는 반전 논리곱 수단이다. 반전 논리곱 수단의 한쪽 입력이 하이 레벨이므로 어드레스 테스트 신호(ADDTST)는 제 N 어드레스 신호(ADD N)와 동일한 신호가 된다.
상기 제어 신호에 응답하여 상기 어드레스 테스트 신호를 상기 내부 회로로 인가한다.(350 단계)
제어 신호(CTRLS)가 하이 레벨이면 활성부(210)의 제 1 인버터(215)의 출력은 로우 레벨이 된다. 따라서 제 1 반전 논리곱 수단(220)의 출력은 항상 하이 레벨이 된다. 제 2 반전 논리곱 수단(225)의 한쪽 입력이 항상 하이 레벨이므로 제 2 반전 논리곱 수단(225)의 출력은 어드레스 테스트 신호(ADDTST)와 동일한 신호가 된다.
어드레스 테스트 신호(ADDTST)는 제 N 어드레스 신호(ADD N)와 동일한 신호이므로, 결국 집적 회로 장치(200)의 테스트 모드에서, 클럭 활성 핀(CKEP)을 통하여 입력되는 제 N 어드레스 신호(ADD N)는 내부 회로(280)로 인가된다.
집적 회로 장치(200)는 동기식 디램(Synchronous Dynamic Random Access Memory) 또는 램버스 디램(Rambus Dynamic Random Access Memory) 또는 이중 데이터 비율(Double Data Rate) 디램(Dynamic Random Access Memory)중 하나일 수 있다.
집적 회로 장치(200)의 고속화로 인하여 어드레스 신호가 증가되고, 만일 증가된 어드레스 신호가 제 N 어드레스 신호(ADD N)라면, 집적 회로 장치(200)의 테스트 동작시 증가된 제 N 어드레스 신호(ADD N)를 위한 채널을 테스트 장치에 별도로 추가하는 것은 비용상의 문제를 발생시킨다. 또한 기존의 테스트 장치를 이용한다면 제 N 어드레스 신호를 테스트 할 수 없게된다. 따라서 본 발명에 따른 집적 회로 장치를 이용한다면 집적 회로 장치의 테스트 동작시 증가된 어드레스 신호에 무관하게 기존의 테스트 장비를 그대로 이용할 수 있는 장점이 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 집적 회로 장치 및 방법은 집적 회로 장치의 고속도화로 인하여 집적 회로 장치로 입력되는 신호의 수가 증가되어도 입력 핀을 공유함으로써 핀 수의 증가를 억제할 수 있는 장점이 있다.
Claims (20)
- 제 1 내부 회로로 인가되는 신호를 수신하는 제 1 입력 핀 및 제 2 내부 회로로 입력되는 신호를 수신하는 제 2 입력 핀을 구비하는 집적 회로 장치에 있어서,상기 제 1 입력 핀을 통하여 입력되는 제 1 입력 신호를 수신하여 출력하고, 제어 신호에 응답하여 상기 제 1 입력 핀을 통하여 입력되는 제 2 입력 신호를 수신하여 출력하는 분배부 ;상기 분배부에서 출력되는 상기 제 1 입력 신호를 수신하고, 상기 제어 신호에 응답하여 상기 제 1 입력 신호의 전압 레벨과 동일한 레벨을 가지는 신호를 상기 제 1 내부 회로로 인가하는 레벨 고정부 ; 및상기 제 2 입력 핀을 통하여 인가되는 상기 제 2 입력 신호를 수신하여 상기 제 2 내부 회로로 인가하거나 또는 상기 분배부에서 출력되는 상기 제 2 입력 신호를 상기 제어 신호에 응답하여 상기 제 2 내부 회로로 인가하는 활성부를 구비하는 것을 특징으로 하는 집적 회로 장치.
- 제 1항에 있어서, 상기 제 1 입력 신호는,상기 집적 회로 장치의 특정한 동작 모드에서 제 1 논리 레벨 및 제 2 논리 레벨 중 어느 한 레벨로 유지되는 신호인 것을 특징으로 하는 집적 회로 장치.
- 제 1항에 있어서, 상기 제 1 입력 신호 및 상기 제 2 입력 신호는,서로 다른 성질의 신호인 것을 특징으로 하는 집적 회로 장치.
- 제 1항에 있어서, 상기 제어 신호는,상기 집적 회로 장치의 특정한 동작 모드에서 발생되는 신호인 것을 특징으로 하는 집적 회로 장치.
- 제 1항에 있어서, 상기 제어 신호는,MRS(Mode Register Set) 신호인 것을 특징으로 하는 집적 회로 장치.
- 제 1항에 있어서, 상기 집적 회로 장치는,동기식 디램(Synchronous Dynamic Random Access Memory) 또는 램버스 디램(Rambus Dynamic Random Access Memory) 또는 이중 데이터 비율(Double Data Rate) 디램(Dynamic Random Access Memory)인 것을 특징으로 하는 집적 회로 장치.
- 내부 회로로 인가되는 제 1 내지 제 N 어드레스 신호를 수신하는 제 1 내지 제 N 어드레스 핀과 클럭 활성 신호를 수신하는 클럭 활성 핀을 구비하는 집적 회로 장치에 있어서,상기 제 N 어드레스 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 상기 내부 회로로 인가하거나 제어 신호에 응답하여 소정의 어드레스 테스트 신호를 상기 내부 회로로 인가하는 활성부 ;상기 클럭 활성 핀을 통하여 입력되는 클럭 활성 신호를 수신하여 출력하고, 소정의 제어 신호에 응답하여 상기 클럭 활성 신호의 전압 레벨과 동일한 레벨을 가지는 신호를 출력하는 레벨 고정부 ; 및상기 클럭 활성 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 상기 제어 신호에 응답하여 상기 어드레스 테스트 신호로서 출력하는 분배부를 구비하는 것을 특징으로 하는 집적 회로 장치.
- 제 7항에 있어서, 상기 활성부는,상기 제어 신호가 제 1 논리 레벨일 경우에는 상기 제 N 어드레스 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 상기 내부 회로로 인가하며, 상기 제어 신호가 제 2 논리 레벨일 경우에는 상기 어드레스 테스트 신호를 상기 내부 회로로 인가하는 것을 특징으로 하는 집적 회로 장치.
- 제 7항에 있어서, 상기 레벨 고정부는,상기 제어 신호가 제 1 논리 레벨일 경우에는 상기 클럭 활성 핀을 통하여 입력되는 클럭 활성 신호를 수신하여 출력하고, 상기 제어 신호가 제 2 논리 레벨일 경우에는 상기 클럭 활성 신호의 전압 레벨과 동일한 레벨을 가지는 신호를 출력하는 것을 특징으로 하는 집적 회로 장치.
- 제 7항에 있어서, 상기 분배부는,상기 제어 신호 및 상기 제 N 어드레스 신호를 반전 논리곱 하는 반전 논리곱 수단인 것을 특징으로 하는 집적 회로 장치.
- 제 7항에 있어서, 상기 활성부는,상기 제어 신호를 반전시키는 인버터 ;상기 인버터의 출력 및 상기 제 N 어드레스 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 반전 논리곱 하는 제 1 반전 논리곱 수단 ; 및상기 제 1 반전 논리곱 수단의 출력과 상기 어드레스 테스트 신호를 반전 논리곱 하는 제 2 반전 논리곱 수단을 구비하는 것을 특징으로 하는 집적 회로 장치.
- 제 7항에 있어서, 상기 레벨 고정부는,상기 제어 신호를 반전하여 출력하는 제 1 인버터 ;상기 클럭 활성 핀을 통하여 인가되는 신호를 반전하여 출력하는 제 2 인버터 ; 및상기 제 1 인버터 및 상기 제 2 인버터의 출력을 반전 논리곱 하는 반전 논리곱 수단을 구비하는 것을 특징으로 하는 집적 회로 장치.
- 제 7항에 있어서, 상기 제어 신호는,상기 집적 회로 장치의 테스트 모드에서 제 2 논리 레벨로 발생되는 신호인 것을 특징으로 하는 집적 회로 장치.
- 제 7항에 있어서, 상기 제어 신호는,MRS(Mode Register Set) 신호인 것을 특징으로 하는 집적 회로 장치.
- 제 7항에 있어서, 상기 집적 회로 장치는,동기식 디램(Synchronous Dynamic Random Access Memory) 또는 램버스 디램(Rambus Dynamic Random Access Memory) 또는 이중 데이터 비율(Double Data Rate) 디램(Dynamic Random Access Memory)인 것을 특징으로 하는 집적 회로 장치.
- 내부 회로로 인가되는 제 1 내지 제 N 어드레스 신호를 수신하는 제 1 내지 제 N 어드레스 핀과 클럭 활성 신호를 수신하는 클럭 활성 핀을 구비하는 집적 회로 장치의 테스트 동작 시, 상기 제 N 어드레스 신호를 상기 클럭 활성 핀을 통하여 상기 내부 회로로 인가하는 방법에 있어서,(a)상기 집적 회로 장치가 테스트 모드인지를 판단하고, 테스트 모드가 아니면 상기 제 N 어드레스 신호를 상기 제 N 어드레스 핀을 통하여 상기 내부 회로로 인가하는 단계 ;(b)상기 집적 회로 장치가 테스트 모드이면 상기 클럭 활성 핀을 통하여 입력되는 상기 클럭 활성 신호의 전압 레벨과 동일한 레벨을 가지는 신호를 소정의 제어 신호에 응답하여 출력하는 단계 ;(c)상기 클럭 활성 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 상기 제어 신호에 응답하여 어드레스 테스트 신호로서 출력하는 단계 ; 및(d)상기 제어 신호에 응답하여 상기 어드레스 테스트 신호를 상기 내부 회로로 인가하는 단계를 구비하는 것을 특징으로 하는 제 N 어드레스 신호를 상기 내부 회로로 인가하는 방법.
- 제 16항에 있어서, 상기 (b) 단계는,상기 제어 신호가 제 1 논리 레벨일 경우에는 상기 클럭 활성 핀을 통하여 입력되는 클럭 활성 신호를 수신하여 출력하고, 상기 제어 신호가 제 2 논리 레벨일 경우에는 상기 클럭 활성 신호의 전압 레벨과 동일한 레벨을 가지는 신호를 출력하는 것을 특징으로 하는 제 N 어드레스 신호를 상기 내부 회로로 인가하는 방법.
- 제 16항에 있어서, 상기 (d) 단계는,상기 제어 신호가 제 1 논리 레벨일 경우에는 상기 제 N 어드레스 핀을 통하여 입력되는 상기 제 N 어드레스 신호를 상기 내부 회로로 인가하며, 상기 제어 신호가 제 2 논리 레벨일 경우에는 상기 어드레스 테스트 신호를 상기 내부 회로로인가하는 것을 특징으로 하는 제 N 어드레스 신호를 상기 내부 회로로 인가하는 방법.
- 제 16항에 있어서, 상기 제어 신호는,상기 집적 회로 장치의 테스트 모드에서 제 2 논리 레벨로 발생되는 신호인 것을 특징으로 하는 제 N 어드레스 신호를 상기 내부 회로로 인가하는 방법.
- 제 16항에 있어서, 상기 제어 신호는,MRS(Mode Register Set) 신호인 것을 특징으로 하는 제 N 어드레스 신호를 상기 내부 회로로 인가하는 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0064254A KR100459727B1 (ko) | 2002-10-21 | 2002-10-21 | 이종의 신호를 하나의 핀을 통하여 내부 회로로 인가할 수있는 집적 회로 장치 및 방법 |
| US10/689,403 US6876564B2 (en) | 2002-10-21 | 2003-10-20 | Integrated circuit device and method for applying different types of signals to internal circuit via one pin |
| JP2003360360A JP4212451B2 (ja) | 2002-10-21 | 2003-10-21 | 集積回路装置及びそれに用いる異種信号の同一ピン印加方法 |
| TW092129153A TWI237347B (en) | 2002-10-21 | 2003-10-21 | Integrated circuit device and method for applying different types of signals to internal circuit via one pin |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0064254A KR100459727B1 (ko) | 2002-10-21 | 2002-10-21 | 이종의 신호를 하나의 핀을 통하여 내부 회로로 인가할 수있는 집적 회로 장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040034171A KR20040034171A (ko) | 2004-04-28 |
| KR100459727B1 true KR100459727B1 (ko) | 2004-12-03 |
Family
ID=36821416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0064254A KR100459727B1 (ko) | 2002-10-21 | 2002-10-21 | 이종의 신호를 하나의 핀을 통하여 내부 회로로 인가할 수있는 집적 회로 장치 및 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6876564B2 (ko) |
| JP (1) | JP4212451B2 (ko) |
| KR (1) | KR100459727B1 (ko) |
| TW (1) | TWI237347B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6939625B2 (en) * | 1996-06-25 | 2005-09-06 | Nôrthwestern University | Organic light-emitting diodes and methods for assembly and enhanced charge injection |
| DE10338303B4 (de) * | 2003-08-20 | 2005-11-17 | Infineon Technologies Ag | Schaltungsanordnung zur Verteilung eines Eingangssignals in eine oder mehrere Zeitpositionen |
| KR100689812B1 (ko) | 2004-05-20 | 2007-03-08 | 삼성전자주식회사 | 반도체 장치, 이 장치의 미러 모드 설정 방법, 및 이장치를 이용한 모듈 |
| KR100763248B1 (ko) * | 2006-07-07 | 2007-10-04 | 삼성전자주식회사 | 반도체 메모리 장치 및 그의 ｓｐａ 모드 구현 방법 |
| JP5629962B2 (ja) * | 2008-01-30 | 2014-11-26 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
| CN105324595B (zh) | 2013-07-12 | 2017-07-11 | 爱信艾达株式会社 | 动力传递装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177190A (ja) * | 1988-12-28 | 1990-07-10 | Nec Corp | メモリ装置 |
| KR970051140A (ko) * | 1995-12-20 | 1997-07-29 | 문정환 | 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치 |
| KR20000042423A (ko) * | 1998-12-24 | 2000-07-15 | 김영환 | 데이터의 대역폭을 확장하기 위한 데이터 멀티플렉싱 장치 |
| KR20030057642A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 어드레스 핀의 수를 줄인 동기식 반도체 메모리 소자 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11353900A (ja) * | 1998-06-11 | 1999-12-24 | Mitsubishi Electric Corp | 半導体装置 |
| US6330180B2 (en) * | 2000-03-24 | 2001-12-11 | Fujitsu Limited | Semiconductor memory device with reduced power consumption and with reduced test time |
| US6677774B2 (en) * | 2001-06-26 | 2004-01-13 | International Business Machines Corporation | Method for locating IDDQ defects using multiple controlled collapse chip connections current measurement on an automatic tester |
-
2002
- 2002-10-21 KR KR10-2002-0064254A patent/KR100459727B1/ko active IP Right Grant
-
2003
- 2003-10-20 US US10/689,403 patent/US6876564B2/en not_active Expired - Lifetime
- 2003-10-21 JP JP2003360360A patent/JP4212451B2/ja not_active Expired - Fee Related
- 2003-10-21 TW TW092129153A patent/TWI237347B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177190A (ja) * | 1988-12-28 | 1990-07-10 | Nec Corp | メモリ装置 |
| KR970051140A (ko) * | 1995-12-20 | 1997-07-29 | 문정환 | 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치 |
| KR20000042423A (ko) * | 1998-12-24 | 2000-07-15 | 김영환 | 데이터의 대역폭을 확장하기 위한 데이터 멀티플렉싱 장치 |
| KR20030057642A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 어드레스 핀의 수를 줄인 동기식 반도체 메모리 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040034171A (ko) | 2004-04-28 |
| TW200423300A (en) | 2004-11-01 |
| JP2004146827A (ja) | 2004-05-20 |
| US20040093478A1 (en) | 2004-05-13 |
| JP4212451B2 (ja) | 2009-01-21 |
| US6876564B2 (en) | 2005-04-05 |
| TWI237347B (en) | 2005-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6944737B2 (en) | Memory modules and methods having a buffer clock that operates at different clock frequencies according to the operating mode | |
| US5757705A (en) | SDRAM clocking test mode | |
| KR940002865A (ko) | 반도체 메모리 장치의 번-인 인에이블 회로 및 번-인 테스트 방법 | |
| GB2373906A (en) | High speed wafer level test of a semiconductor memory device | |
| KR100411469B1 (ko) | 동기형반도체메모리장치 | |
| KR100459727B1 (ko) | 이종의 신호를 하나의 핀을 통하여 내부 회로로 인가할 수있는 집적 회로 장치 및 방법 | |
| KR20050064036A (ko) | 클럭신호를 이용한 데이터 스트로브 회로 | |
| KR100258981B1 (ko) | 반도체 메모리장치의 동작제어회로 및 그 동작제어방법 | |
| KR970051415A (ko) | 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 | |
| KR100310715B1 (ko) | 동기형반도체기억장치 | |
| US20020131535A1 (en) | Circuit and method for reducing noise interference in digital differential input receivers | |
| KR100673147B1 (ko) | 반도체메모리소자의 입출력라인 공유장치 | |
| KR20030039179A (ko) | 싱글 엔디드 스트로브 모드와 디퍼렌셜 스트로브 모드상호간의 모드 변환이 가능한 동기식 반도체 메모리 장치 | |
| US8531200B2 (en) | Semiconductor device for performing test operation and method thereof | |
| US6657461B2 (en) | System and method for high speed integrated circuit device testing utilizing a lower speed test environment | |
| KR100541161B1 (ko) | 고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리 | |
| KR100699811B1 (ko) | 내부에서 테스트용 기준 전압을 발생하는 디디알 에스디램반도체 장치 | |
| KR20040049173A (ko) | 입력 신호 발생 기능을 가지는 셀프 테스트 회로를포함하는 ｓｂｄ 버퍼 및 ｓｂｄ 버퍼의 셀프 테스트 방법 | |
| KR100546277B1 (ko) | 데이터 출력 버퍼 제어회로를 구비하는 동기식 디램 반도체장치 및 그의 데이터 출력 버퍼 제어방법 | |
| KR100477327B1 (ko) | 동기디램용다이나믹클럭발생회로 | |
| KR100498414B1 (ko) | 반도체메모리장치를위한테스트보드및테스트방법 | |
| KR20010028416A (ko) | 공동 패드를 구비한 반도체장치의 입력회로 | |
| KR20000067412A (ko) | 모드 레지스터 셋 회로를 갖는 메모리 집적 회로 장치 | |
| KR100206724B1 (ko) | 동기식 반도체 메모리 장치의 클럭 버퍼 | |
| KR100596837B1 (ko) | 데이타 출력 제어장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 15 |