KR100541161B1 - 고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리 - Google Patents

고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리 Download PDF

Info

Publication number
KR100541161B1
KR100541161B1 KR1020030091673A KR20030091673A KR100541161B1 KR 100541161 B1 KR100541161 B1 KR 100541161B1 KR 1020030091673 A KR1020030091673 A KR 1020030091673A KR 20030091673 A KR20030091673 A KR 20030091673A KR 100541161 B1 KR100541161 B1 KR 100541161B1
Authority
KR
South Korea
Prior art keywords
signal
address
output
logic value
inverter
Prior art date
Application number
KR1020030091673A
Other languages
English (en)
Other versions
KR20050059948A (ko
Inventor
유민영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030091673A priority Critical patent/KR100541161B1/ko
Priority to US10/878,443 priority patent/US7042797B2/en
Publication of KR20050059948A publication Critical patent/KR20050059948A/ko
Application granted granted Critical
Publication of KR100541161B1 publication Critical patent/KR100541161B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Abstract

본 발명은 DRAM(dynamic random access memory) 등의 메모리에 관한 발명이다. 특히 고속 동작에 적합한 X 주소 추출기, X 주소 추출 방법 및 메모리에 관련된 발명이다.
DRAM은 일반적으로 주소 선을 통하여 X 주소 및 Y 주소를 전송받는다. 이중 X 주소는 명령 선을 통하여 액티브 명령이 DRAM으로 입력되는 기간에 입력되며, Y 주소는 읽기/쓰기 명령이 DRAM으로 입력되는 기간에 입력된다. X 주소 추출기는 주소 선을 통하여 전송되는 X 주소 및 Y 주소 중에서 X 주소를 추출하는 기능을 수행한다.
종래 기술에 의한 X 주소 추출기는 주소 신호가 X 주소에서 다른 값으로 변화한 후에, 선택 신호가 논리값 '1'에서 논리값 '0'으로 변화하는 경우에는 X 주소 신호의 값이 X 주소가 아닌 다른 값을 가지게 된다는 문제점이 있다.
본 발명에 의한 X 주소 추출기는 선택 신호 생성기, 지연기(delayer), 래치(latch) 및 X 주소 스위치를 포함하며, 상기한 종래기술의 문제점을 가지지 아니한다.
DRAM, 메모리(Memory), X 주소 추출기(X address extractor).

Description

고속 동작에 적합한 Ｘ 주소 추출기, Ｘ 주소 추출 방법 및 메모리{X ADDRESS EXTRACTION METHOD, X ADDRESS EXTRACTOR AND MEMORY FOR HIGH SPEED OPERATION}
도 1은 종래기술에 의한 X 주소 추출기의 계통도(block diagram)이다.
도 2는 종래기술에 의한 X 주소 추출기의 시간도(time diagram)이다.
도 3은 본 발명의 1 실시예에 의한 X 주소 추출기의 계통도이다.
도 4는 본 발명의 1 실시예에 의한 X 주소 추출기의 시간도이다.
도 5는 본 발명의 1 실시예에 의한 선택 신호 생성기를 나타내는 회로도이다.
도 6은 본 발명의 1 실시예에 의한 지연기를 나타내는 회로도이다.
도 7은 본 발명의 1 실시예에 의한 래치를 나타내는 회로도이다.
도 8은 본 발명의 1 실시예에 의한 스위치트 인버터를 나타내는 회로도이다.
도 9는 본 발명의 1 실시예에 의한 X 주소 스위치를 나타내는 회로도이다.
도 10은 본 발명의 1 실시예에 의한 메모리를 나타내는 도면이다.
도 11은 본 발명의 1 실시예에 의한 X 주소 추출 방법을 설명하기 위한 흐름도이다.
본 발명은 DRAM(dynamic random access memory) 등의 메모리에 관한 발명이다. 특히 고속 동작에 적합한 X 주소 추출기(X address extractor), X 주소 추출 방법 및 메모리에 관련된 발명이다.
DRAM은 일반적으로 주소 선(address line)을 통하여 X 주소 및 Y 주소를 전송받는다. 이중 X 주소는 명령 선(command line)을 통하여 액티브 명령이 DRAM으로 입력되는 기간에 입력되며, Y 주소는 읽기/쓰기(read/write) 명령이 DRAM으로 입력되는 기간에 입력된다. X 주소 추출기는 주소 선을 통하여 전송되는 X, Y 주소 중에서 X 주소를 추출하는 기능을 수행한다.
이하 도 1 및 도 2를 참조하여 종래기술에 의한 X 주소 추출기를 설명하겠다.
도 1은 종래기술에 의한 X 주소 추출기의 계통도(block diagram)이다. 도 1에서, X 주소 추출기는 선택 신호 생성기(slection signal generator, 110) 및 X 주소 스위치(X address switch, 120)를 포함한다.
선택 신호 생성기(110)는 명령 신호(CMD)를 입력받아 이에 따라 선택 신호(SEL)를 출력한다. 선택 신호(SEL)는 명령 신호(CMD)가 액티브 명령일 경우에는 소정 기간동안 논리값 '1'을 유지하며, 그 외의 기간동안에는 논리값 '0'을 유 지한다.
X 주소 스위치(120)는 주소 신호(ADD) 및 선택 신호(SEL)를 입력받아 X 주소 신호(XADD)를 출력한다. 선택 신호(SEL)가 논리값 '1'인 경우에는 주소 신호(ADD)가 X 주소 신호(XADD)로 되며, 선택 신호(SEL)가 논리값 '0'인 경우에는 X 주소 신호(XADD)는 이전 값을 유지한다.
이와 같은 동작에 의하여, X 주소 추출기는 주소 신호(ADD)로부터 X 주소(XADD)를 추출한다.
그러나 도 2에 표현된 바와 같이 주소 신호(ADD)가 X 주소에서 다른 값으로 변화한 후에, 선택 신호(SEL)이 논리값 '1'에서 논리값 '0'으로 변화하는 경우에는 X 주소 신호(XADD)의 값이 X 주소가 아닌 다른 값을 가지게 된다는 문제점이 있다. 이와 같은 문제점은 DRAM이 고속화되어 주소 신호(ADD)에 X 주소가 유지되는 기간이 짧아지는 경우 또는 회로의 복잡성으로 인하여 선택 신호(SEL)가 늦게 발생하는 경우에 특히 많이 발생하므로, 고속 및 고집적의 DRAM의 개발을 위해서는 이와 같은 문제점을 필히 제거하여야 할 것이다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 이루고자 하는 기술적 과제는 주소 신호가 X 주소에서 다른 값으로 변화한 후에, 선택 신호가 논리값 '1'에서 논리값 '0'으로 변화하는 경우에도 X 주소 신호의 값이 X 주소가 될 수 있도록 동작하는 X 주소 추출기, X 주소 추출 방법 및 메모리를 제공 하는데 있다.
상기 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은 명령 신호 및 입력 주소 신호를 입력 받아 출력 주소 신호를 출력하는 주소 추출기에 있어서, 상기 명령 신호가 소정의 명령 값을 가지는 경우 소정 기간 액티브 논리값을 출력하고 상기 소정 기간 이외의 기간에는 비액티브 논리값을 출력하는 선택 신호 생성기, 상기 선택 신호 생성기의 출력 신호를 지연시켜 출력하는 지연기, 상기 지연기의 출력 신호가 비액티브 논리값인 경우에는 상기 입력 주소 신호를 출력하고, 상기 지연기의 출력 신호가 액티브 논리값인 경우에는 이전의 출력 값을 유지하는 래치, 및 상기 선택 신호 생성기의 출력 신호가 액티브 논리값인 경우에는 상기 래치의 출력 신호를 상기 출력 주소 신호로 출력하고, 상기 선택 신호 생성기의 출력 신호가 비액티브 논리값인 경우에는 이전의 출력 주소 신호의 값을 유지하는 X 주소 스위치를 포함하되, 액티브 논리값은 논리값 '1' 및 '0' 중 어느 하나이고, 비액티브 논리값은 논리값 '1' 및 '0' 중 나머지 하나인 주소 추출기를 제공한다.
본 발명의 제 2 측면은 명령 신호 및 입력 주소 신호를 입력 받아 출력 주소 신호를 출력하는 주소 추출기에 있어서, 상기 명령 신호가 소정의 명령 값을 가지는 경우 소정 기간 액티브 논리값을 출력하고 상기 소정 기간 이외의 기간에는 비액티브 논리값을 출력하는 선택 신호 생성기, 상기 선택 신호 생성기의 출력 신호를 반전 및 지연시켜 출력하는 지연기, 상기 지연기의 출력 신호가 액티브 논리값인 경우에는 상기 입력 주소 신호를 출력하고, 상기 지연기의 출력 신호가 비액티브 논리값인 경우에는 출력 값을 그대로 유지하는 래치, 및 상기 선택 신호 생성기의 출력 신호가 액티브 논리값인 경우에는 상기 래치의 출력 신호를 상기 출력 주소 신호로 출력하고, 상기 선택 신호 생성기의 출력 신호가 비액티브 논리값인 경우에는 출력 주소 신호의 값을 그대로 유지하는 X 주소 스위치를 포함하며, 액티브 논리값은 논리값 '1' 및 '0' 중 어느 하나이고, 비액티브 논리값은 논리값 '1' 및 '0' 중 나머지 하나인 주소 추출기를 제공한다.
본 발명의 제 3 측면은 명령 신호 및 입력 주소 신호를 입력받아 출력 주소 신호를 출력하는 주소 추출기로써, 상기 명령 신호가 소정의 명령 값인지 여부에 따라 서로 다른 논리값을 가지는 선택 신호를 출력하는 선택 신호 생성기, 상기 선택 신호를 지연시켜 출력하는 지연기, 상기 지연기의 출력 신호의 논리값이 비액티브 논리값인지 액티브 논리값인지에 따라 상기 입력 주소 신호를 출력하거나, 이전의 출력값을 유지하는 래치, 및 상기 선택 신호의 논리값이 비액티브 논리값인지 액티브 논리값인지에 따라 상기 래치 출력 신호를 상기 출력 주소 신호로 출력하거나, 이전의 출력 주소 신호의 값을 유지하는 X 주소 스위치를 포함하는 주소 추출기를 제공한다.
본 발명의 제 4 측면은 주소 신호 및 명령 신호를 입력받아 로우 주소를 출력하는 제 1 내지 3 측면 중 어느 한 측면에 의한 로우 주소 추출기, 상기 주소 신호 및 상기 명령 신호를 입력받아 컬럼 주소를 생성하는 컬럼 주소 생성기, 상기 로우 주소에 따라서 로우 선을 선택하는 로우 디코더, 상기 컬럼 주소에 따라서 컬럼 선을 선택하는 컬럼 디코더, 및 상기 로우 선 및 상기 컬럼 선 중에서 선택된 로우 선 및 선택된 컬럼 선에 해당하는 메모리 셀에 데이터를 쓰거나, 상기 메모리 셀로부터 데이터를 읽는 메모리 셀 어레이를 포함하는 메모리를 제공한다.
본 발명의 제 5 측면은 입력되는 명령 신호가 액티브 명령일 경우 소정 기간 액티브 논리값이고, 그 외의 기간 동안에는 비액티브 논리값인 선택 신호를 형성하고, 이 선택 신호를 지연시킨 지연 선택 신호를 형성하는 단계, 상기 지연 선택 신호가 비액티브 논리값인 경우 입력 주소 신호를 지연 주소 신호로 전달하고 액티브 논리값인 경우에는 상기 지연 주소 신호를 이전 값으로 유지하는 단계, 상기 선택 신호가 액티브 논리값인 경우에는 상기 지연 주소 신호를 출력 주소 신호로 전달하고, 비액티브 논리값인 경우에는 상기 출력 주소 신호를 이전값으로 유지하는 단계, 상기 출력 주소 신호를 출력하는 단계를 포함하되, 액티브 논리값은 논리값 '1' 및 '0' 중 어느 하나이고, 비액티브 논리값은 논리값 '1' 및 '0' 중 나머지 하나인 주소 추출 방법을 제공한다.
본 발명의 제 6 측면은 입력되는 명령 신호가 액티브 명령일 경우 소정 기간 액티브 논리값이고, 그 외의 기간 동안에는 비액티브 논리값인 선택 신호를 형성하고, 이 선택 신호를 반전 및 지연시킨 지연 선택 신호를 형성하는 단계, 상기 지연 선택 신호가 액티브 논리값인 경우 입력 주소 신호를 지연 주소 신호로 전달하고 비액티브 논리값인 경우에는 상기 지연 주소 신호를 이전 값으로 유지하는 단계, 상기 선택 신호가 액티브 논리값인 경우에는 상기 지연 주소 신호를 출력 주소 신호로 전달하고, 비액티브 논리값인 경우에는 상기 출력 주소 신호를 이전값으로 유지하는 단계, 상기 출력 주소 신호를 출력하는 단계를 포함하되, 액티브 논리값은 논리값 '1' 및 '0' 중 어느 하나이고, 비액티브 논리값은 논리값 '1' 및 '0' 중 나머지 하나인 주소 추출 방법을 제공한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인하여 한정되는 식으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어 지는 것이다.
이하 도 3 내지 4를 참조하여 본 발명의 제 1 실시예에 따른 X 주소 추출기를 설명한다. 도 3은 본 발명의 1 실시예에 따른 X 주소 추출기의 계통도이며, 도 4는 본 발명의 1 실시예에 따른 X 주소 추출기의 각종 신호들의 시간도(time diagram)이다.
도 3에서 X 주소 추출기는 선택 신호 생성기(210), 지연기(delayer, 220), 래치(latch, 230) 및 X 주소 스위치(240)를 포함한다.
선택 신호 생성기(210)는 명령 신호(CMD)를 입력받아 이에 따라 선택 신호(SEL)를 출력한다. 선택 신호(SEL)는 명령 신호(CMD)가 액티브 명령일 경우에는 소정 기간동안 액티브 논리값(active logical value)을 유지하며, 그 외의 기간동안에는 비액티브 논리값(non-active logical value)을 유지한다. 명령 신호(CMD)가 액티브 명령인 것을 인식하는 방식은 클락(clock) 신호를 이용하지 아니하는 비 동기 감지(asynchronous detection) 방식 또는 클락(clock) 신호를 이용하여 클락 신호의 상승 에지(rising edge) 및 하강 에지(falling edge) 중 어느 한 에지에 또는 양 에지에 액티브 명령을 감지하는 동기 감지(synchronous detection) 방식으로 이루어질 수 있다. 액티브 논리값은 논리값 '1' 또는 논리값 '0' 중 어느 하나이며, 비액티브 논리값은 논리값 '1' 또는 논리값 '0' 중 액티브 논리값이 아닌 논리값이다. 도 4에 명령 신호(CMD)와 선택 신호(SEL)의 시간도(time diagram)가 표현되어 있다. 도 4에서, 명령 신호(CMD)는 비동기 감지 방식이며, 액티브 논리값은 논리값 '1'이고 비액티브 논리값은 논리값 '0'이다.
지연기(220)는 선택 신호(SEL)를 입력받아 지연 선택 신호(delayed selection signal, SELD)를 출력한다. 지연 선택 신호(SELD)는 선택 신호(SEL)가 소정 시간 지연된 신호이다. 또한, 지연 선택 신호(SELD)에서 액티브 논리값이 유지되는 기간이 선택 신호(SEL)에서 액티브 논리값이 유지되는 기간보다 길 수 있다. 도 4에는 지연기(220)가 선택 신호(SEL)가 소정 시간 지연된 지연 선택 신호(SELD)를 출력하는 경우의 선택 신호(SEL) 및 지연 선택 신호(SELD)가 표현되어 있다.
래치(230)는 주소 신호(ADD) 및 지연 선택 신호(SELD)를 입력받아 지연 주소 신호(delayed address signal, ADDD)를 출력한다. 만일 지연 선택 신호(SELD)가 비액티브 논리값인 경우에는 지연 주소 신호(ADDD)는 주소 신호(ADD)의 값을 가지며, 지연 선택 신호(SELD)가 액티브 논리값인 경우에는 지연 주소 신호(ADDD)는 이전값을 유지한다. 도 4에, 지연 선택 신호(SELD)의 액티브 논리값이 논리값 '1'인 경우 에 대한 주소 신호(ADD), 지연 선택 신호(SELD) 및 지연 주소 신호(ADDD)가 표현되어 있다.
X 주소 스위치(240)는 지연 주소 신호(ADDD) 및 선택 신호(SEL)를 입력받아 X 주소 신호(XADD)를 출력한다. 선택 신호(SEL)가 액티브 논리값인 경우에는 지연 주소 신호(ADDD)가 X 주소 신호(XADD)로 되며, 선택 신호(SEL)가 비액티브 논리값인 경우에는 X 주소 신호(XADD)는 이전 상태를 유지한다. 도 4에, 액티브 논리값이 논리값 '1'인 경우의 지연 주소 신호(ADDD), 선택 신호(SEL) 및 X 주소 신호(XADD)가 표현되어 있다.
도 4에 표현된 바와 같이, 본 발명의 제 1 실시예에 의한 X 주소 추출기는 주소 신호(ADD)가 X 주소에서 다른 값으로 변화한 후에, 선택 신호(SEL)가 액티브 논리값에서 비액티브 논리값로 변화하는 경우에도 정상적으로 동작함을 알 수 있다. 즉, 종래기술에 의한 X 주소 추출기에서는 이 경우에 X 주소 신호(XADD)는 X 주소가 아닌 다른 값을 가지나, 본 발명의 제 1 실시예에 의한 X 주소 추출기에서는 X 주소 신호(XADD)는 X 주소를 가짐을 알 수 있다.
지연기(220)는 선택 신호(SEL)를 입력받아 반전된 지연 선택 신호(SELD)를 출력할 수도 있다. 이 경우 래치의 동작 방식이 다소 바뀌어야 한다. 즉 지연 선택 신호(SELD)가 비액티브 논리값인 경우에는 지연 주소 신호(ADDD)는 주소 신호(ADD)의 값을 가지며, 지연 선택 신호(SELD)가 액티브 논리값인 경우에는 지연 주소 신호(ADDD)는 이전값을 유지한다. 이와 같이 동작하면 상기한 바와 동일한 효과를 얻을 수 있다.
이하 도 5 내지 9를 참조하여 본 발명의 1 실시예에 따른 X 주소 추출기의 각 요소의 일 구현례를 설명하겠다.
도 5는 선택 신호 생성기의 일 구현례이다. 도 5에서 선택 신호 생성기는 /CS, /RAS, /CAS 및 /WE로 구성된 명령 신호(CMD)를 입력으로 받아서 선택 신호(SEL)을 출력한다. 선택 신호 생성기는 3개의 인버터(inverter, 211, 212, 214) 및 1개의 4 입력 낸드 소자(4 input NAND element, 213)로 구성되어 있다. /CS = '0', /RAS = '0', /CAS = '1', /WE = '1'인 경우에, 선택 신호(SEL)가 논리값 '1' 즉 액티브 논리값이 된다.
도 6은 지연기의 구현례이다. 도 6에서 지연기는 선택 신호(SEL)을 입력받아 지연 선택 신호(SELD)를 출력한다. 지연기는 3개의 인버터(221, 224, 225), 1개의 낸드 소자(223) 및 1개의 지연 회로(222)로 구성되어 있다. 지연 회로(222)는 일례로 직렬로 연결된 인버터들로 구성될 수 있다. 선택 신호(SEL)는 인버터(221), 지연회로(222) 및 낸드 소자(223)을 통과함으로써, 액티브 논리값 즉 논리값 '1'에 해당하는 시간 영역이 넓어지고 또한 지연된 신호가 된다. 이는 다시 2개의 인버터(224, 225)를 통과하여 구동 능력이 증가되어 지연 선택 신호(SELD)로 출력된다. 지연기에 있어서, 구동 능력의 증가가 불필요한 경우에는, 지연기는 상기 2개의 인버터(224, 225)를 포함하지 아니할 수도 있다.
도 7은 래치의 일 구현례이다. 도 7에서 래치는 지연 선택 신호(SELD) 및 주소 신호(ADD)를 입력받아 지연 주소 신호(ADDD)를 출력한다. 래치는 3개의 인버터(231, 234, 235), 제 1 클락트 인버터(clocked inverter, 233) 및 제 2 클락트 인버터(234)로 구성되어 있다. 클락트 인버터(233, 234)의 일례가 도 8에 표현되어 있다. 도 8에서 클락트 인버터는 2개의 PMOS(p-channel metal-oxide semiconductor, 236, 237) 및 2개의 NMOS(n-channel metal-oxide semiconductor, 238, 239)로 구성되어 있다. 클락트 인버터에서, 제 2 입력이 논리값 '0'이고 제 3 입력이 논리값 '1'인 경우에는 출력은 제 1 입력이 반전된 신호가 되고, 제 2 입력이 논리값 '1'이고 제 3 입력이 논리값 '0'인 경우에는 출력은 높은 임피던스(high impedence) 상태가 된다. 도 7에서, 지연 선택 신호(SELD)가 논리값 '0'인 경우에는 제 2 클락트 인버터(234)는 제 2 입력이 논리값 '0'이고 제 3 입력이 논리값 '1'이므로 반전된 주소 신호를 출력한다. 이 신호는 다시 반전되어 지연 주소 신호(ADDD)가 된다. 이 경우에는 제 1 클락트 인버터(233)의 출력은 높은 임피던스 상태이다. 지연 선택 신호(SELD)가 논리값 '1'인 경우에는 제 1 클락트 인버터(233)는 제 2 입력이 논리값 '0'이고 제 3 입력이 논리값 '1'이므로 반전된 지연 주소 신호(ADDD)를 출력한다. 이 경우에는 제 2 클락트 인버터(234)의 출력은 높은 임피던스 상태이므로, 지연 주소 신호(ADDD)는 이전 값을 유지한다. 래치는 이와 같은 방식으로 동작하여, 선택 신호가 논리값 '0' 즉 비액티브 논리값인 경우에는 지연 주소 신호(ADDD)는 주소 신호(ADD)를 출력하고, 선택 신호가 논리값 '1' 즉 액티브 논리값인 경우에는 지연 주소 신호(ADDD)는 이전 값을 유지한다.
도 9는 X 주소 스위치의 일 구현례이다. 도 9에서 X 주소 스위치는 선택 신호(SEL) 및 지연 주소 신호(ADDD)를 입력받아 X 주소 신호(XADD)를 출력한다. X 주 소 스위치는 4개의 인버터(241, 243, 244, 245) 및 1개의 패스 트랜지스터(242)를 구비한다. 패스 트랜지스터(242)는 PMOS 트랜지스터와 NMOS 트랜지스터로 구성되며, PMOS 트랜지스터의 한 소스/드레인과 NMOS 트랜지스터의 한 소스/드레인은 연결되어 패스 트랜지스터(242)의 제 1 소스/드레인이 되며, PMOS 트랜지스터의 나머지 소스/드레인과 NMOS 트랜지스터의 나머지 소스/드레인은 연결되어 패스 트랜지스터(242)의 제 2 소스/드레인이 된다. 선택 신호(SEL)가 논리값 '1' 즉 액티브 논리값인 경우에 패스 트랜지스터(242)는 온(on) 상태가 되어 제 1 소스/드레인으로 전달된 지연 주소 신호(ADDD)를 그대로 제 2 소스/드레인으로 전달한다. 이는 2개의 인버터(244, 245)를 통과하여 X 주소 신호(XADD)가 된다. 선택 신호(SEL)가 논리값 '0' 즉 비액티브 논리값인 경우에 패스 트랜지스터(242)는 오프(off) 상태가 되고, 인버터 쌍(243, 244)에 의하여 이전의 X 주소 신호(XADD)는 이전 값이 유지된다. X 주소 스위치는 이와 같은 방식으로 동작하여, 선택 신호(SEL)가 논리값 '1' 즉 액티브 논리값인 경우에만 지연 주소 신호(ADDD)를 X 주소 신호(XADD)로 출력하고, 선택 신호(SEL)가 논리값 '0' 즉 비액티브 논리값인 경우에는 X 주소 신호(XADD)의 값을 유지한다.
이하 도 10을 이용하여 본 발명의 1 실시예에 의한 X 주소 추출기를 포함한 메모리를 설명한다. 도 10은 X 주소 추출기를 포함한 메모리의 일례를 나타낸 도면이다.
도 10에서, 메모리는 X 주소 추출기(310), Y 주소 발생기(320), X 디코더(330), Y 디코더(340) 및 메모리 셀 어레이(350)를 포함한다. 여기에서 X 주소는 로우 주소를, Y 주소는 컬럼 주소를 의미한다. X 주소 추출기(310)는 상기한 본 발명의 1 실시예에 의한 X 주소 추출기이다. Y 주소 발생기(320)는 명령 신호(CMD) 및 주소 신호(ADD)에 따라서 Y 주소를 발생시키는 장치이다. X 디코더(330)는 X 주소 신호(XADD)에 해당하는 로우 선(row line)을 선택하고, Y 디코더(340)는 Y 주소 신호(YADD)에 해당하는 컬럼 선(column line)을 선택한다. 메모리 셀 어레이(350)는 복수개의 메모리 셀이 집적된 장치로써, X 주소 신호(XADD)에 의하여 선택된 로우 선 및 Y 주소 신호(YADD)에 의하여 선택된 컬럼 선에 의하여 선택된 메모리 셀에 데이터(DATA)를 쓰거나 상기 메모리 셀로부터 데이터를 읽는다.
메모리는 이와 같은 방식으로 동작하여, X 주소 추출기(310)에서 추출한 X 주소(XADD) 및 Y 주소 발생기(320)에서 발생한 Y 주소(YADD)에 해당하는 메모리 셀에 데이터(DATA)가 쓰여지거나, 상기 메모리 셀로부터 데이터(DATA)를 읽게 된다.
이하 도 11을 참조하여 본 발명의 1 실시예에 의한 X 주소 추출 방법을 설명한다. 도 11은 X 주소 추출 방법을 설명하기 위한 흐름도이다.
도 11에서 X 주소 추출 방법은 입력되는 명령 신호가 액티브 명령일 경우 소정 기간 액티브 논리값이고, 그 외의 기간 동안에는 비액티브 논리값인 선택 신호를 형성하고, 이를 지연시킨 지연 선택 신호를 형성하는 단계(410), 지연 선택 신호가 비액티브 논리값인 경우 입력되는 주소 신호를 지연 주소 신호로 전달하고 액 티브 논리값인 경우에는 지연 주소 신호를 이전값으로 유지하는 단계(420), 선택 신호가 액티브 논리값인 경우에는 지연 주소 신호를 X 주소 신호로 전달하고, 비액티브 논리값인 경우에는 X 주소 신호를 이전값으로 유지하는 단계(430) 및 X 주소 신호를 출력하는 단계(440)을 포함한다.
또한, 도 11에 표현된 X 주소 추출 방법은 입력되는 명령 신호가 액티브 명령일 경우 소정 기간 액티브 논리값이고, 그 외의 기간 동안에는 비액티브 논리값인 선택 신호를 형성하고, 이를 반전 및 지연시킨 지연 선택 신호를 형성하는 단계(410), 지연 선택 신호가 액티브 논리값인 경우 입력되는 주소 신호를 지연 주소 신호로 전달하고 비액티브 논리값인 경우에는 지연 주소 신호를 이전값으로 유지하는 단계(420), 선택 신호가 액티브 논리값인 경우에는 지연 주소 신호를 X 주소 신호로 전달하고, 비액티브 논리값인 경우에는 X 주소 신호를 이전값으로 유지하는 단계(430) 및 X 주소 신호를 출력하는 단계(440)로 구성될 수도 있다.
X 주소 추출 방법에 따라 동작하면, 주소 신호가 X 주소에서 다른 값으로 변화한 후에, 선택 신호가 액티브 논리값에서 비액티브 논리값로 변화하는 경우에도 정상적으로 동작한다. 즉, 이 경우에도 X 주소 신호(XADD)는 X 주소를 가진다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
본 발명에 의한 X 주소 추출기, X 주소 추출 방법 및 메모리는 주소 신호가 X 주소에서 다른 값으로 변화한 후에, 선택 신호가 논리값 '1'에서 논리값 '0'으로 변화하는 경우에도 정상적으로 동작한다는 효과가 있다.

Claims (12)

  1. 명령 신호 및 입력 주소 신호를 입력 받아 출력 주소 신호를 출력하는 주소 추출기에 있어서,
    상기 명령 신호가 소정의 명령 값을 가지는 경우 소정 기간 액티브 논리값을 출력하고 상기 소정 기간 이외의 기간에는 비액티브 논리값을 출력하는 선택 신호 생성기;
    상기 선택 신호 생성기의 출력 신호를 지연시켜 출력하는 지연기;
    상기 지연기의 출력 신호가 비액티브 논리값인 경우에는 상기 입력 주소 신호를 출력하고, 상기 지연기의 출력 신호가 액티브 논리값인 경우에는 이전의 출력 값을 유지하는 래치; 및
    상기 선택 신호 생성기의 출력 신호가 액티브 논리값인 경우에는 상기 래치의 출력 신호를 상기 출력 주소 신호로 출력하고, 상기 선택 신호 생성기의 출력 신호가 비액티브 논리값인 경우에는 이전의 출력 주소 신호의 값을 유지하는 X 주소 스위치를 포함하되,
    액티브 논리값은 논리값 '1' 및 '0' 중 어느 하나이고, 비액티브 논리값은 논리값 '1' 및 '0' 중 나머지 하나인 것을 특징으로 하는 주소 추출기.
  2. 제 1 항에 있어서,
    상기 지연기의 출력 신호가 액티브 논리값인 기간이 상기 선택 신호 생성기 출력 신호가 액티브 논리값인 기간보다 긴 것을 특징으로 하는 주소 추출기.
  3. 제 1 항에 있어서,
    상기 지연기는
    상기 선택 신호 생성기의 출력 신호를 입력받는 제 1 인버터;
    상기 제 1 인버터의 출력신호를 입력받아 소정기간 지연시켜 출력하는 지연 회로;
    상기 제 1 인버터의 출력 신호 및 상기 지연 회로의 출력 신호를 입력받고, 지연기의 출력 신호를 출력하는 낸드 소자를 포함한 것을 특징으로 하는 주소 추출기.
  4. 제 1 항에 있어서,
    상기 래치는
    제 1 인버터, 제 2 인버터, 제 3 인버터, 제 1 클락트 인버터, 제 2 클락트 인버터를 포함하며,
    상기 제 1 인버터의 입력단은 상기 지연기의 출력 신호를 입력받으며,
    상기 제 2 인버터의 입력단은 상기 제 1 인버터의 출력단과 연결되며,
    상기 제 1 클락트 인버터의 제 1 입력단은 상기 입력 주소 신호를 입력받으고, 제 2 입력단은 상기 제 2 인버터의 출력단과 연결되고, 제 3 입력단은 상기 제 1 인버터의 출력단과 연결되며,
    상기 제 2 클락트 인버터의 제 1 입력단은 상기 제 3 인버터의 출력단과 연결되고, 제 2 입력단은 상기 제 1 인버터의 출력단과 연결되고, 제 3 입력단은 상기 제 2 인버터의 출력단과 연결되며,
    상기 제 1 클락트 인버터의 출력단과 상기 제 2 클락트 인버터의 출력단은 상호 연결되어 상기 제 3 인버터의 입력단에 연결되며,
    상기 제 3 인버터의 출력단은 래치의 출력 신호를 출력하는 것을 특징으로 하는 주소 추출기.
  5. 제 4 항에 있어서, 상기 제 1, 2 클락트 인버터는
    제 1 PMOS 트랜지스터, 제 2 PMOS 트랜지스터, 제 1 NMOS 트랜지스터 및 제 2 NMOS 트랜지스터를 포함하며,
    제 1 입력은 상기 제 1 PMOS 트랜지스터의 게이트 및 상기 제 1 NMOS 트랜지스터의 게이트에 연결되며,
    제 2 입력은 상기 제 2 PMOS 트랜지스터의 게이트에 연결되며,
    제 3 입력은 상기 제 2 NMOS 트랜지스터의 게이트에 연결되며,
    출력은 상기 제 1 PMOS 트랜지스터와 상기 제 1 NMOS 트랜지스터 사이의 노드에 연결되며,
    상기 제 2 PMOS 트랜지스터, 상기 제 1 PMOS 트랜지스터, 상기 제 1 NMOS 트랜지스터 및 상기 제 2 NMOS 트랜지스터는 고전압 전와과 저전압 전원 사이에 직렬 연결되는 것을 특징으로 하는 주소 추출기.
  6. 제 1 항에 있어서, 상기 제 X 주소 스위치는
    제 1 인버터, 제 2 인버터, 제 3 인버터, 제 4 인버터 및 패스 트랜지스터를 포함하며,
    상기 제 1 인버터의 입력단은 상기 선택 신호 생성기의 출력 신호를 입력받으며,
    상기 패스 트랜지스터의 입력단은 상기 래치의 출력 신호가 입력되고, PMOS 게이트는 상기 제 1 인버터의 출력단이 연결되고, NMOS 게이트는 상기 선택 신호 생성기의 출력 신호가 입력되며,
    상기 제 2 인버터의 입력단은 상기 제 3 인버터의 출력단에 연결되며,
    상기 패스 트랜지스터의 출력단과 상기 제 2 인버터의 출력단은 상호 연결되어 상기 제 3 인버터의 입력단에 연결되며,
    상기 제 4 인버터의 입력단은 상기 제 3 인버터의 출력단에 연결되며,
    상기 제 4 인버터의 출력단은 상기 X 주소 추출기의 출력 신호를 출력하는 것을 특징으로 하는 주소 추출기.
  7. 명령 신호 및 입력 주소 신호를 입력 받아 출력 주소 신호를 출력하는 주소 추출기에 있어서,
    상기 명령 신호가 소정의 명령 값을 가지는 경우 소정 기간 액티브 논리값을 출력하고 상기 소정 기간 이외의 기간에는 비액티브 논리값을 출력하는 선택 신호 생성기;
    상기 선택 신호 생성기의 출력 신호를 반전 및 지연시켜 출력하는 지연기;
    상기 지연기의 출력 신호가 액티브 논리값인 경우에는 상기 입력 주소 신호를 출력하고, 상기 지연기의 출력 신호가 비액티브 논리값인 경우에는 출력 값을 그대로 유지하는 래치; 및
    상기 선택 신호 생성기의 출력 신호가 액티브 논리값인 경우에는 상기 래치의 출력 신호를 상기 출력 주소 신호로 출력하고, 상기 선택 신호 생성기의 출력 신호가 비액티브 논리값인 경우에는 출력 주소 신호의 값을 그대로 유지하는 X 주소 스위치를 포함하며,
    액티브 논리값은 논리값 '1' 및 '0' 중 어느 하나이고, 비액티브 논리값은 논리값 '1' 및 '0' 중 나머지 하나인 것을 특징으로 하는 주소 추출기.
  8. 제 7 항에 있어서,
    상기 지연기의 출력 신호가 비액티브 논리값인 기간이 상기 선택 신호 생성기 출력 신호가 액티브 논리값인 기간보다 긴 것을 특징으로 하는 주소 추출기.
  9. 명령 신호 및 입력 주소 신호를 입력받아 출력 주소 신호를 출력하는 주소 추출기로써,
    상기 명령 신호가 소정의 명령 값인지 여부에 따라 서로 다른 논리값을 가지는 선택 신호를 출력하는 선택 신호 생성기;
    상기 선택 신호를 지연시켜 출력하는 지연기;
    상기 지연기의 출력 신호의 논리값이 비액티브 논리값인지 액티브 논리값인지에 따라 상기 입력 주소 신호를 출력하거나, 이전의 출력값을 유지하는 래치; 및
    상기 선택 신호의 논리값이 비액티브 논리값인지 액티브 논리값인지에 따라 상기 래치의 출력 신호를 상기 출력 주소 신호로 출력하거나, 이전의 출력 주소 신호의 값을 유지하는 X 주소 스위치를 포함하는 것을 특징으로 하는 주소 추출기.
  10. 주소 신호 및 명령 신호를 입력받아 로우 주소를 출력하는 제 1 내지 9 항 중 어느 한 항에 의한 로우 주소 추출기;
    상기 주소 신호 및 상기 명령 신호를 입력받아 컬럼 주소를 생성하는 컬럼 주소 생성기;
    상기 로우 주소에 따라서 로우 선을 선택하는 로우 디코더;
    상기 컬럼 주소에 따라서 컬럼 선을 선택하는 컬럼 디코더; 및
    상기 로우 선 및 상기 컬럼 선 중에서 선택된 로우 선 및 선택된 컬럼 선에 해당하는 메모리 셀에 데이터를 쓰거나, 상기 메모리 셀로부터 데이터를 읽는 메모리 셀 어레이를 포함한 것을 특징으로 하는 메모리.
  11. 입력되는 명령 신호가 액티브 명령일 경우 소정 기간 액티브 논리값이고, 그 외의 기간 동안에는 비액티브 논리값인 선택 신호를 형성하고, 이 선택 신호를 지연시킨 지연 선택 신호를 형성하는 단계;
    상기 지연 선택 신호가 비액티브 논리값인 경우 입력 주소 신호를 지연 주소 신호로 전달하고 액티브 논리값인 경우에는 상기 지연 주소 신호를 이전 값으로 유지하는 단계;
    상기 선택 신호가 액티브 논리값인 경우에는 상기 지연 주소 신호를 출력 주소 신호로 전달하고, 비액티브 논리값인 경우에는 상기 출력 주소 신호를 이전값으로 유지하는 단계;
    상기 출력 주소 신호를 출력하는 단계를 포함하되,
    액티브 논리값은 논리값 '1' 및 '0' 중 어느 하나이고, 비액티브 논리값은 논리값 '1' 및 '0' 중 나머지 하나인 것을 특징으로 하는 주소 추출 방법.
  12. 입력되는 명령 신호가 액티브 명령일 경우 소정 기간 액티브 논리값이고, 그 외의 기간 동안에는 비액티브 논리값인 선택 신호를 형성하고, 이 선택 신호를 반전 및 지연시킨 지연 선택 신호를 형성하는 단계;
    상기 지연 선택 신호가 액티브 논리값인 경우 입력 주소 신호를 지연 주소 신호로 전달하고 비액티브 논리값인 경우에는 상기 지연 주소 신호를 이전 값으로 유지하는 단계;
    상기 선택 신호가 액티브 논리값인 경우에는 상기 지연 주소 신호를 출력 주 소 신호로 전달하고, 비액티브 논리값인 경우에는 상기 출력 주소 신호를 이전값으로 유지하는 단계;
    상기 출력 주소 신호를 출력하는 단계를 포함하되,
    액티브 논리값은 논리값 '1' 및 '0' 중 어느 하나이고, 비액티브 논리값은 논리값 '1' 및 '0' 중 나머지 하나인 것을 특징으로 하는 주소 추출 방법.
KR1020030091673A 2003-12-15 2003-12-15 고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리 KR100541161B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030091673A KR100541161B1 (ko) 2003-12-15 2003-12-15 고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리
US10/878,443 US7042797B2 (en) 2003-12-15 2004-06-28 X-address extractor and method for extracting X-address in memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030091673A KR100541161B1 (ko) 2003-12-15 2003-12-15 고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리

Publications (2)

Publication Number Publication Date
KR20050059948A KR20050059948A (ko) 2005-06-21
KR100541161B1 true KR100541161B1 (ko) 2006-01-10

Family

ID=34651479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030091673A KR100541161B1 (ko) 2003-12-15 2003-12-15 고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리

Country Status (2)

Country Link
US (1) US7042797B2 (ko)
KR (1) KR100541161B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712539B1 (ko) 2005-11-23 2007-04-30 삼성전자주식회사 반도체 메모리 장치의 칼럼 디코더 및 반도체 메모리장치의 칼럼 선택 라인 신호 발생 방법
US7844798B2 (en) * 2007-12-13 2010-11-30 Qimonda Ag Command protocol for integrated circuits
KR101959853B1 (ko) 2012-04-09 2019-03-19 삼성전자주식회사 분할 어드레싱 방식 자기 랜덤 액세스 메모리 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090165B2 (ja) * 1999-11-22 2008-05-28 富士通株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US20050128856A1 (en) 2005-06-16
KR20050059948A (ko) 2005-06-21
US7042797B2 (en) 2006-05-09

Similar Documents

Publication Publication Date Title
KR100673904B1 (ko) 반도체메모리소자
US8040751B2 (en) Semiconductor memory device
US6421291B1 (en) Semiconductor memory device having high data input/output frequency and capable of efficiently testing circuit associated with data input/output
US6185151B1 (en) Synchronous memory device with programmable write cycle and data write method using the same
US8437209B2 (en) Integrated circuit
KR100638748B1 (ko) 반도체메모리소자
GB2373906A (en) High speed wafer level test of a semiconductor memory device
US6122220A (en) Circuits and methods for generating internal signals for integrated circuits by dynamic inversion and resetting
US5323355A (en) Semiconductor memory device
KR100851991B1 (ko) 반도체 메모리 장치의 리드/라이트 동작 제어회로 및 방법
GB2371663A (en) Semiconductor memory device
US6950357B2 (en) Test mode flag signal generator of semiconductor memory device
KR100541161B1 (ko) 고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리
GB2355562A (en) Memory having data switching circuits
KR100541160B1 (ko) 고속 동작에 적합한 ｘ 주소 추출기 및 메모리
KR100798795B1 (ko) 내부 어드레스 생성장치 및 그의 구동방법
US6011745A (en) Semiconductor memory system with bank switching control
US6301189B1 (en) Apparatus for generating write control signals applicable to double data rate SDRAM
US6876564B2 (en) Integrated circuit device and method for applying different types of signals to internal circuit via one pin
KR20030039179A (ko) 싱글 엔디드 스트로브 모드와 디퍼렌셜 스트로브 모드상호간의 모드 변환이 가능한 동기식 반도체 메모리 장치
JP2002313080A (ja) 半導体記憶装置
KR100649059B1 (ko) 반도체 집적 회로
KR100728971B1 (ko) 카스 레이턴시에 따른 데이터 출력 클록 제어 회로
KR100219491B1 (ko) 자동 프리차지 뱅크 선택 회로
US7509451B2 (en) Method and circuit for updating a software register in semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141010

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee