JP4090165B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4090165B2 JP4090165B2 JP33152499A JP33152499A JP4090165B2 JP 4090165 B2 JP4090165 B2 JP 4090165B2 JP 33152499 A JP33152499 A JP 33152499A JP 33152499 A JP33152499 A JP 33152499A JP 4090165 B2 JP4090165 B2 JP 4090165B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- data
- memory device
- semiconductor memory
- write data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体記憶装置に関し、特に、遅延書き込み（ディレイドライト：Delayed Write または Late Write と呼ばれる）方式を適用した半導体記憶装置に関する。
近年、コンピュータやその他の情報処理機器を構成する部品の性能は大きく向上しており、例えば、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等の半導体記憶装置には、動作の高速化およびデータ転送レートの向上が求められている。データ転送レートを向上させるためには、バスの使用効率を上げることが重要であるが、その１つの手法としてディレイドライト（Delayed Write:遅延書き込み) 方式が提案されている。しかしながら、ディレイドライトを適用した半導体記憶装置は、書き込み用のデータを保持するレジスタが必要となるため、データ量の増大に伴ってチップ面積の増大およびコストアップ等の要因となっている。そこで、書き込み用のデータを保持するためのレジスタを新たに設けることなく、データ転送レートを向上させた半導体記憶装置の提供が要望されている。
【０００２】
【従来の技術】
図１および図２は従来の半導体記憶装置の一構成例を示すブロック図であり、ＳＤＲＡＭの一例を概略的に示すものである。図１および図２において、参照符号１１１は入力バッファ、１１２はコマンドデコーダ、１１３はアドレスバッファ、１１４は入力バッファ・ラッチ、１１５はデータＩ／Ｏバッファ・レジスタ、１１６はコマンドラッチ、１１７および１１８はシリパラ変換器（シリアル−パラレル変換器）、１１９はパラシリ変換器（パラレル−シリアル変換器）、１２０はシフトレジスタ、そして、１２１は制御回路を示している。さらに、参照符号１２２はオシレータ（ＯＳＣ）、１２３リフレッシュアドレスカウンタ、１２４はスイッチ、１２５はデータマスク回路、１２６はライトアンプ、１２７はセンスバッファ、１２８はアドレスレジスタ、そして、１２９はデータレジスタを示している。
【０００３】
入力バッファ１１１は、外部から供給されるクロックＣＬＫをバッファリングして各回路へ供給するものであり、また、コマンドデコーダ１１２は、外部からのコマンドをデコードし、コマンドラッチ１１６およびシフトレジスタ１２０を介して制御回路１２１、入力バッファ・ラッチ１１４およびデータＩ／Ｏバッファ・レジスタ１１５へデコードされたコマンドを供給する。なお、シフトレジスタ１２０は、例えば、書き込みレイテンシ（Write Latency)が２以上の場合（書き込みレイテンシ≧２：例えば、後述する図４の場合）には必要であるが、書き込みレイテンシが０，１の場合（書き込みレイテンシ＝０，１）には不要である。
【０００４】
制御回路１２１は、デコードされた読み出しおよび書き込みコマンド（READ, WRITE)に応じてメモリコア部の各メモリブロック１０３にイネーブル信号を供給して制御する。各メモリブロック１０３は、ロウアドレスに応じてメモリセル（メモリセルアレイ）１３２のワード線（ＷＬ）を制御するロウデコーダ１３１、コラムアドレスに応じてコラム（ビット線ＢＬ，／ＢＬ）を制御するコラムデコーダ１３３、および、読み出しおよび書き込み制御を行うセンスアンプ・ライトスイッチ１３４を備え、それぞれ制御回路１２１からのロウイネーブル、コラムイネーブル、および、リードイネーブル並びにライトイネーブルの各イネーブル信号により制御され、メモリセル１３２に対する読み出しおよび書き込み処理が行われる。
【０００５】
制御回路１２１の出力（リフレッシュ制御信号）は、リフレッシュアドレスカウンタ１２３およびアドレス切り換えスイッチ１２４へ供給され、アドレスバッファを介して供給される外部アドレスとリフレッシュ動作時の内部アドレス（オシレータ１２２を用いて生成されるリフレッシュアドレス）とを切り換えて通常動作（読み出しおよび書き込み動作）およびリフレッシュ動作の制御を行うようになっている。ここで、書き込みデータは、ライトアンプ１２６を介してメモリコア部（メモリブロック１０３）へ入力され、また、読み出しデータは、メモリコア部からセンスバッファ１２７を介して出力される。
【０００６】
データＩ／Ｏバッファ・レジスタ１１５は、外部から供給される書き込みデータおよびメモリセル１３２からの読み出しデータの入出力処理を行うものであり、書き込み時には、データのシリアル−パラレル変換を行うシリパラ変換器１１８を介して、書き込みデータＤＱ０〜ＤＱｎをライトアンプ１２６へ供給する。また、読み出し時には、データのパラレル−シリアル変換を行うパラシリ変換器１１９を介して、センスバッファ１２７からの読み出しデータがデータＩ／Ｏバッファ・レジスタ１１５に入力され、その読み出しデータが外部（外部データバス）へ出力される。ここで、マスク信号用のデータＤＭは、例えば、書き込み用データＤＱ０〜ＤＱｎと共に外部から供給され、入力バッファ・ラッチ１１４およびシリパラ変換器１１７を介してマスク信号ＭＡＳＫとしてデータマスク回路１２５へ供給される。これにより、対応する書き込みデータのマスク制御が行われる。なお、マスク信号ＭＡＳＫは、例えば、書き込みコマンド信号の一部としてアドレスコード等の手段により外部から与えられる場合もある。
【０００７】
ここで、後述する図５のように、例えば、ディレイドライト方式を適用する場合には、図１および図２の半導体記憶装置においては、書き込みアドレスを保持するアドレスレジスタ１２８および書き込み用のデータを保持するデータレジスタ１２９が必要になる。
図３〜図５は従来の半導体記憶装置の動作を説明するためのタイミング図であり、図３は読み出しレイテンシ＝２で書き込みレイテンシ＝０の一般的なＳＤＲＡＭの動作を示し、図４は読み出しレイテンシ＝書き込みレイテンシ＝２のＳＤＲＡＭの動作を示し、図５はディレイドライト方式を適用したＳＤＲＡＭの動作を示している。
【０００８】
図３に示されるように、一般的なＳＤＲＡＭは、例えば、読み出しレイテンシ＝２、書き込みレイテンシ＝０であるが、外部からの読み出しコマンド（ＣＯＭＭＡＮＤ）であるＲＥＡＤ０およびＲＥＡＤ１が入力されると、それから２クロック後に読み出しデータＱ００，Ｑ０１およびＱ１０，Ｑ１１が出力される。ここで、読み出しデータＱ００，Ｑ０１は読み出しコマンドＲＥＡＤ０に対応し、また、読み出しデータＱ１０，Ｑ１１は読み出しコマンドＲＥＡＤ１に対応する。そして、読み出し処理（ＲＥＡＤ０，ＲＥＡＤ１）の後に、書き込み処理（ＷＲＩＴＥ Ａ）を行う場合、書き込みレイテンシ＝０なので、書き込みコマンド（ＷＲＩＴＥ Ａ）と同時に書き込み用のデータＤＡ０，ＤＡ１が供給される。
【０００９】
この図３に示すような一般的なＳＤＲＡＭにおいては、読み出しコマンドＲＥＡＤ０，ＲＥＡＤ１により読み出されたデータＱ００，Ｑ０１；Ｑ１０，Ｑ１１が出力された後に、外部から書き込み用のデータＤＡ０，ＤＡ１が与えられるために、直前の読み出しコマンドＲＥＡＤ１を入力してから時間ＷＴ１だけ経過した後でないと書き込みコマンドＷＲＩＴＥ Ａを入力することができず、この時間ＷＴ１が無駄な時間となってデータの転送レート（データバスの使用効率）が低下するとになる。なお、書き込みコマンドＷＲＩＴＥ ＡによりデータＤＡ０，ＤＡ１が実際にメモリセルに書き込まれるのは、例えば、コマンドＷＲＩＴＥＡから２クロック後になる。
【００１０】
図４に示されるように、読み出しレイテンシ＝書き込みレイテンシ＝２のＳＤＲＡＭでは、書き込みコマンドＷＲＩＴＥ Ａを入力してから２クロック後に対応する書き込み用のデータＤＡ０，ＤＡ１を供給すればよいため、すなわち、書き込み用のデータＤＡ０から２クロック前に書き込みコマンドＷＲＩＴＥ Ａを入力することができるために、直前の読み出しコマンドＲＥＡＤ１と書き込みコマンドＷＲＩＴＥ Ａとの間の時間ＷＴ２を、図３のＳＤＲＡＭ（時間ＷＴ１）よりも大幅に短縮することができる。これは、例えば、書き込みコマンドが連続するような場合にはデータの転送レート（データバスの使用効率）を向上させることができるが、図４に示すように、書き込みコマンドＷＲＩＴＥ Ａの直後に、再び読み出しコマンドＲＥＡＤ２が入力する場合には、書き込みコマンドＷＲＩＴＥ ＡによりデータＤＡ０，ＤＡ１が取り込まれるのは図３の一般的なＳＤＲＡＭと同じタイミングとなり、従って、次の読み出しコマンドＲＥＡＤ２により読み出したデータ（Ｑ２０，Ｑ２１）を出力するのも図３のＳＤＲＡＭと同じタイミングとなって、データの転送レートの向上は望めない。
【００１１】
ここで、図４のＳＤＲＡＭように、書き込みレイテンシ＝２の場合には、書き込みコマンド（ＷＲＩＴＥ）を１クロック分シフトさせるシフトレジスタ（１２０）が必要なのは前述した通りである。なお、図４のように、読み出しレイテンシ＝書き込みレイテンシ＝２の場合もディレイドライト（Delayed Write, Late write)と呼ぶこともあるが、この場合には、後述の図５に示すＳＤＲＡＭのように、レジスタ（アドレスレジスタ１２８およびデータレジスタ１２９）を設ける必要は無いものの、条件（例えば、読み出し処理と書き込み処理を交互に行うような場合）によっては、データの転送レートを向上させることはできない。
【００１２】
図５に示されるように、ディレイドライト方式を適用したＳＤＲＡＭは、上述した図４と同様に、直前の読み出しコマンドＲＥＡＤ１と書き込みコマンドＷＲＩＴＥ Ａとの間を時間ＷＴ２とすることができる。このディレイドライト方式を適用したＳＤＲＡＭは、書き込みコマンドＷＲＩＴＥ Ａに対応する書き込み用のデータＤＡ０，ＤＡ１を次の書き込みコマンド（ＷＲＩＴＥ Ｂ）が入力するタイミングで書き込むものであり、従って、次の書き込みコマンド（ＷＲＩＴＥ Ｂ）が入力するまで、前の書き込みコマンドＷＲＩＴＥ Ａの書き込みデータＤＡ０，ＤＡ１をレジスタ（データレジスタ１２９）に保持すると共に、その書き込みアドレスもレジスタ（アドレスレジスタ１２８）に保持しておく必要がある。
【００１３】
すなわち、ディレイドライト方式を適用したＳＤＲＡＭは、そのＳＤＲＡＭ内に書き込み用のデータとそれに対応するアドレスを保持（記憶）するレジスタ（１２９，１２８）を備え、書き込みコマンド（ＷＲＩＴＥ Ａ）が入力されたら、書き込みデータ（ＤＡ０，ＤＡ１）とアドレスを一時的に記憶しておき、読み出しコマンドが途切れた場合や次ぎの書き込みコマンド（ＷＲＩＴＥ Ｂ）が入力された場合に、各レジスタから書き込みデータ（ＤＡ０，ＤＡ１）とそのアドレスを取り出して書き込み処理を行うものである。これにより、書き込みコマンド（ＷＲＩＴＥ Ａ）の直後に読み出しコマンド（ＲＥＡＤ２）を入力することが可能となり、データバスの使用効率を大幅に向上させることができる。
【００１４】
【発明が解決しようとする課題】
上述したように、図５に示すようなディレイドライト方式を適用した半導体記憶装置（ＳＤＲＡＭ）は、データの転送レート（データバスの使用効率）を向上させることができて有効なものであるが、書き込みデータを保持するデータレジスタ（１２９）、および、この書き込みデータのアドレスを保持するアドレスレジスタ（１２８）を設ける必要がある。
【００１５】
ところで、近年の半導体記憶装置は、データ転送レートの上昇に伴ってデータバス幅が増大し（例えば、６４ビット等）、また、ＤＤＲ（Double Data Late）方式のような連続的にシリアルにデータを入力し、内部でパラレルデータに変換して一度に書き込むといった一度の書き込み動作におけるデータ量は益々大きくなる一方である。そのため、上記のディレイドライト方式を適用した場合に必要となるレジスタ（特に、書き込み用のデータを一時的に保持しておくためのデータレジスタ１２９）を設けることは、チップ面積の増大につながるだけでなく、コストアップの要因にもなる。
【００１６】
なお、上述した問題は、ＳＤＲＡＭやＤＤＲ方式のＤＲＡＭに限定されるものではなく、例えば、ダイレクトラムバスＤＲＡＭ（Direct Rambus DRAM) やＤＲＡＭ以外のＳＲＡＭ（Static Random Access Memory)等の様々な半導体記憶装置における問題でもある。
本発明は、上述した従来の半導体記憶装置が有する課題に鑑み、書き込み用のデータを保持するためのレジスタを新たに設けることなく、データ転送レートを向上させた半導体記憶装置の提供を目的とする。
【００１７】
【課題を解決するための手段】
本発明によれば、メモリセルに接続されたビット線と、ライトアンプと、センスバッファと、前記ライトアンプからの書き込みデータを前記ビット線に伝達する書き込み用データ線と、前記ビット線の読み出しデータを前記センスバッファに伝達する読み出し用データ線とを備え、前記ライトアンプは、第１の書き込みコマンドに応じて入力される第１の書き込みデータを保持するデータラッチ手段と、前記第１の書き込みデータの有効／無効を表すマスク情報を受け取りそれを保持するマスク情報保持手段と、前記データラッチ手段に保持された前記第１の書き込みデータ、および、前記マスク情報保持手段からのマスク信号を受け取って前記書き込み用データ線に出力する書き込みデータを制御する出力手段と、を備えた半導体記憶装置であって、該出力手段により、前記第１の書き込みデータが有効ならば、前記第１の書き込みコマンドの入力に応じて、前記第１の書き込みデータを前記書き込み用データ線に出力保持し、前記第１の書き込みデータが無効ならば、前記第１の書き込みコマンドの入力に対して、前記第１の書き込みデータを前記書き込み用データ線には出力しないようにするものであり、該半導体記憶装置は、前記第１の書き込みコマンドの次に入力される第２の書き込みコマンドの入力により、前記書き込み用データ線に出力保持されている前記第１の書き込みデータを前記メモリセルに書き込むことを特徴とする半導体記憶装置が提供される。
【００１８】
［備 考］
１．読み出し用データ線および書き込み用データ線を有する半導体記憶装置であって、
データを前記書き込み用データ線に保持するデータ保持手段と、該書き込み用データ線に保持しているデータをメモリセルに書き込むデータ書き込み手段とを具備することを特徴とする半導体記憶装置。
【００１９】
２．項目１に記載の半導体記憶装置において、該半導体記憶装置は、前記読み出し用データ線に接続され前記メモリセルからデータを読み出すセンスアンプ部と、前記書き込み用データ線に接続され該メモリセルにデータを書き込むライトスイッチ部とを有するセンスアンプ・ライトスイッチを備えていることを特徴とする半導体記憶装置。
【００２０】
３．項目２に記載の半導体記憶装置において、前記センスアンプ・ライトスイッチはメモリコア部に設けられ、前記読み出し用データ線および前記書き込み用データ線は該メモリコア部において分離されていることを特徴とする半導体記憶装置。
４．項目２に記載の半導体記憶装置において、該半導体記憶装置は、前記書き込み用データ線を駆動するライトアンプを備え、該ライトアンプは、該書き込み用データ線に書き込みデータを出力しそれを保持することを特徴とする半導体記憶装置。
【００２１】
５．項目１に記載の半導体記憶装置において、該半導体記憶装置は、前記書き込みデータの有効／無効を表すマスク情報を受け取りそれを保持するマスク情報保持手段を備えることを特徴とする半導体記憶装置。
６．項目５に記載の半導体記憶装置において、前記マスク情報は、前記書き込みデータと共に入力されることを特徴とする半導体記憶装置。
【００２２】
７．項目５に記載の半導体記憶装置において、前記マスク情報保持手段は、前記書き込み用データ線を駆動するライトアンプに設けられていることを特徴とする半導体記憶装置。
８．項目５に記載の半導体記憶装置において、該半導体記憶装置は、前記書き込みデータを無効とする際に前記書き込み用データ線を開放状態に制御する開放制御手段を備えていることを特徴とする半導体記憶装置。
【００２３】
９．項目５に記載の半導体記憶装置において、前記書き込み用データ線は相補の信号線であり、該半導体記憶装置は、前記書き込みデータを無効とする際に該相補の書き込み用データ線を同一電位に制御する同一電位制御手段を備えていることを特徴とする半導体記憶装置。
１０．項目５に記載の半導体記憶装置において、前記マスク情報保持手段に保持されたマスク情報は、前記センスアンプ・ライトスイッチに供給され、該マスク情報に基づいたメモリセルに対する書き込み制御が行われることを特徴とする半導体記憶装置。
【００２４】
１１．項目５に記載の半導体記憶装置において、前記マスク情報保持手段に保持されたマスク情報は、前記メモリコア部に設けられたデコーダに供給され、該マスク情報に基づいたメモリセルに対する書き込み制御が行われることを特徴とする半導体記憶装置。
１２．項目１１に記載の半導体記憶装置において、前記マスク情報に基づいて書き込み制御が行われるデコーダは、コラムデコーダであることを特徴とする半導体記憶装置。
【００２５】
１３．項目５に記載の半導体記憶装置において、前記書き込み用データ線に書き込みデータを出力しそれを保持するライトアンプは、前記マスク情報およびデータ無効信号により当該ライトアンプが保持する書き込みデータの有効／無効を制御することを特徴とする半導体記憶装置。
１４．項目１３に記載の半導体記憶装置において、前記マスク情報保持手段は、前記書き込み用データ線に保持された書き込みデータが前記メモリセルに書き込まれたら、前記データ無効信号により前記ライトアンプが保持する書き込みデータを無効にすることを特徴とする半導体記憶装置。
【００２６】
１５．項目１３に記載の半導体記憶装置において、該半導体記憶装置はダイナミック型メモリであり、前記データ無効信号は、該ダイナミック型メモリのリフレッシュ動作に関連して発行されることを特徴とする半導体記憶装置。
１６．項目１〜１５のいずれか１項に記載の半導体記憶装置において、
前記データは、書き込みコマンドに応じて入力された書き込みデータであり、前記データ保持手段は、第１の書き込みコマンドに対応した第１の書き込みデータを保持し、そして、
前記データ書き込み手段は、前記第１の書き込みコマンドの次に入力される第２の書き込みコマンドの入力により、前記第１の書き込みデータを前記メモリセルに書き込むことを特徴とする半導体記憶装置。
【００２７】
１７．読み出し用データ線および書き込み用データ線を有する半導体記憶装置であって、
書き込みデータに対応して入力されるアドレス情報を保持するアドレス情報保持手段とを備え、
該アドレス情報保持手段に保持しているアドレスにアクセスがあった場合には、当該アドレスに対応したメモリセルに対して書き込み用データ線に保持されたデータを書き込むことを特徴とする半導体記憶装置。
【００２８】
１８．項目１７に記載の半導体記憶装置において、該半導体記憶装置は、
書き込み用データ線に書き込みデータを出力しそれを保持するライトアンプと、
受信したアドレス情報および前記アドレス情報保持手段に保持されたアドレス情報を比較するアドレス比較器と、
該アドレス比較器の比較結果に基づいて前記メモリセルからのデータまたは前記ライトアンプからのデータを選択するデータセレクタとを備えることを特徴とする半導体記憶装置。
【００２９】
１９．項目１８に記載の半導体記憶装置において、前記データセレクタは、さらに、前記書き込みデータの有効／無効を表すマスク情報に基づいて前記メモリセルからのデータまたは前記ライトアンプからのデータを選択することを特徴とする半導体記憶装置。
２０．項目１７に記載の半導体記憶装置において、該半導体記憶装置は、
前記書き込み用データ線に書き込みデータを出力しそれを保持するライトアンプと、
受信したアドレス情報および前記アドレス情報保持手段に保持されたアドレス情報を比較するアドレス比較器とを備え、該アドレス比較器の比較結果に基づいて前記書き込み用データ線に保持されたデータを前記メモリセルに書き込む書むことを備えることを特徴とする半導体記憶装置。
【００３０】
２１．項目２０に記載の半導体記憶装置において、前記アドレス比較器の比較結果に基づいて前記書き込み用データ線に保持されたデータを前記メモリセルに書き込む書き込むと共に、該データを前記読み出し用データ線にに伝達することを特徴とする半導体記憶装置。
【００３１】
【発明の実施の形態】
以下、本発明に係る半導体記憶装置の実施例を図面を参照して詳述する。
図６および図７は本発明に係る半導体記憶装置の第１実施例を示すブロック図であり、ＳＤＲＡＭの一例を概略的に示すものである。図６および図７において、参照符号１１は入力バッファ、１２はコマンドデコーダ、１３はアドレスバッファ、１４は入力バッファ・ラッチ、１５はデータＩ／Ｏバッファ・レジスタ、１７および１８はシリパラ変換器（シリアル−パラレル変換器）、１９はパラシリ変換器（パラレル−シリアル変換器）、２０はシフトレジスタ、そして、２１は制御回路を示している。また、参照符号２２はオシレータ（ＯＳＣ）、２３リフレッシュアドレスカウンタ、２４はスイッチ、２７はセンスバッファ、２９はデータレジスタ、４１は読み出しコマンドラッチ、４２は書き込みコマンドラッチ、４３は遅延回路、４４はアドレス比較器、そして、４５はスイッチを示している。さらに、参照符号５はアドレスレジスタ、６はライトアンプ、７はデータセレケタ、３はメモリブロック（メモリコア部）、３１はロウデコーダ、３２はメモリセル（メモリセルアレイ）、３３はコラムデコーダ、そして、３４はセンスアンプ・ライトスイッチを示している。
【００３２】
入力バッファ１１は、外部から供給されるクロックＣＬＫをバッファリングして各回路へ供給するものであり、また、コマンドデコーダ１２は、外部からのコマンドをデコードして読み出しコマンドおよび書き込みコマンドをそれぞれ読み出しコマンドラッチ４１および書き込みコマンドラッチ４２へ供給する。ここで、読み出しコマンドラッチ４１の出力は制御回路２１へ供給され、また、書き込みコマンドラッチ４２の出力は制御回路２１、シフトレジスタ２０およびアドレスエジスタ５へ供給される。シフトレジスタ２０の出力は、入力イネーブル信号として入力バッファ・ラッチ１４およびデータＩ／Ｏバッファ・レジスタ１５へ供給される。
【００３３】
制御回路２１は、入力された読み出しおよび書き込みコマンドに応じてメモリコア部の各メモリブロックにイネーブル信号を供給して制御する。各メモリブロック３は、ロウアドレスに応じてメモリセル（メモリセルアレイ）３２のワード線（ＷＬ）を制御するロウデコーダ３１、コラムアドレスに応じてコラム（ビット線ＢＬ，／ＢＬ）を制御するコラムデコーダ３３、および、読み出しおよび書き込み制御を行うセンスアンプ・ライトスイッチ３４を備え、それぞれ制御回路２１からのロウイネーブル、コラムイネーブル、および、リードイネーブル並びにライトイネーブルの各イネーブル信号により制御され、メモリセル３２に対する読み出しおよび書き込み処理が行われる。
【００３４】
制御回路２１の出力（リフレッシュ制御信号）は、リフレッシュアドレスカウンタ２３およびアドレス切り換えスイッチ２４へ供給され、アドレスバッファ１３を介して供給される外部アドレスとリフレッシュ動作時の内部アドレス（オシレータ２２を用いて生成されるリフレッシュアドレスカウンタ２３の出力：リフレッシュアドレス）とを切り換えて通常動作（読み出しおよび書き込み動作）およびリフレッシュ動作の制御を行うようになっている。ここで、書き込みデータは、ライトアンプ（ラッチ）６を介してメモリコア部（ブロック３）へ入力され、また、読み出しデータは、メモリコア部からセンスバッファ２７およびデータセレクタ７を介して出力される。なお、本第１実施例の特徴であるライトアンプ６の動作等に関しては後に詳述する。
【００３５】
データＩ／Ｏバッファ・レジスタ１５は、外部から供給される書き込みデータおよびメモリセル３２からの読み出しデータの入出力処理を行うものであり、書き込み時には、データのシリアル−パラレル変換を行うシリパラ変換器１８を介して、書き込みデータＤＱ０〜ＤＱｎをライトアンプ６へ供給する。また、読み出し時には、データのパラレル−シリアル変換を行うパラシリ変換器１９を介して、データセレクタ７からの読み出しデータがデータＩ／Ｏバッファ・レジスタ１５に入力され、その読み出しデータが外部（外部データバス）へ出力される。ここで、マスク信号用のデータＤＭは、例えば、書き込み用データＤＱ０〜ＤＱｎと共に外部から供給され、入力バッファ・ラッチ１４およびシリパラ変換器１７を介してマスク信号ＭＡＳＫとしてライトアンプ６へ供給される。なお、マスク信号ＭＡＳＫは、例えば、書き込みコマンド信号の一部としてアドレスコード等の手段により外部から与えられる場合もある。
【００３６】
図６および図７に示されるように、本第１実施例においては、書き込みコマンドに対応して入力されたアドレスはアドレスレジスタ５に保持され、また、書き込みコマンドに対応して入力されたデータ（書き込みデータ）はライトアンプ６に送られてライトデータバスに保持される。なお、アドレスレジスタ５の手前に設けられた遅延回路４３は、書き込みレイテンシの分だけアドレスのタイミングを遅らせてレジスタ５に入るようにするためのものである。また、書き込みコマンドは、シフトレジスタ２０を介さないで制御回路２１に入力され、また、入力バッファ・ラッチ１４およびデータＩ／Ｏバッファ・レジスタ１５に供給される入力イネーブル信号は、シフトレジスタ２０を介して発生される。これは、書き込みコマンドが入力したら、メモリセル３２への書き込みを、アドレスレジスタ５のアドレスおよびライトデータバス（ＷＲＩＴＥ ＤＢ）に保持されたデータにより直ちにに実行し、その後に、次の書き込みデータの取り込みを行うためである。
【００３７】
ここで、以下の説明で頻出するマスク関係の信号について簡単に説明しておく。まず、マスク信号ＭＡＳＫは、書き込みデータＤＱ０〜ＤＱｎと一緒に外部から供給される信号ＤＭから生成されるものであるが、前述したように、例えば、書き込みコマンドの一部として外部から供給することもできる。データ無効信号ＤＩＳ１，ＤＩＳ２は、制御回路２１がライトアンプ６に対して書き込みデータの無効化を指示するための信号である。データ無効状態信号ＭＡＳＫＸ，ＭＡＳＫＺは、マスク信号ＭＡＳＫおよびデータ無効信号ＤＩＳ１，ＤＩＳ２に基づいて書き込みデータを無効化するための信号である。ここで、データ無効状態信号ＭＡＳＫＸとＭＡＳＫＺは相補信号で、データを無効化する場合は、ＭＡＳＫＸが低レベル“Ｌ”でＭＡＳＫＺが高レベル“Ｈ”となる。
【００３８】
図８および図９は本発明の半導体記憶装置の第１実施例における動作の一例を説明するためのタイミング図であり、読み出し動作と書き込み動作が混在した場合の動作を示すものである。
図８および図９に示されるように、まず、外部から読み出しコマンドＲＥＡＤ０が入力されると、ビット線ＢＬ，／ＢＬに対応するデータＱ０が読み出され、この読み出しデータは、リードデータバスからセンスバッファ２７およびデータセレクタ７を介して読み出しコモンデータバス（ＲＥＡＤ ＣＤＢ）に伝えられ、パラシリ変換器１９およびデータＩ／Ｏバッファ・レジスタ１５を介して読み出しデータＱ００，Ｑ０１として出力される。なお、本実施例では、読み出しレイテンシは２となっている。
【００３９】
そして、外部から読み出しコマンドＲＥＡＤ０，ＲＥＡＤ１に続いて（時間ＷＴ２の後に）書き込みコマンドＷＲＩＴＥ Ｂが入力されると、アドレスレジスタ（５）およびライトデータバス（ＷＲＩＴＥ ＤＢ）に保持された『ＡＤＤＲＥＳＳ−Ａ』および『ＤＡ０〜ＤＡ１』の情報（直前の書き込みコマンド（ＷＲＩＴＥ Ａ：図示しない）によるもの）により、メモリセル（３２）への書き込み（ビット線ＢＬ，／ＢＬ：ＤＡ）が行われる。そして、今回入力した書き込みコマンドＷＲＩＴＥ Ｂに対応する書き込みデータ（ＤＢ０〜ＤＢ１）とマスク信号ＭＡＳＫ（ＤＭＢ０，ＤＭＢ１）がライトアンプ６に転送されて保持される。
【００４０】
すなわち、外部からの書き込みデータ（ＤＢ０〜ＤＢ１）は、データＩ／Ｏバッファ・レジスタ１５およびシリパラ変換器１８を介して書き込みコモンデータバス（ＷＲＩＴＥ ＣＤＢ）に伝えられてライトアンプ６へ供給される。また、外部からのマスク信号は、入力バッファ・ラッチ１４およびシリパラ変換器１７を介してマスクデータＭＡＳＫ（ＤＭＢ０，ＤＭＢ１）としてライトアンプ６に供給される。このとき、ライトアンプ６とコラムデコーダ３３との間のライトデータバス（ＷＲＩＴＥ ＤＢ）にもそのデータが保持されることになる。なお、書き込みコマンドＷＲＩＴＥ Ｂに対応するアドレス（ＡＤＤＲＥＳＳ−Ｂ）は、アドレスレジスタ５に格納される。
【００４１】
その後、図８および図９に示されるように、読み出しコマンドＲＥＡＤ２，ＲＥＡＤ３，ＲＥＡＤ４と続き、次に書き込みコマンドＷＲＩＴＥ Ｃが入力されると、アドレスレジスタ５に保持されている直前の書き込みコマンドＷＲＩＴＥＢに対応するアドレスＡＤＤＲＥＳＳ−Ｂと、ライトデータバス（ＷＲＩＴＥＤＢ）に保持されている直前の書き込みコマンドＷＲＩＴＥ Ｂに対応する情報（書き込みデータＤＢ０〜ＤＢ１およびマスクデータＤＭＢ０，ＤＭＢ１）によりメモリセル３２への書き込み（ビット線ＢＬ，／ＢＬ：ＤＢ）が行われる。なお、アドレスレジスタ５およびライトアンプ６等の具体的な回路例は、後に、図面を参照して詳述する。
【００４２】
図１０および図１１は本発明の半導体記憶装置の第１実施例における動作の他の例を説明するためのタイミング図であり、上述した図８および図９の動作において、書き込みコマンドＷＲＩＴＥ Ｂにマスクがかかった場合を示すものである。
図１０および図１１に示されるように、書き込みコマンドＷＲＩＴＥ Ｂにマスクがかかった場合には、例えば、マスク信号ＭＡＳＫが書き込みコマンドＷＲＩＴＥ Ｂに対応する書き込みデータＤＢ０，ＤＢ１が入力するタイミングで高レベル“Ｈ”となり、これを受けてデータ無効状態信号ＭＡＳＫＺが高レベル“Ｈ”となり、書き込みデータＤＢ０，ＤＢ１が無効化され、その結果、ライトデータバス（ＷＲＩＴＥ ＤＢ）は中間レベルを保持することになる。すなわち、次の書き込みコマンドＷＲＩＴＥ Ｃが入力してもメモリセルに対する書き込みは行われず、ビット線ＢＬ，／ＢＬには、アドレスＡＤＤＲＥＳＳ−Ｂに対応するメモリセル（３２）が元々保持していたデータ（ＱＢ）が現れるだけで、書き込みデータＤＢ０，ＤＢ１による書き替えは行われないことになる。なお、例えば、書き込みコマンドＷＲＩＴＥ Ｂに対応する書き込みデータＤＢ０およびＤＢ１の場合に、各データＤＢ０およびＤＢ１に対してそれぞれマスク信号が与えられてマスク制御が行われる場合もある。
【００４３】
図１２および図１３は本発明の半導体記憶装置の第１実施例における動作のさらに他の例を説明するためのタイミング図であり、ライトデータバスおよびアドレスレジスタに未書き込みのデータおよびアドレスを保持しているときに、そのアドレスに対して読み出しコマンドが入力した場合を示すものである。
図１２および図１３に示されるように、書き込みコマンドＷＲＩＴＥ Ｂに続いて読み出しコマンドＲＥＡＤ２，ＲＥＡＤ３が入り、その次に、読み出しコマンドＲＥＡＤ Ｂ（書き込みコマンドＷＲＩＴＥ Ｂと同じアドレスに対する読み出しコマンド）が入ったとき、アドレス比較器４４からは一致信号ＣＩＳ（高レベル“Ｈ”のパルス）が出力され、データセレクタ７は、ライトアンプ６に保持されているデータをそのまま出力回路（パラシリ変換器１９）に転送する。そして、ライトデータバス（ＷＲＩＴＥ ＤＢ）上に保持されたデータは、その後、次の書き込みコマンドＷＲＩＴＥ Ｃが入力された時にメモリセル３２へ書き込まれることになる。なお、書き込みデータがマスクされている場合には、ライトアンプ６からの無効情報（マスク情報）により、データセレクタ７は、メモリセル３２からのデータ（センスバッファ２７の出力）を選択して出力回路に転送することになる。また、書き込みデータ（ＤＢ０，ＤＢ１）の内の一部（ＤＢ１）だけがマスクされている場合には、そのマスクされたアドレスに対応するデータはメモリセル３２から読み出したもの（ＱＢ１）を選択し、マスクされていないアドレスに対応するデータはライトアンプ６に保持されているもの（ＤＢ０）を選択し、出力回路（データＩ／Ｏバッファ・レジスタ１５）からは、読み出しコマンドＲＥＡＤ Ｂに対してデータＤＢ０，ＱＢ１が出力される場合もあり得る。
【００４４】
なお、各実施例の説明においては、実際の半導体記憶装置におけるバンクおよびブロックの概念は簡略化のために省略されているが、実際の半導体記憶装置（ＳＤＲＡＭ）は、例えば、複数のバンク（例えば、４バンク）を備え、さらに、各バンクがそれぞれ複数のブロック（例えば、４または８ブロック）を含んで構成されている。
【００４５】
図１４は本発明の半導体記憶装置に適用するセンスアンプ・ライトスイッチ（３４）の一例を示す回路図である。この図１４に示すセンスアンプ・ライトスイッチ３４は、ダイレクトセンスアンプ方式と呼ばれるもので、例えば、高速動作が要求されるＳＤＲＡＭ等のメモリデバイスに適用されるものである。
図１４に示されるように、センスアンプ・ライトスイッチ３４は、ｐチャネル型ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）３４１〜３５０およびｎチャネル型ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）３５１，３５２を備えて構成されている。
【００４６】
リード用センスアンプ３４ａは、コラム選択信号（ＣＬ）によりスイッチング制御されるトランジスタ３４２，３４３、および、ビット線ＢＬ，／ＢＬがゲートに接続されたトランジスタ３４４，３４１により構成され、相補のビット線ＢＬ，／ＢＬのレベルに応じてリードイネーブル（信号）から相補のリードデータバスへ流れる電流を制御するようになっている。
【００４７】
ライトスイッチ３４ｂは、ライトイネーブル（信号）によりスイッチング制御されるトランジスタ３４６，３４７、および、ビット線ＢＬ，／ＢＬがソースに接続されたトランジスタ３４５，３４８により構成されている。なお、トランジスタ３４５，３４８のゲートにはコラム選択信号が供給されている。そして、コラム選択信号およびライトイネーブルが高レベル“Ｈ”のときに、相補のライトデータバスのデータがビット線ＢＬ，／ＢＬを介してメモリセルに書き込まれるようになっている。
【００４８】
センスアンプ３４ｃは、トランジスタ３４９〜３５１により構成され、相補のビット線ＢＬ，／ＢＬのレベル差を増幅するようになっている。なお、このセンスアンプには、相補のセンスアンプイネーブル（信号）が供給され、センスアンプの動作（活性化）を制御するようになっている。
すなわち、メモリセル（３２）からビット線ＢＬ，／ＢＬに出力されたデータの増幅は、センスアンプ３４ｃで行われ、読み出し（ＲＥＡＤ）の場合には、リードイネーブルを低レベル“Ｌ”（選択状態）とし、コラム選択信号ＣＬを高レベル“Ｈ”にして、リード用センスアンプ３４ａを介してリードデータバスへ読み出しデータを転送する。このとき、ライトイネーブルは低レベル“Ｌ”（非選択状態）とする。
【００４９】
書き込み（ＷＲＩＴＥ）の場合は、ライトイネーブルおよびコラム選択信号ＣＬを高レベル“Ｈ”（選択状態）とし、さらに、リードイネーブルも高レベル“Ｈ”（非選択状態）とする。これにより、ライトデータバスの情報がライトスイッチ３４ｂを介してビット線ＢＬ，／ＢＬに転送される。
図１４に示されるように、ダイレクトセンスアンプ方式のセンスアンプ・ライトスイッチ３４では、メモリセルアレイ（３２）上でリードデータバスとライトデータバスとが分離されており、ライトイネーブルを選択しない限りはライトデータバスの状態がリードデータバスに影響を与えることはない。また、ライトデータバスは、一度の書き込み動作で書き込むデータのビット数と同じ（または、それ以上の）本数だけ設けられているので、このライトデータバスに書き込み用データを保持しておけばよい。すなわち、ライトアンプ６によりライトデータバス（ＷＲＩＴＥ ＤＢ）に書き込みデータを保持しておけば、前述した本発明の第１実施例を適用することができることになる。
【００５０】
図１５は本発明の半導体記憶装置に適用するアドレスレジスタの一例を示す回路図である。
図１５に示されるように、アドレスレジスタ５は、複数の前段用フリップフロップ５１１〜５１ｎ、および、複数の後段用フリップフロップ５２１〜５２ｎを備え、シフトレジスタ（遅延回路）４３を介して供給されたアドレス（Ａ０〜Ａｎ）を保持する。すなわち、前段および後段の各フリップフロップ５１１〜５１ｎおよび５２１〜５２ｎのクロック端子には、書き込みコマンドラッチ４２からの書き込みコマンドが供給され、書き込みコマンド（例えば、ＷＲＩＴＥ Ｂ）が入力されるとその書き込みコマンド（ＷＲＩＴＥ Ｂ）と共に入力されたアドレス（ＡＤＤＲＥＳＳ−Ｂ）を前段のフリップフロップ５１１〜５１ｎに取り込んで保持（ラッチ）するようになっている。なお、前段のフリップフロップ５１１〜５１ｎに保持されたアドレス（ＡＤＤＲＥＳＳ−Ｂ）は、ライトアンプ選択アドレスとしてライトアンプ６へ出力される。ここで、ライトアンプ選択アドレスは、入力された書き込みコマンド（ＷＲＩＴＥ Ｂ）に対応する書き込みデータ（ＤＢ０，ＤＢ１）を、どのライトアンプに保持するかを指定するための信号である。
【００５１】
さらに、次の書き込みコマンド（例えば、ＷＲＩＴＥ Ｃ）が入力されると、前段のフリップフロップ５１１〜５１ｎに保持されていたアドレス（ＡＤＤＲＥＳＳ−Ｂ）は、後段のフリップフロップ５２１〜５２ｎに取り込まれてアドレス比較器４４へ供給される。このとき、前述したように、前段のフリップフロップ５１１〜５１ｎには、入力された書き込みコマンド（ＷＲＩＴＥ Ｃ）に対応するアドレス（ＡＤＤＲＥＳＳ−Ｃ）が取り込まれる。
【００５２】
そして、アドレス比較器４４において、例えば、読み出しコマンドに対応するアドレスが次の書き込みコマンドで書き込みを行うアドレスと一致するかどうか（図１２および図１３を参照して説明した内容）の判定が行われる。
図１６は本発明の半導体記憶装置に適用するライトアンプ６の一例を示す回路図である。
【００５３】
図１６に示されるように、ライトアンプ６は、データ転送部６１、マスク情報ラッチ部６２、出力部６３、２つのインバータで構成されたデータラッチ６４、プリチャージ部６５、ナンドゲート６６、および、インバータ６７を備えて構成される。そして、図６および図７を参照して説明したように、書き込みデータおよびマスク信号（ＭＡＳＫ）はライトアンプ６に供給され、ライトデータバス（ＷＲＩＴＥＤＢ：ＷＤＢ，／ＷＤＢ）上に保持される。
【００５４】
図１６に示されるように、データ転送部６１は、ｐＭＯＳおよびｎＭＯＳトランジスタで構成されたトランスファゲート６１１，６１２およびインバータ６１３を備え、前述したアドレスレジスタ６（前段のフリップフロップ５１１〜５１ｎ）からのライトアンプ選択アドレスおよび制御回路２１からのライトデータラッチ信号が入力されたナンドゲート６６の出力によりトランスファゲート６１１および６１２の制御が行われるようになっている。すなわち、ライトアンプ選択アドレスおよびライトデータラッチ信号が共に高レベル“Ｈ”のときに、書き込みデータおよびマスク信号ＭＡＳＫがそれぞれデータラッチ６４およびマスク情報ラッチ６２へ供給されて保持（ラッチ）される。
【００５５】
マスク情報ラッチ６２は、インバータ６２１〜６２３、ノアゲート６２４、および、ｎＭＯＳトランジスタ６２５，６２６を備えて構成されている。ここで、インバータ６２１および６２２はラッチを構成し、データ転送部６１からのマスク信号ＭＡＳＫを保持するようになっている。ラッチ（６２１，６２２）の出力は、インバータ６２３で反転されてノアゲート６２４に供給され、制御回路２１からのデータ無効信号（ＤＩＳ１）とのノア論理が取られ、新たなマスク信号ＭＡＳＫＸとして出力部６３へ供給される。トランジスタ６２５のゲートにはイニシャライズ信号が供給され、例えば、ライトアンプ６のデータを無効にするために、電源投入時に高レベル“Ｈ”のパルスを出力するようになっている。なお、トランジスタ６２５と並列に設けられたトランジスタ６２６は、前述した第１実施例および後述する第２並びに第３実施例では不要で、専ら後述する第４実施例に必要とされるものであり、該トランジスタ６２６のゲートにはさらなるデータ無効信号（ＤＩＳ２）が供給されている。なお、データ無効信号ＤＩＳ１は、通常、低レベル“Ｌ”となっており、これについては後に詳述する。また、データ無効信号ＤＩＳ２は、後述の第４実施例の説明で詳述する。
【００５６】
ここで、例えば、ＳＤＲＡＭにおいて、リフレッシュコマンド（集中リフレッシュコマンド）が書き込みコマンドと一部共通の信号として供給される場合、すなわち、コマンドをシリアルに分割して供給する仕様で途中までリフレッシュコマンドか書き込みコマンドかが区別できない場合（途中までコードが同じ場合）には、例えば、ライトアンプ６に保持されたデータの書き込み動作をそのまま行ってしまった後、書き込みデータを無効にしもよい。すなわち、リフレッシュ動作中には、読み出しコマンドが入力することはないので、書き込み動作をそのまま行ってしまっても問題がない。従って、データ無効信号（ＤＩＳ１，ＤＩＳ２）は、リフレッシュ動作が行われた後に出力されるように構成することもできる。
【００５７】
出力部６３は、ｐＭＯＳトランジスタ６３１〜６３６、ｎＭＯＳトランジスタ６３７〜６４３、および、インバータ６４４〜６４７を備えて構成される。マスク情報ラッチ６２からのマスク信号ＭＡＳＫＸはトランジスタ６３１，６３４および６４１のゲートに供給され、また、データラッチ６４に保持された相補のデータはそれぞれトランジスタ６３７および６３９のゲートに入力される。なお、マスク信号ＭＡＳＫＸは、インバータ６７により反転されてマスク信号ＭＡＳＫＺとしてプリチャージ部６５へ供給されると共に、データセレクタ７へ供給される。また、データセレクタ７へ供給される書き込みデータ（書き込みデータ情報Ｄ，／Ｄ）は、インバータ６４４および６４６の出力から取り出されるようになっている。ここで、プリチャージ部６５は、必ずしも設ける必要はない。
【００５８】
出力部６３の出力は、それぞれ高電位電源Ｖddと低電位電源Ｖssとの間に設けられたトランジスタ６３５および６４２の接続ノード並びにトランジスタ６３６および６４３の接続ノードから取り出され、ライトデータバス（ＷＤＢ，／ＷＤＢ）に保持されたデータが現れるようになっている。すなわち、書き込みデータがマスク信号ＭＡＳＫによりマスクされている（ＭＡＳＫ＝高レベル“Ｈ”）と、ＭＡＳＫＸ＝低レベル“Ｌ”となって、出力部６３の出力トランジスタ（６３５，６４２；６３６，６４３）は４個ともオフになり、ライトデータバスＷＤＢ，／ＷＤＢは開放状態になる。ここで、プリチャージ部６５を設けた場合には、マスク信号ＭＡＳＫ（ＭＡＳＫＺ）が高レベル“Ｈ”のとき、プリチャージ部６５のｎＭＯＳトランジスタ６５１〜６５３は全てオンとなって、ライトデータバスＷＤＢおよび／ＷＤＢは短絡されると共に、プリチャージ電圧Ｖpr（例えば、電源電圧の中間レベル：Ｖdd／２）にプリチャージされる。
【００５９】
従って、マスク信号ＭＡＳＫ＝高レベル“Ｈ”の場合、すなわち、書き込みデータをマスクする場合には、ライトデータバスＷＤＢ，／ＷＤＢは、開放状態或いは同じ電圧レベル状態（Ｖpr）となり、書き込み動作時にライトスイッチ（３４ｂ：トランジスタ３４５〜３４８）が動作してもセンスアンプを反転させることができないためメモリセル（３２）への書き込みは行われない。
【００６０】
なお、上述したように、ライトアンプ６は、保持している書き込みデータの情報Ｄ，／Ｄ（および、マスク信号ＭＡＳＫＺ）をデータセレクタ７へ出力するが、書き込みデータがマスクされている場合には、書き込みデータ情報Ｄ＝／Ｄ＝低レベル“Ｌ”となる。データセレクタ７では、書き込みデータ情報Ｄ＝／Ｄ＝低レベル“Ｌ”を検出すると、その書き込みデータがマスクされていることを認識する。
【００６１】
図１６に示す回路例では、データセレクタ７へ供給する信号（Ｄ，／Ｄ）をライトデータバス（ＷＤＢ，／ＷＤＢ）とは別に生成するようになっているが、ライトデータバスＷＤＢ，／ＷＤＢを直接データセレクタ７に接続するように構成してもよい。さらに、書き込みデータの無効化には、例えば、マスク信号ＭＡＳＫＺを用いることもできる。
【００６２】
データ無効信号ＤＩＳ１は、リフレッシュ時にライトデータバスＷＤＢ，／ＷＤＢに保持されているデータを強制的に無効にするものである。ただし，書き込みデータおよびＭＡＳＫ情報は、ライトアンプ６内のラッチ（６４，６２）にそれぞれ保持されている。また、リフレッシュは、ＤＲＡＭセル（メモリセル３２）に対して行う必要があるが、ライトアンプ６のラッチ６４に保持されている書き込みデータに関しては、スタティックに保持されているため、リフレッシュする必要はない。従って、リフレッシュ中は、データ無効信号ＤＩＳ１＝高レベル“Ｈ”とし、ライトデータバスＷＤＢ，／ＷＤＢに保持されているデータを無効とし、リフレッシュ動作中のメモリコア（メモリセル３２）に影響を与えないようにしておく。そして、リフレッシュから復帰したら、データ無効信号ＤＩＳ１＝低レベル“Ｌ”として、ラッチ６４および６２に保持された書き込みデータおよびマスク情報に従って、ライトデータバスＷＤＢ，／ＷＤＢにデータが発生させる。ここで、リフレッシュが開始したら、まず、ライトデータバスＷＤＢ，／ＷＤＢに保持されているデータをそのままメモリセル（３２）に書き込むように構成してもよい。この場合においても、書き込み後にデータ無効信号ＤＩＳ１を発生し、データを無効にして余分な書き込みをしないように構成するのが好ましい。
【００６３】
図１７は本発明の半導体記憶装置に適用するデータセレクタ７の一例を示す回路図である。
図１７に示されるように、データセレクタ７は、ノアゲート７１、ナンドゲート７２、インバータ７３，７４、および、複数のスイッチ７５を備えて構成される。ナンドゲート７１には、上述したライトアンプ６からの書き込みデータ情報Ｄ，／Ｄが供給され、このデータ情報Ｄ＝／Ｄ＝低レベル“Ｌ”の時に、高レベル“Ｈ”を出力し、書き込みデータが無効（マスク）であることを検出するようになっている。従って、書き込みデータをマスクする場合には、ナンドゲート７２には、インバータ７３を介して低レベル“Ｌ”の信号が入力される。また、ナンドゲート７２の他方の入力には、アドレス比較器４４からの一致信号ＣＩＳが供給されている。この一致信号ＣＩＳは、アドレスが一致する場合、すなわち、ライトアンプ６に保持された書き込みデータのアドレスが読み出しアドレスに一致する場合に高レベル“Ｈ”となる信号である。従って、書き込みデータのマスクを行わない場合（インバータ７３の出力が高レベル“Ｈ”）であって、ライトアンプ６に保持された書き込みデータのアドレスが読み出しアドレスに一致する場合（一致信号ＣＩＳが高レベル“Ｈ”）には、ナンドゲート７２の出力信号は低レベル“Ｌ”となり、インバータ７４の出力信号は高レベル“Ｈ”となる。
【００６４】
各スイッチ７５は、ｐＭＯＳおよびｎＭＯＳトランジスタで構成されたトランスファゲート７５１および７５２を備え、それぞれライトアンプ６に保持されたデータ（書き込みデータ）またはメモリセル３２（メモリコア部）からの読み出しデータのいずれかを選択して出力バッファ（パラシリ変換器１９、データＩ／Ｏバッファ・レジスタ１５）へ供給するようになっている。すなわち、ライトアンプ６に保持された書き込みデータのアドレスが読み出しアドレスに一致し、かつ、書き込みデータのマスクを行わない場合には、ライトアンプ６に保持された書き込みデータがそのまま読み出しデータとして出力されることになる。なお、ライトアンプ６に保持された書き込みデータのアドレスが読み出しアドレスに一致しない場合、および／または、書き込みデータのマスクを行う場合には、メモリセル（３２）からの読み出しデータが選択されて出力されることになる。
【００６５】
ここで、図１７に示すデータセレクタの回路例では、ナンドゲート７１にデータ情報Ｄ，／Ｄを入力して書き込みデータのマスクを行うか否かを検出するようになっているが、例えば、マスク信号（ＭＡＳＫＺ）をそのまま使用することもできる。
図１８は本発明に係る半導体記憶装置の第１実施例における動作サイクルを説明するためのフローチャートである。
【００６６】
図１８に示されるように、第１実施例の半導体記憶装置における動作が開始すると、まず、ステップＳＴ１１において、外部からのコマンドを受信し、ステップＳＴ１２に進んで、そのコマンドが読み出しコマンド（ＲＥＡＤ）か、または、書き込みコマンド（ＷＲＩＴＥ）かを判別する。外部からのコマンドが読み出しコマンド（ＲＥＡＤ）のとき、ステップＳＴ１３に進んで、その読み出しコマンドのアドレスがライトアンプ（６）に保持されている書き込みデータのアドレスと一致するかどうかをアドレス比較器４４により比較する。ステップＳＴ１３でアドレスが一致すると判定される（一致信号ＣＩＳが高レベル“Ｈ”）と、ステップＳＴ１４に進んで、データが無効か否か（書き込みデータがマスクされているか否か）が判別され、データが有効（書き込みデータのマスクが行われていない：マスク信号ＭＡＳＫが低レベル“Ｌ”）ならば、ステップＳＴ１５に進んで、ライトアンプ６に保持されているデータ（書き込みデータ）を読み出しコマンドに対応するアドレスのデータ（読み出しデータ）として出力する。
【００６７】
また、ステップＳＴ１３で、読み出しコマンドのアドレスがライトアンプ（６）に保持されている書き込みデータのアドレスと一致しないと判別された場合、および、ステップＳＴ１４で、データが無効（書き込みデータがマスクされている）と判別された場合には、ライトアンプ６に保持されているデータを選択せずに、実際にメモリセル（３２）から読み出したデータを読み出しコマンドに対応する読み出しデータとして出力する。
【００６８】
次に、ステップＳＴ１２において、外部からのコマンドが書き込みコマンド（ＷＲＩＴＥ）であると判別されると、ステップＳＴ１７に進んで、データが無効（書き込みデータはマスクされているか）どうかが判別され、データが有効である（書き込みデータがマスクされていない）と判別された場合には、ステップＳＴ１８において、アドレスレジスタ５に保持されているアドレス情報（直前の書き込みコマンドに対応したアドレス）に従って、ライトデータバスＷＤＢ，／ＷＤＢに保持されているデータ（ライトアンプ６にラッチされている書き込みデータ）をメモリセル（３２）に書き込んでステップＳＴ１９に進む。
【００６９】
また、ステップＳＴ１７において、データが無効である（書き込みデータがマスクされている）と判別された場合には、ステップＳＴ１９に進む。ステップＳＴ１９では、入力されたアドレス（今回の書き込みデータに対応した書き込みアドレス）をアドレスレジスタ５に記憶（保持）し、また、入力されたデータ（今回の書き込みデータ）をライトデータバスＷＤＢ，／ＷＤＢ（ライトアンプ６）に保持する。さらに、ステップＳＴ１９において、マスク情報（マスク信号ＭＡＳＫ）により、書き込みデータを有効にするか無効にするか（マスクするか否か）が行われる。
【００７０】
図１９は図１８に示す半導体記憶装置の動作サイクルを説明するための図である。
図１９に示されるように、図１８の動作サイクルは、時間的にオーバーラップさせることが可能であり、具体的に、例えば、書き込み処理（ＷＲＩＴＥ）においては、後半のステップＳＴ１９を前半のステップＳＴ１７およびＳＴ１８とオーバーラップさせて処理することが可能である。
【００７１】
上述したように、本実施例の半導体記憶装置は、書き込み用のデータを保持するためのレジスタ（データレジスタ）を新たに設ける必要がなく、チップ面積およびコストの増大を抑えることができる。さらに、本実施例の半導体記憶装置は、書き込みデータがライトデータバス（ＷＤＢ，／ＷＤＢ）まで来ているので、書き込み時のデータ転送時間が短縮され、高速動作が可能となる。
【００７２】
図２０および図２１は本発明に係る半導体記憶装置の第２実施例を示すブロック図である。
図２０および図２１に示す本第２実施例の半導体記憶装置は、前述した図６および図７に示す第１実施例との比較から明らかなように、第１実施の半導体記憶装置に対してマスク回路８を設け、マスク信号（ＭＡＳＫＺ）が高レベル“Ｈ”のとき（書き込みデータをマスクするとき）には、データの書き込みを行わないようにライトイネーブルを制御する（ライトイネーブルを出力しない）ようになっている。
【００７３】
すなわち、マスク回路８に対しては、ライトアンプ６からマスク信号ＭＡＳＫＺが供給されると共に、第１実施例における制御回路２１からのライトイネーブルも供給され、制御回路２１からのライトイネーブル、および、ライトアンプ６からマスク信号ＭＡＳＫＺにより、センスアンプ・ライトスイッチ３４における書き込み動作を制御するようになっている。本第２実施例は、例えば、ライトデータバスＷＤＢ，／ＷＤＢの寄生容量が大きい場合に好ましく、より一層安全性の向上（データが誤って書き込まれてしまうのを防ぐこと）が可能である。さらに、本実施例のように、ライトイネーブルにより書き込みデータの無効制御を行うのは、半導体記憶装置のより一層の高速動作に対しても好ましいものである。
【００７４】
図２２および図２３は本発明に係る半導体記憶装置の第３実施例を示すブロック図である。
図２２および図２３に示す本第３実施例の半導体記憶装置は、上述の図２０および図２１に示す第２実施例におけるマスク回路８を変形してマスク回路８’としたものである。すなわち、本第３実施例において、マスク回路８’は、第１実施例における制御回路２１からのコラムイネーブル、および、ライトアンプ６からマスク信号ＭＡＳＫＺにより、コラムデコーダ３３を制御するようになっている。従って、書き込みデータがマスクされているとき（マスク信号ＭＡＳＫＺが高レベル“Ｈ”のとき）は、マスク回路８’からコラムイネーブルが出力されず、ライトデータバスＷＤＢ，／ＷＤＢがビット線ＢＬ，／ＢＬに接続されないようになっている。本第３実施例も上述の第２実施例と同様に、例えば、ライトデータバスＷＤＢ，／ＷＤＢの寄生容量が大きい場合に好ましいものである。なお、第２および第３実施例の他の構成は、第１実施例と同様なので、その説明は省略する。
【００７５】
図２４および図２５は本発明に係る半導体記憶装置の第４実施例を示すブロック図であり、図２６および図２７は本発明の半導体記憶装置の第４実施例における動作の一例を説明するためのタイミング図である。
図２４および図２５に示す本第４実施例の半導体記憶装置は、上述の図２２および図２３に示す第３実施例におけるデータセレクタ７を不要としたものである。なお、本第４実施例において、ライトアンプ６には、制御回路２１から第２のデータ無効信号（ＤＩＳ２）が供給されるようになっている。
【００７６】
すなわち、本第４実施例は、図２６および図２７と図１２および図１３との比較から明らかなように、書き込みコマンドＷＲＩＴＥ Ｂに続いて読み出しコマンドＲＥＡＤ２，ＲＥＡＤ３が入り、その次に、読み出しコマンドＲＥＡＤ Ｂ（書き込みコマンドＷＲＩＴＥ Ｂと同じアドレスに対する読み出しコマンド）が入ったとき、アドレス比較器４４から一致信号ＣＩＳが発生（高レベル“Ｈ”のパルスが発生）し、この一致信号ＣＩＳが制御回路２１に入力される。制御回路２１は、一致信号ＣＩＳを受けてライトイネーブルを出力し、ライトアンプ６に保持されているデータはビット線ＢＬ，／ＢＬに転送され、メモリセル３２への書き込みが行われる。さらに、この書き込みデータ（読み出しコマンドＲＥＡＤ Ｂに対応するデータ）は、そのままリードデータバスＲＤＢ，／ＲＤＢにも転送され、センスバッファ２７、パラシリ変換器１９およびデータＩ／Ｏバッファ・レジスタ１５を介して出力される。
【００７７】
従って、本第４実施例では、ライトイネーブルおよびリードイネーブルが両方とも出力され、メモリセルへの書き込み処理と読み出し処理とが同時に行われることになる。そして、メモリセル３２への書き込みが終了したら、制御回路２１はデータ無効信号ＤＩＳ２（パルス信号）を発生しデータを無効化する。ここで、データ無効信号ＤＩＳ２は、例えば、図１６に示すライトアンプのマスク情報ラッチ６２におけるトランジスタ６２６のゲート信号として供給され、上述のデータの無効化（マスク処理）が行われる。
【００７８】
なお、書き込みデータがマスクされている場合には、前述した第３の実施例と同様に、マスク回路８’によりライトイネーブルを発生しなければよい。また、読み出しコマンドＲＥＡＤ Ｂの後に、書き込みコマンドＷＲＩＴＥ Ｃが入ったときには、ライトデータバスＷＤＢ，／ＷＤＢ（ライトアンプ６）に保持されているデータの書き込みは前の読み出しコマンドＲＥＡＤ Ｂが入力された時に行われており、また、その書き込みデータは無効化されているので、メモリセル３２への書き込み動作は行われない。
【００７９】
図２８は本発明に係る半導体記憶装置の第４実施例における動作サイクルを説明するためのフローチャートである。
図２８に示すフローチャートは、前述した図１８のフローチャートにおいて、ステップＳＴ１５が除かれ、その代わりにステップＳＴ２１およびＳＴ２２の処理が行われるようになっている。
【００８０】
すなわち、ステップＳＴ１４において、データが有効（書き込みデータのマスクが行われていない：マスク信号ＭＡＳＫが低レベル“Ｌ”）と判別されると、ステップＳＴ２１に進んで、ライトデータバスＷＤＢ，／ＷＤＢに保持されているデータ（ライトアンプ６にラッチされている書き込みデータ）をメモリセル（３２）に書き込み、同時に、その書き込みデータがリードデータバスＲＤＢ，／ＲＤＢを介してセンスバッファ２７に取り込まれ、パラシリ変換器１９およびデータＩ／Ｏバッファ・レジスタ１５を介して出力される。
【００８１】
さらに、ステップＳＴ２２に進んで、制御回路２１からのデータ無効信号ＤＩＳ２を受けて、ライトデータバスＷＤＢ，／ＷＤＢに保持されているデータを無効にする。ここで、図２８の動作サイクルは、時間的にオーバーラップさせることが可能であり、具体的に、例えば、書き込み処理（ＷＲＩＴＥ）においては、後半のステップＳＴ１９を前半のステップＳＴ１７およびＳＴ１８とオーバーラップさせ、また、読み出し処理（ＲＥＡＤ）においては、後半のステップＳＴ２２を前半のステップＳＴ１３，ＳＴ１４，ＳＴ１６およびＳＴ２１とオーバーラップさせて処理することが可能である。なお、図２８における他のステップは、前述した図１８と同様であり、その説明は省略する。
【００８２】
以上の実施例では、半導体記憶装置をＳＤＲＡＭとして説明したが、本発明は、ＳＤＲＡＭに限定されるものではなく、例えば、ＤＤＲ方式のＤＲＡＭやダイレクトラムバスＤＲＡＭ、さらには、ＤＲＡＭ以外のＳＲＡＭ等の様々な半導体記憶装置であってもよい。
【００８３】
【発明の効果】
以上、詳述したように、本発明によれば、書き込み用のデータを保持するためのレジスタを新たに設けることなく、チップ面積および価格の増大を招くことなく、データ転送レートを向上させた半導体記憶装置を提供することができる。さらに、本発明の半導体記憶装置は、書き込みデータがライトデータバスまで来ているので、書き込み時のデータ転送時間が短縮され、高速動作が可能となる。
【図面の簡単な説明】
【図１】従来の半導体記憶装置の一構成例を示すブロック図（その１）である。
【図２】従来の半導体記憶装置の一構成例を示すブロック図（その２）である。
【図３】従来の半導体記憶装置の動作を説明するためのタイミング図（その１）である。
【図４】従来の半導体記憶装置の動作を説明するためのタイミング図（その２）である。
【図５】従来の半導体記憶装置の動作を説明するためのタイミング図（その３）である。
【図６】本発明に係る半導体記憶装置の第１実施例を示すブロック図（その１）である。
【図７】本発明に係る半導体記憶装置の第１実施例を示すブロック図（その２）である。
【図８】本発明の半導体記憶装置の第１実施例における動作の一例を説明するためのタイミング図（その１）である。
【図９】本発明の半導体記憶装置の第１実施例における動作の一例を説明するためのタイミング図（その２）である。
【図１０】本発明の半導体記憶装置の第１実施例における動作の他の例を説明するためのタイミング図（その１）である。
【図１１】本発明の半導体記憶装置の第１実施例における動作の他の例を説明するためのタイミング図（その２）である。
【図１２】本発明の半導体記憶装置の第１実施例における動作のさらに他の例を説明するためのタイミング図（その１）である。
【図１３】本発明の半導体記憶装置の第１実施例における動作のさらに他の例を説明するためのタイミング図（その２）である。
【図１４】本発明の半導体記憶装置に適用するセンスアンプ・ライトスイッチの一例を示す回路図である。
【図１５】本発明の半導体記憶装置に適用するアドレスレジスタの一例を示す回路図である。
【図１６】本発明の半導体記憶装置に適用するライトアンプの一例を示す回路図である。
【図１７】本発明の半導体記憶装置に適用するデータセレクタの一例を示す回路図である。
【図１８】本発明に係る半導体記憶装置の第１実施例における動作サイクルを説明するためのフローチャートである。
【図１９】図１８に示す半導体記憶装置の動作サイクルを説明するための図である。
【図２０】本発明に係る半導体記憶装置の第２実施例を示すブロック図（その１）である。
【図２１】本発明に係る半導体記憶装置の第２実施例を示すブロック図（その２）である。
【図２２】本発明に係る半導体記憶装置の第３実施例を示すブロック図（その１）である。
【図２３】本発明に係る半導体記憶装置の第３実施例を示すブロック図（その２）である。
【図２４】本発明に係る半導体記憶装置の第４実施例を示すブロック図（その１）である。
【図２５】本発明に係る半導体記憶装置の第４実施例を示すブロック図（その２）である。
【図２６】本発明の半導体記憶装置の第４実施例における動作の一例を説明するためのタイミング図（その１）である。
【図２７】本発明の半導体記憶装置の第４実施例における動作の一例を説明するためのタイミング図（その２）である。
【図２８】本発明に係る半導体記憶装置の第４実施例における動作サイクルを説明するためのフローチャートである。
【符号の説明】
３…メモリブロック（メモリコア部）
５…アドレスレジスタ
６…ライトアンプ（ラッチ）
７…データセレクタ
８，８’…マスク回路
１１…入力バッファ
１２…コマンドデコーダ
１３…アドレスバッファ
１４…入力バッファ・ラッチ
１５…データＩ／Ｏバッファ・レジスタ
１６…コマンドラッチ
１７，１８…シリアル−パラレル変換器（シリパラ変換器）
１９…パラレル−シリアル変換器（パラシリ変換器）
２０…シフトレジスタ
２１…制御回路
２２…オシレータ（ＯＳＣ）
２３…リフレッシュアドレスカウンタ
２４…スイッチ
２７…センスバッファ
３１…ロウデコーダ
３２…メモリセル（メモリセルアレイ）
３３…コラムデコーダ
３４…センスアンプ・ライトスイッチ
４１…読み出しコマンドラッチ
４２…書き込みコマンドラッチ
４３…遅延回路
４４…アドレス比較器
４５…スイッチ
１２８…アドレスレジスタ
１２９…データレジスタ
【発明の属する技術分野】
本発明は半導体記憶装置に関し、特に、遅延書き込み（ディレイドライト：Delayed Write または Late Write と呼ばれる）方式を適用した半導体記憶装置に関する。
近年、コンピュータやその他の情報処理機器を構成する部品の性能は大きく向上しており、例えば、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等の半導体記憶装置には、動作の高速化およびデータ転送レートの向上が求められている。データ転送レートを向上させるためには、バスの使用効率を上げることが重要であるが、その１つの手法としてディレイドライト（Delayed Write:遅延書き込み) 方式が提案されている。しかしながら、ディレイドライトを適用した半導体記憶装置は、書き込み用のデータを保持するレジスタが必要となるため、データ量の増大に伴ってチップ面積の増大およびコストアップ等の要因となっている。そこで、書き込み用のデータを保持するためのレジスタを新たに設けることなく、データ転送レートを向上させた半導体記憶装置の提供が要望されている。
【０００２】
【従来の技術】
図１および図２は従来の半導体記憶装置の一構成例を示すブロック図であり、ＳＤＲＡＭの一例を概略的に示すものである。図１および図２において、参照符号１１１は入力バッファ、１１２はコマンドデコーダ、１１３はアドレスバッファ、１１４は入力バッファ・ラッチ、１１５はデータＩ／Ｏバッファ・レジスタ、１１６はコマンドラッチ、１１７および１１８はシリパラ変換器（シリアル−パラレル変換器）、１１９はパラシリ変換器（パラレル−シリアル変換器）、１２０はシフトレジスタ、そして、１２１は制御回路を示している。さらに、参照符号１２２はオシレータ（ＯＳＣ）、１２３リフレッシュアドレスカウンタ、１２４はスイッチ、１２５はデータマスク回路、１２６はライトアンプ、１２７はセンスバッファ、１２８はアドレスレジスタ、そして、１２９はデータレジスタを示している。
【０００３】
入力バッファ１１１は、外部から供給されるクロックＣＬＫをバッファリングして各回路へ供給するものであり、また、コマンドデコーダ１１２は、外部からのコマンドをデコードし、コマンドラッチ１１６およびシフトレジスタ１２０を介して制御回路１２１、入力バッファ・ラッチ１１４およびデータＩ／Ｏバッファ・レジスタ１１５へデコードされたコマンドを供給する。なお、シフトレジスタ１２０は、例えば、書き込みレイテンシ（Write Latency)が２以上の場合（書き込みレイテンシ≧２：例えば、後述する図４の場合）には必要であるが、書き込みレイテンシが０，１の場合（書き込みレイテンシ＝０，１）には不要である。
【０００４】
制御回路１２１は、デコードされた読み出しおよび書き込みコマンド（READ, WRITE)に応じてメモリコア部の各メモリブロック１０３にイネーブル信号を供給して制御する。各メモリブロック１０３は、ロウアドレスに応じてメモリセル（メモリセルアレイ）１３２のワード線（ＷＬ）を制御するロウデコーダ１３１、コラムアドレスに応じてコラム（ビット線ＢＬ，／ＢＬ）を制御するコラムデコーダ１３３、および、読み出しおよび書き込み制御を行うセンスアンプ・ライトスイッチ１３４を備え、それぞれ制御回路１２１からのロウイネーブル、コラムイネーブル、および、リードイネーブル並びにライトイネーブルの各イネーブル信号により制御され、メモリセル１３２に対する読み出しおよび書き込み処理が行われる。
【０００５】
制御回路１２１の出力（リフレッシュ制御信号）は、リフレッシュアドレスカウンタ１２３およびアドレス切り換えスイッチ１２４へ供給され、アドレスバッファを介して供給される外部アドレスとリフレッシュ動作時の内部アドレス（オシレータ１２２を用いて生成されるリフレッシュアドレス）とを切り換えて通常動作（読み出しおよび書き込み動作）およびリフレッシュ動作の制御を行うようになっている。ここで、書き込みデータは、ライトアンプ１２６を介してメモリコア部（メモリブロック１０３）へ入力され、また、読み出しデータは、メモリコア部からセンスバッファ１２７を介して出力される。
【０００６】
データＩ／Ｏバッファ・レジスタ１１５は、外部から供給される書き込みデータおよびメモリセル１３２からの読み出しデータの入出力処理を行うものであり、書き込み時には、データのシリアル−パラレル変換を行うシリパラ変換器１１８を介して、書き込みデータＤＱ０〜ＤＱｎをライトアンプ１２６へ供給する。また、読み出し時には、データのパラレル−シリアル変換を行うパラシリ変換器１１９を介して、センスバッファ１２７からの読み出しデータがデータＩ／Ｏバッファ・レジスタ１１５に入力され、その読み出しデータが外部（外部データバス）へ出力される。ここで、マスク信号用のデータＤＭは、例えば、書き込み用データＤＱ０〜ＤＱｎと共に外部から供給され、入力バッファ・ラッチ１１４およびシリパラ変換器１１７を介してマスク信号ＭＡＳＫとしてデータマスク回路１２５へ供給される。これにより、対応する書き込みデータのマスク制御が行われる。なお、マスク信号ＭＡＳＫは、例えば、書き込みコマンド信号の一部としてアドレスコード等の手段により外部から与えられる場合もある。
【０００７】
ここで、後述する図５のように、例えば、ディレイドライト方式を適用する場合には、図１および図２の半導体記憶装置においては、書き込みアドレスを保持するアドレスレジスタ１２８および書き込み用のデータを保持するデータレジスタ１２９が必要になる。
図３〜図５は従来の半導体記憶装置の動作を説明するためのタイミング図であり、図３は読み出しレイテンシ＝２で書き込みレイテンシ＝０の一般的なＳＤＲＡＭの動作を示し、図４は読み出しレイテンシ＝書き込みレイテンシ＝２のＳＤＲＡＭの動作を示し、図５はディレイドライト方式を適用したＳＤＲＡＭの動作を示している。
【０００８】
図３に示されるように、一般的なＳＤＲＡＭは、例えば、読み出しレイテンシ＝２、書き込みレイテンシ＝０であるが、外部からの読み出しコマンド（ＣＯＭＭＡＮＤ）であるＲＥＡＤ０およびＲＥＡＤ１が入力されると、それから２クロック後に読み出しデータＱ００，Ｑ０１およびＱ１０，Ｑ１１が出力される。ここで、読み出しデータＱ００，Ｑ０１は読み出しコマンドＲＥＡＤ０に対応し、また、読み出しデータＱ１０，Ｑ１１は読み出しコマンドＲＥＡＤ１に対応する。そして、読み出し処理（ＲＥＡＤ０，ＲＥＡＤ１）の後に、書き込み処理（ＷＲＩＴＥ Ａ）を行う場合、書き込みレイテンシ＝０なので、書き込みコマンド（ＷＲＩＴＥ Ａ）と同時に書き込み用のデータＤＡ０，ＤＡ１が供給される。
【０００９】
この図３に示すような一般的なＳＤＲＡＭにおいては、読み出しコマンドＲＥＡＤ０，ＲＥＡＤ１により読み出されたデータＱ００，Ｑ０１；Ｑ１０，Ｑ１１が出力された後に、外部から書き込み用のデータＤＡ０，ＤＡ１が与えられるために、直前の読み出しコマンドＲＥＡＤ１を入力してから時間ＷＴ１だけ経過した後でないと書き込みコマンドＷＲＩＴＥ Ａを入力することができず、この時間ＷＴ１が無駄な時間となってデータの転送レート（データバスの使用効率）が低下するとになる。なお、書き込みコマンドＷＲＩＴＥ ＡによりデータＤＡ０，ＤＡ１が実際にメモリセルに書き込まれるのは、例えば、コマンドＷＲＩＴＥＡから２クロック後になる。
【００１０】
図４に示されるように、読み出しレイテンシ＝書き込みレイテンシ＝２のＳＤＲＡＭでは、書き込みコマンドＷＲＩＴＥ Ａを入力してから２クロック後に対応する書き込み用のデータＤＡ０，ＤＡ１を供給すればよいため、すなわち、書き込み用のデータＤＡ０から２クロック前に書き込みコマンドＷＲＩＴＥ Ａを入力することができるために、直前の読み出しコマンドＲＥＡＤ１と書き込みコマンドＷＲＩＴＥ Ａとの間の時間ＷＴ２を、図３のＳＤＲＡＭ（時間ＷＴ１）よりも大幅に短縮することができる。これは、例えば、書き込みコマンドが連続するような場合にはデータの転送レート（データバスの使用効率）を向上させることができるが、図４に示すように、書き込みコマンドＷＲＩＴＥ Ａの直後に、再び読み出しコマンドＲＥＡＤ２が入力する場合には、書き込みコマンドＷＲＩＴＥ ＡによりデータＤＡ０，ＤＡ１が取り込まれるのは図３の一般的なＳＤＲＡＭと同じタイミングとなり、従って、次の読み出しコマンドＲＥＡＤ２により読み出したデータ（Ｑ２０，Ｑ２１）を出力するのも図３のＳＤＲＡＭと同じタイミングとなって、データの転送レートの向上は望めない。
【００１１】
ここで、図４のＳＤＲＡＭように、書き込みレイテンシ＝２の場合には、書き込みコマンド（ＷＲＩＴＥ）を１クロック分シフトさせるシフトレジスタ（１２０）が必要なのは前述した通りである。なお、図４のように、読み出しレイテンシ＝書き込みレイテンシ＝２の場合もディレイドライト（Delayed Write, Late write)と呼ぶこともあるが、この場合には、後述の図５に示すＳＤＲＡＭのように、レジスタ（アドレスレジスタ１２８およびデータレジスタ１２９）を設ける必要は無いものの、条件（例えば、読み出し処理と書き込み処理を交互に行うような場合）によっては、データの転送レートを向上させることはできない。
【００１２】
図５に示されるように、ディレイドライト方式を適用したＳＤＲＡＭは、上述した図４と同様に、直前の読み出しコマンドＲＥＡＤ１と書き込みコマンドＷＲＩＴＥ Ａとの間を時間ＷＴ２とすることができる。このディレイドライト方式を適用したＳＤＲＡＭは、書き込みコマンドＷＲＩＴＥ Ａに対応する書き込み用のデータＤＡ０，ＤＡ１を次の書き込みコマンド（ＷＲＩＴＥ Ｂ）が入力するタイミングで書き込むものであり、従って、次の書き込みコマンド（ＷＲＩＴＥ Ｂ）が入力するまで、前の書き込みコマンドＷＲＩＴＥ Ａの書き込みデータＤＡ０，ＤＡ１をレジスタ（データレジスタ１２９）に保持すると共に、その書き込みアドレスもレジスタ（アドレスレジスタ１２８）に保持しておく必要がある。
【００１３】
すなわち、ディレイドライト方式を適用したＳＤＲＡＭは、そのＳＤＲＡＭ内に書き込み用のデータとそれに対応するアドレスを保持（記憶）するレジスタ（１２９，１２８）を備え、書き込みコマンド（ＷＲＩＴＥ Ａ）が入力されたら、書き込みデータ（ＤＡ０，ＤＡ１）とアドレスを一時的に記憶しておき、読み出しコマンドが途切れた場合や次ぎの書き込みコマンド（ＷＲＩＴＥ Ｂ）が入力された場合に、各レジスタから書き込みデータ（ＤＡ０，ＤＡ１）とそのアドレスを取り出して書き込み処理を行うものである。これにより、書き込みコマンド（ＷＲＩＴＥ Ａ）の直後に読み出しコマンド（ＲＥＡＤ２）を入力することが可能となり、データバスの使用効率を大幅に向上させることができる。
【００１４】
【発明が解決しようとする課題】
上述したように、図５に示すようなディレイドライト方式を適用した半導体記憶装置（ＳＤＲＡＭ）は、データの転送レート（データバスの使用効率）を向上させることができて有効なものであるが、書き込みデータを保持するデータレジスタ（１２９）、および、この書き込みデータのアドレスを保持するアドレスレジスタ（１２８）を設ける必要がある。
【００１５】
ところで、近年の半導体記憶装置は、データ転送レートの上昇に伴ってデータバス幅が増大し（例えば、６４ビット等）、また、ＤＤＲ（Double Data Late）方式のような連続的にシリアルにデータを入力し、内部でパラレルデータに変換して一度に書き込むといった一度の書き込み動作におけるデータ量は益々大きくなる一方である。そのため、上記のディレイドライト方式を適用した場合に必要となるレジスタ（特に、書き込み用のデータを一時的に保持しておくためのデータレジスタ１２９）を設けることは、チップ面積の増大につながるだけでなく、コストアップの要因にもなる。
【００１６】
なお、上述した問題は、ＳＤＲＡＭやＤＤＲ方式のＤＲＡＭに限定されるものではなく、例えば、ダイレクトラムバスＤＲＡＭ（Direct Rambus DRAM) やＤＲＡＭ以外のＳＲＡＭ（Static Random Access Memory)等の様々な半導体記憶装置における問題でもある。
本発明は、上述した従来の半導体記憶装置が有する課題に鑑み、書き込み用のデータを保持するためのレジスタを新たに設けることなく、データ転送レートを向上させた半導体記憶装置の提供を目的とする。
【００１７】
【課題を解決するための手段】
本発明によれば、メモリセルに接続されたビット線と、ライトアンプと、センスバッファと、前記ライトアンプからの書き込みデータを前記ビット線に伝達する書き込み用データ線と、前記ビット線の読み出しデータを前記センスバッファに伝達する読み出し用データ線とを備え、前記ライトアンプは、第１の書き込みコマンドに応じて入力される第１の書き込みデータを保持するデータラッチ手段と、前記第１の書き込みデータの有効／無効を表すマスク情報を受け取りそれを保持するマスク情報保持手段と、前記データラッチ手段に保持された前記第１の書き込みデータ、および、前記マスク情報保持手段からのマスク信号を受け取って前記書き込み用データ線に出力する書き込みデータを制御する出力手段と、を備えた半導体記憶装置であって、該出力手段により、前記第１の書き込みデータが有効ならば、前記第１の書き込みコマンドの入力に応じて、前記第１の書き込みデータを前記書き込み用データ線に出力保持し、前記第１の書き込みデータが無効ならば、前記第１の書き込みコマンドの入力に対して、前記第１の書き込みデータを前記書き込み用データ線には出力しないようにするものであり、該半導体記憶装置は、前記第１の書き込みコマンドの次に入力される第２の書き込みコマンドの入力により、前記書き込み用データ線に出力保持されている前記第１の書き込みデータを前記メモリセルに書き込むことを特徴とする半導体記憶装置が提供される。
【００１８】
［備 考］
１．読み出し用データ線および書き込み用データ線を有する半導体記憶装置であって、
データを前記書き込み用データ線に保持するデータ保持手段と、該書き込み用データ線に保持しているデータをメモリセルに書き込むデータ書き込み手段とを具備することを特徴とする半導体記憶装置。
【００１９】
２．項目１に記載の半導体記憶装置において、該半導体記憶装置は、前記読み出し用データ線に接続され前記メモリセルからデータを読み出すセンスアンプ部と、前記書き込み用データ線に接続され該メモリセルにデータを書き込むライトスイッチ部とを有するセンスアンプ・ライトスイッチを備えていることを特徴とする半導体記憶装置。
【００２０】
３．項目２に記載の半導体記憶装置において、前記センスアンプ・ライトスイッチはメモリコア部に設けられ、前記読み出し用データ線および前記書き込み用データ線は該メモリコア部において分離されていることを特徴とする半導体記憶装置。
４．項目２に記載の半導体記憶装置において、該半導体記憶装置は、前記書き込み用データ線を駆動するライトアンプを備え、該ライトアンプは、該書き込み用データ線に書き込みデータを出力しそれを保持することを特徴とする半導体記憶装置。
【００２１】
５．項目１に記載の半導体記憶装置において、該半導体記憶装置は、前記書き込みデータの有効／無効を表すマスク情報を受け取りそれを保持するマスク情報保持手段を備えることを特徴とする半導体記憶装置。
６．項目５に記載の半導体記憶装置において、前記マスク情報は、前記書き込みデータと共に入力されることを特徴とする半導体記憶装置。
【００２２】
７．項目５に記載の半導体記憶装置において、前記マスク情報保持手段は、前記書き込み用データ線を駆動するライトアンプに設けられていることを特徴とする半導体記憶装置。
８．項目５に記載の半導体記憶装置において、該半導体記憶装置は、前記書き込みデータを無効とする際に前記書き込み用データ線を開放状態に制御する開放制御手段を備えていることを特徴とする半導体記憶装置。
【００２３】
９．項目５に記載の半導体記憶装置において、前記書き込み用データ線は相補の信号線であり、該半導体記憶装置は、前記書き込みデータを無効とする際に該相補の書き込み用データ線を同一電位に制御する同一電位制御手段を備えていることを特徴とする半導体記憶装置。
１０．項目５に記載の半導体記憶装置において、前記マスク情報保持手段に保持されたマスク情報は、前記センスアンプ・ライトスイッチに供給され、該マスク情報に基づいたメモリセルに対する書き込み制御が行われることを特徴とする半導体記憶装置。
【００２４】
１１．項目５に記載の半導体記憶装置において、前記マスク情報保持手段に保持されたマスク情報は、前記メモリコア部に設けられたデコーダに供給され、該マスク情報に基づいたメモリセルに対する書き込み制御が行われることを特徴とする半導体記憶装置。
１２．項目１１に記載の半導体記憶装置において、前記マスク情報に基づいて書き込み制御が行われるデコーダは、コラムデコーダであることを特徴とする半導体記憶装置。
【００２５】
１３．項目５に記載の半導体記憶装置において、前記書き込み用データ線に書き込みデータを出力しそれを保持するライトアンプは、前記マスク情報およびデータ無効信号により当該ライトアンプが保持する書き込みデータの有効／無効を制御することを特徴とする半導体記憶装置。
１４．項目１３に記載の半導体記憶装置において、前記マスク情報保持手段は、前記書き込み用データ線に保持された書き込みデータが前記メモリセルに書き込まれたら、前記データ無効信号により前記ライトアンプが保持する書き込みデータを無効にすることを特徴とする半導体記憶装置。
【００２６】
１５．項目１３に記載の半導体記憶装置において、該半導体記憶装置はダイナミック型メモリであり、前記データ無効信号は、該ダイナミック型メモリのリフレッシュ動作に関連して発行されることを特徴とする半導体記憶装置。
１６．項目１〜１５のいずれか１項に記載の半導体記憶装置において、
前記データは、書き込みコマンドに応じて入力された書き込みデータであり、前記データ保持手段は、第１の書き込みコマンドに対応した第１の書き込みデータを保持し、そして、
前記データ書き込み手段は、前記第１の書き込みコマンドの次に入力される第２の書き込みコマンドの入力により、前記第１の書き込みデータを前記メモリセルに書き込むことを特徴とする半導体記憶装置。
【００２７】
１７．読み出し用データ線および書き込み用データ線を有する半導体記憶装置であって、
書き込みデータに対応して入力されるアドレス情報を保持するアドレス情報保持手段とを備え、
該アドレス情報保持手段に保持しているアドレスにアクセスがあった場合には、当該アドレスに対応したメモリセルに対して書き込み用データ線に保持されたデータを書き込むことを特徴とする半導体記憶装置。
【００２８】
１８．項目１７に記載の半導体記憶装置において、該半導体記憶装置は、
書き込み用データ線に書き込みデータを出力しそれを保持するライトアンプと、
受信したアドレス情報および前記アドレス情報保持手段に保持されたアドレス情報を比較するアドレス比較器と、
該アドレス比較器の比較結果に基づいて前記メモリセルからのデータまたは前記ライトアンプからのデータを選択するデータセレクタとを備えることを特徴とする半導体記憶装置。
【００２９】
１９．項目１８に記載の半導体記憶装置において、前記データセレクタは、さらに、前記書き込みデータの有効／無効を表すマスク情報に基づいて前記メモリセルからのデータまたは前記ライトアンプからのデータを選択することを特徴とする半導体記憶装置。
２０．項目１７に記載の半導体記憶装置において、該半導体記憶装置は、
前記書き込み用データ線に書き込みデータを出力しそれを保持するライトアンプと、
受信したアドレス情報および前記アドレス情報保持手段に保持されたアドレス情報を比較するアドレス比較器とを備え、該アドレス比較器の比較結果に基づいて前記書き込み用データ線に保持されたデータを前記メモリセルに書き込む書むことを備えることを特徴とする半導体記憶装置。
【００３０】
２１．項目２０に記載の半導体記憶装置において、前記アドレス比較器の比較結果に基づいて前記書き込み用データ線に保持されたデータを前記メモリセルに書き込む書き込むと共に、該データを前記読み出し用データ線にに伝達することを特徴とする半導体記憶装置。
【００３１】
【発明の実施の形態】
以下、本発明に係る半導体記憶装置の実施例を図面を参照して詳述する。
図６および図７は本発明に係る半導体記憶装置の第１実施例を示すブロック図であり、ＳＤＲＡＭの一例を概略的に示すものである。図６および図７において、参照符号１１は入力バッファ、１２はコマンドデコーダ、１３はアドレスバッファ、１４は入力バッファ・ラッチ、１５はデータＩ／Ｏバッファ・レジスタ、１７および１８はシリパラ変換器（シリアル−パラレル変換器）、１９はパラシリ変換器（パラレル−シリアル変換器）、２０はシフトレジスタ、そして、２１は制御回路を示している。また、参照符号２２はオシレータ（ＯＳＣ）、２３リフレッシュアドレスカウンタ、２４はスイッチ、２７はセンスバッファ、２９はデータレジスタ、４１は読み出しコマンドラッチ、４２は書き込みコマンドラッチ、４３は遅延回路、４４はアドレス比較器、そして、４５はスイッチを示している。さらに、参照符号５はアドレスレジスタ、６はライトアンプ、７はデータセレケタ、３はメモリブロック（メモリコア部）、３１はロウデコーダ、３２はメモリセル（メモリセルアレイ）、３３はコラムデコーダ、そして、３４はセンスアンプ・ライトスイッチを示している。
【００３２】
入力バッファ１１は、外部から供給されるクロックＣＬＫをバッファリングして各回路へ供給するものであり、また、コマンドデコーダ１２は、外部からのコマンドをデコードして読み出しコマンドおよび書き込みコマンドをそれぞれ読み出しコマンドラッチ４１および書き込みコマンドラッチ４２へ供給する。ここで、読み出しコマンドラッチ４１の出力は制御回路２１へ供給され、また、書き込みコマンドラッチ４２の出力は制御回路２１、シフトレジスタ２０およびアドレスエジスタ５へ供給される。シフトレジスタ２０の出力は、入力イネーブル信号として入力バッファ・ラッチ１４およびデータＩ／Ｏバッファ・レジスタ１５へ供給される。
【００３３】
制御回路２１は、入力された読み出しおよび書き込みコマンドに応じてメモリコア部の各メモリブロックにイネーブル信号を供給して制御する。各メモリブロック３は、ロウアドレスに応じてメモリセル（メモリセルアレイ）３２のワード線（ＷＬ）を制御するロウデコーダ３１、コラムアドレスに応じてコラム（ビット線ＢＬ，／ＢＬ）を制御するコラムデコーダ３３、および、読み出しおよび書き込み制御を行うセンスアンプ・ライトスイッチ３４を備え、それぞれ制御回路２１からのロウイネーブル、コラムイネーブル、および、リードイネーブル並びにライトイネーブルの各イネーブル信号により制御され、メモリセル３２に対する読み出しおよび書き込み処理が行われる。
【００３４】
制御回路２１の出力（リフレッシュ制御信号）は、リフレッシュアドレスカウンタ２３およびアドレス切り換えスイッチ２４へ供給され、アドレスバッファ１３を介して供給される外部アドレスとリフレッシュ動作時の内部アドレス（オシレータ２２を用いて生成されるリフレッシュアドレスカウンタ２３の出力：リフレッシュアドレス）とを切り換えて通常動作（読み出しおよび書き込み動作）およびリフレッシュ動作の制御を行うようになっている。ここで、書き込みデータは、ライトアンプ（ラッチ）６を介してメモリコア部（ブロック３）へ入力され、また、読み出しデータは、メモリコア部からセンスバッファ２７およびデータセレクタ７を介して出力される。なお、本第１実施例の特徴であるライトアンプ６の動作等に関しては後に詳述する。
【００３５】
データＩ／Ｏバッファ・レジスタ１５は、外部から供給される書き込みデータおよびメモリセル３２からの読み出しデータの入出力処理を行うものであり、書き込み時には、データのシリアル−パラレル変換を行うシリパラ変換器１８を介して、書き込みデータＤＱ０〜ＤＱｎをライトアンプ６へ供給する。また、読み出し時には、データのパラレル−シリアル変換を行うパラシリ変換器１９を介して、データセレクタ７からの読み出しデータがデータＩ／Ｏバッファ・レジスタ１５に入力され、その読み出しデータが外部（外部データバス）へ出力される。ここで、マスク信号用のデータＤＭは、例えば、書き込み用データＤＱ０〜ＤＱｎと共に外部から供給され、入力バッファ・ラッチ１４およびシリパラ変換器１７を介してマスク信号ＭＡＳＫとしてライトアンプ６へ供給される。なお、マスク信号ＭＡＳＫは、例えば、書き込みコマンド信号の一部としてアドレスコード等の手段により外部から与えられる場合もある。
【００３６】
図６および図７に示されるように、本第１実施例においては、書き込みコマンドに対応して入力されたアドレスはアドレスレジスタ５に保持され、また、書き込みコマンドに対応して入力されたデータ（書き込みデータ）はライトアンプ６に送られてライトデータバスに保持される。なお、アドレスレジスタ５の手前に設けられた遅延回路４３は、書き込みレイテンシの分だけアドレスのタイミングを遅らせてレジスタ５に入るようにするためのものである。また、書き込みコマンドは、シフトレジスタ２０を介さないで制御回路２１に入力され、また、入力バッファ・ラッチ１４およびデータＩ／Ｏバッファ・レジスタ１５に供給される入力イネーブル信号は、シフトレジスタ２０を介して発生される。これは、書き込みコマンドが入力したら、メモリセル３２への書き込みを、アドレスレジスタ５のアドレスおよびライトデータバス（ＷＲＩＴＥ ＤＢ）に保持されたデータにより直ちにに実行し、その後に、次の書き込みデータの取り込みを行うためである。
【００３７】
ここで、以下の説明で頻出するマスク関係の信号について簡単に説明しておく。まず、マスク信号ＭＡＳＫは、書き込みデータＤＱ０〜ＤＱｎと一緒に外部から供給される信号ＤＭから生成されるものであるが、前述したように、例えば、書き込みコマンドの一部として外部から供給することもできる。データ無効信号ＤＩＳ１，ＤＩＳ２は、制御回路２１がライトアンプ６に対して書き込みデータの無効化を指示するための信号である。データ無効状態信号ＭＡＳＫＸ，ＭＡＳＫＺは、マスク信号ＭＡＳＫおよびデータ無効信号ＤＩＳ１，ＤＩＳ２に基づいて書き込みデータを無効化するための信号である。ここで、データ無効状態信号ＭＡＳＫＸとＭＡＳＫＺは相補信号で、データを無効化する場合は、ＭＡＳＫＸが低レベル“Ｌ”でＭＡＳＫＺが高レベル“Ｈ”となる。
【００３８】
図８および図９は本発明の半導体記憶装置の第１実施例における動作の一例を説明するためのタイミング図であり、読み出し動作と書き込み動作が混在した場合の動作を示すものである。
図８および図９に示されるように、まず、外部から読み出しコマンドＲＥＡＤ０が入力されると、ビット線ＢＬ，／ＢＬに対応するデータＱ０が読み出され、この読み出しデータは、リードデータバスからセンスバッファ２７およびデータセレクタ７を介して読み出しコモンデータバス（ＲＥＡＤ ＣＤＢ）に伝えられ、パラシリ変換器１９およびデータＩ／Ｏバッファ・レジスタ１５を介して読み出しデータＱ００，Ｑ０１として出力される。なお、本実施例では、読み出しレイテンシは２となっている。
【００３９】
そして、外部から読み出しコマンドＲＥＡＤ０，ＲＥＡＤ１に続いて（時間ＷＴ２の後に）書き込みコマンドＷＲＩＴＥ Ｂが入力されると、アドレスレジスタ（５）およびライトデータバス（ＷＲＩＴＥ ＤＢ）に保持された『ＡＤＤＲＥＳＳ−Ａ』および『ＤＡ０〜ＤＡ１』の情報（直前の書き込みコマンド（ＷＲＩＴＥ Ａ：図示しない）によるもの）により、メモリセル（３２）への書き込み（ビット線ＢＬ，／ＢＬ：ＤＡ）が行われる。そして、今回入力した書き込みコマンドＷＲＩＴＥ Ｂに対応する書き込みデータ（ＤＢ０〜ＤＢ１）とマスク信号ＭＡＳＫ（ＤＭＢ０，ＤＭＢ１）がライトアンプ６に転送されて保持される。
【００４０】
すなわち、外部からの書き込みデータ（ＤＢ０〜ＤＢ１）は、データＩ／Ｏバッファ・レジスタ１５およびシリパラ変換器１８を介して書き込みコモンデータバス（ＷＲＩＴＥ ＣＤＢ）に伝えられてライトアンプ６へ供給される。また、外部からのマスク信号は、入力バッファ・ラッチ１４およびシリパラ変換器１７を介してマスクデータＭＡＳＫ（ＤＭＢ０，ＤＭＢ１）としてライトアンプ６に供給される。このとき、ライトアンプ６とコラムデコーダ３３との間のライトデータバス（ＷＲＩＴＥ ＤＢ）にもそのデータが保持されることになる。なお、書き込みコマンドＷＲＩＴＥ Ｂに対応するアドレス（ＡＤＤＲＥＳＳ−Ｂ）は、アドレスレジスタ５に格納される。
【００４１】
その後、図８および図９に示されるように、読み出しコマンドＲＥＡＤ２，ＲＥＡＤ３，ＲＥＡＤ４と続き、次に書き込みコマンドＷＲＩＴＥ Ｃが入力されると、アドレスレジスタ５に保持されている直前の書き込みコマンドＷＲＩＴＥＢに対応するアドレスＡＤＤＲＥＳＳ−Ｂと、ライトデータバス（ＷＲＩＴＥＤＢ）に保持されている直前の書き込みコマンドＷＲＩＴＥ Ｂに対応する情報（書き込みデータＤＢ０〜ＤＢ１およびマスクデータＤＭＢ０，ＤＭＢ１）によりメモリセル３２への書き込み（ビット線ＢＬ，／ＢＬ：ＤＢ）が行われる。なお、アドレスレジスタ５およびライトアンプ６等の具体的な回路例は、後に、図面を参照して詳述する。
【００４２】
図１０および図１１は本発明の半導体記憶装置の第１実施例における動作の他の例を説明するためのタイミング図であり、上述した図８および図９の動作において、書き込みコマンドＷＲＩＴＥ Ｂにマスクがかかった場合を示すものである。
図１０および図１１に示されるように、書き込みコマンドＷＲＩＴＥ Ｂにマスクがかかった場合には、例えば、マスク信号ＭＡＳＫが書き込みコマンドＷＲＩＴＥ Ｂに対応する書き込みデータＤＢ０，ＤＢ１が入力するタイミングで高レベル“Ｈ”となり、これを受けてデータ無効状態信号ＭＡＳＫＺが高レベル“Ｈ”となり、書き込みデータＤＢ０，ＤＢ１が無効化され、その結果、ライトデータバス（ＷＲＩＴＥ ＤＢ）は中間レベルを保持することになる。すなわち、次の書き込みコマンドＷＲＩＴＥ Ｃが入力してもメモリセルに対する書き込みは行われず、ビット線ＢＬ，／ＢＬには、アドレスＡＤＤＲＥＳＳ−Ｂに対応するメモリセル（３２）が元々保持していたデータ（ＱＢ）が現れるだけで、書き込みデータＤＢ０，ＤＢ１による書き替えは行われないことになる。なお、例えば、書き込みコマンドＷＲＩＴＥ Ｂに対応する書き込みデータＤＢ０およびＤＢ１の場合に、各データＤＢ０およびＤＢ１に対してそれぞれマスク信号が与えられてマスク制御が行われる場合もある。
【００４３】
図１２および図１３は本発明の半導体記憶装置の第１実施例における動作のさらに他の例を説明するためのタイミング図であり、ライトデータバスおよびアドレスレジスタに未書き込みのデータおよびアドレスを保持しているときに、そのアドレスに対して読み出しコマンドが入力した場合を示すものである。
図１２および図１３に示されるように、書き込みコマンドＷＲＩＴＥ Ｂに続いて読み出しコマンドＲＥＡＤ２，ＲＥＡＤ３が入り、その次に、読み出しコマンドＲＥＡＤ Ｂ（書き込みコマンドＷＲＩＴＥ Ｂと同じアドレスに対する読み出しコマンド）が入ったとき、アドレス比較器４４からは一致信号ＣＩＳ（高レベル“Ｈ”のパルス）が出力され、データセレクタ７は、ライトアンプ６に保持されているデータをそのまま出力回路（パラシリ変換器１９）に転送する。そして、ライトデータバス（ＷＲＩＴＥ ＤＢ）上に保持されたデータは、その後、次の書き込みコマンドＷＲＩＴＥ Ｃが入力された時にメモリセル３２へ書き込まれることになる。なお、書き込みデータがマスクされている場合には、ライトアンプ６からの無効情報（マスク情報）により、データセレクタ７は、メモリセル３２からのデータ（センスバッファ２７の出力）を選択して出力回路に転送することになる。また、書き込みデータ（ＤＢ０，ＤＢ１）の内の一部（ＤＢ１）だけがマスクされている場合には、そのマスクされたアドレスに対応するデータはメモリセル３２から読み出したもの（ＱＢ１）を選択し、マスクされていないアドレスに対応するデータはライトアンプ６に保持されているもの（ＤＢ０）を選択し、出力回路（データＩ／Ｏバッファ・レジスタ１５）からは、読み出しコマンドＲＥＡＤ Ｂに対してデータＤＢ０，ＱＢ１が出力される場合もあり得る。
【００４４】
なお、各実施例の説明においては、実際の半導体記憶装置におけるバンクおよびブロックの概念は簡略化のために省略されているが、実際の半導体記憶装置（ＳＤＲＡＭ）は、例えば、複数のバンク（例えば、４バンク）を備え、さらに、各バンクがそれぞれ複数のブロック（例えば、４または８ブロック）を含んで構成されている。
【００４５】
図１４は本発明の半導体記憶装置に適用するセンスアンプ・ライトスイッチ（３４）の一例を示す回路図である。この図１４に示すセンスアンプ・ライトスイッチ３４は、ダイレクトセンスアンプ方式と呼ばれるもので、例えば、高速動作が要求されるＳＤＲＡＭ等のメモリデバイスに適用されるものである。
図１４に示されるように、センスアンプ・ライトスイッチ３４は、ｐチャネル型ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）３４１〜３５０およびｎチャネル型ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）３５１，３５２を備えて構成されている。
【００４６】
リード用センスアンプ３４ａは、コラム選択信号（ＣＬ）によりスイッチング制御されるトランジスタ３４２，３４３、および、ビット線ＢＬ，／ＢＬがゲートに接続されたトランジスタ３４４，３４１により構成され、相補のビット線ＢＬ，／ＢＬのレベルに応じてリードイネーブル（信号）から相補のリードデータバスへ流れる電流を制御するようになっている。
【００４７】
ライトスイッチ３４ｂは、ライトイネーブル（信号）によりスイッチング制御されるトランジスタ３４６，３４７、および、ビット線ＢＬ，／ＢＬがソースに接続されたトランジスタ３４５，３４８により構成されている。なお、トランジスタ３４５，３４８のゲートにはコラム選択信号が供給されている。そして、コラム選択信号およびライトイネーブルが高レベル“Ｈ”のときに、相補のライトデータバスのデータがビット線ＢＬ，／ＢＬを介してメモリセルに書き込まれるようになっている。
【００４８】
センスアンプ３４ｃは、トランジスタ３４９〜３５１により構成され、相補のビット線ＢＬ，／ＢＬのレベル差を増幅するようになっている。なお、このセンスアンプには、相補のセンスアンプイネーブル（信号）が供給され、センスアンプの動作（活性化）を制御するようになっている。
すなわち、メモリセル（３２）からビット線ＢＬ，／ＢＬに出力されたデータの増幅は、センスアンプ３４ｃで行われ、読み出し（ＲＥＡＤ）の場合には、リードイネーブルを低レベル“Ｌ”（選択状態）とし、コラム選択信号ＣＬを高レベル“Ｈ”にして、リード用センスアンプ３４ａを介してリードデータバスへ読み出しデータを転送する。このとき、ライトイネーブルは低レベル“Ｌ”（非選択状態）とする。
【００４９】
書き込み（ＷＲＩＴＥ）の場合は、ライトイネーブルおよびコラム選択信号ＣＬを高レベル“Ｈ”（選択状態）とし、さらに、リードイネーブルも高レベル“Ｈ”（非選択状態）とする。これにより、ライトデータバスの情報がライトスイッチ３４ｂを介してビット線ＢＬ，／ＢＬに転送される。
図１４に示されるように、ダイレクトセンスアンプ方式のセンスアンプ・ライトスイッチ３４では、メモリセルアレイ（３２）上でリードデータバスとライトデータバスとが分離されており、ライトイネーブルを選択しない限りはライトデータバスの状態がリードデータバスに影響を与えることはない。また、ライトデータバスは、一度の書き込み動作で書き込むデータのビット数と同じ（または、それ以上の）本数だけ設けられているので、このライトデータバスに書き込み用データを保持しておけばよい。すなわち、ライトアンプ６によりライトデータバス（ＷＲＩＴＥ ＤＢ）に書き込みデータを保持しておけば、前述した本発明の第１実施例を適用することができることになる。
【００５０】
図１５は本発明の半導体記憶装置に適用するアドレスレジスタの一例を示す回路図である。
図１５に示されるように、アドレスレジスタ５は、複数の前段用フリップフロップ５１１〜５１ｎ、および、複数の後段用フリップフロップ５２１〜５２ｎを備え、シフトレジスタ（遅延回路）４３を介して供給されたアドレス（Ａ０〜Ａｎ）を保持する。すなわち、前段および後段の各フリップフロップ５１１〜５１ｎおよび５２１〜５２ｎのクロック端子には、書き込みコマンドラッチ４２からの書き込みコマンドが供給され、書き込みコマンド（例えば、ＷＲＩＴＥ Ｂ）が入力されるとその書き込みコマンド（ＷＲＩＴＥ Ｂ）と共に入力されたアドレス（ＡＤＤＲＥＳＳ−Ｂ）を前段のフリップフロップ５１１〜５１ｎに取り込んで保持（ラッチ）するようになっている。なお、前段のフリップフロップ５１１〜５１ｎに保持されたアドレス（ＡＤＤＲＥＳＳ−Ｂ）は、ライトアンプ選択アドレスとしてライトアンプ６へ出力される。ここで、ライトアンプ選択アドレスは、入力された書き込みコマンド（ＷＲＩＴＥ Ｂ）に対応する書き込みデータ（ＤＢ０，ＤＢ１）を、どのライトアンプに保持するかを指定するための信号である。
【００５１】
さらに、次の書き込みコマンド（例えば、ＷＲＩＴＥ Ｃ）が入力されると、前段のフリップフロップ５１１〜５１ｎに保持されていたアドレス（ＡＤＤＲＥＳＳ−Ｂ）は、後段のフリップフロップ５２１〜５２ｎに取り込まれてアドレス比較器４４へ供給される。このとき、前述したように、前段のフリップフロップ５１１〜５１ｎには、入力された書き込みコマンド（ＷＲＩＴＥ Ｃ）に対応するアドレス（ＡＤＤＲＥＳＳ−Ｃ）が取り込まれる。
【００５２】
そして、アドレス比較器４４において、例えば、読み出しコマンドに対応するアドレスが次の書き込みコマンドで書き込みを行うアドレスと一致するかどうか（図１２および図１３を参照して説明した内容）の判定が行われる。
図１６は本発明の半導体記憶装置に適用するライトアンプ６の一例を示す回路図である。
【００５３】
図１６に示されるように、ライトアンプ６は、データ転送部６１、マスク情報ラッチ部６２、出力部６３、２つのインバータで構成されたデータラッチ６４、プリチャージ部６５、ナンドゲート６６、および、インバータ６７を備えて構成される。そして、図６および図７を参照して説明したように、書き込みデータおよびマスク信号（ＭＡＳＫ）はライトアンプ６に供給され、ライトデータバス（ＷＲＩＴＥＤＢ：ＷＤＢ，／ＷＤＢ）上に保持される。
【００５４】
図１６に示されるように、データ転送部６１は、ｐＭＯＳおよびｎＭＯＳトランジスタで構成されたトランスファゲート６１１，６１２およびインバータ６１３を備え、前述したアドレスレジスタ６（前段のフリップフロップ５１１〜５１ｎ）からのライトアンプ選択アドレスおよび制御回路２１からのライトデータラッチ信号が入力されたナンドゲート６６の出力によりトランスファゲート６１１および６１２の制御が行われるようになっている。すなわち、ライトアンプ選択アドレスおよびライトデータラッチ信号が共に高レベル“Ｈ”のときに、書き込みデータおよびマスク信号ＭＡＳＫがそれぞれデータラッチ６４およびマスク情報ラッチ６２へ供給されて保持（ラッチ）される。
【００５５】
マスク情報ラッチ６２は、インバータ６２１〜６２３、ノアゲート６２４、および、ｎＭＯＳトランジスタ６２５，６２６を備えて構成されている。ここで、インバータ６２１および６２２はラッチを構成し、データ転送部６１からのマスク信号ＭＡＳＫを保持するようになっている。ラッチ（６２１，６２２）の出力は、インバータ６２３で反転されてノアゲート６２４に供給され、制御回路２１からのデータ無効信号（ＤＩＳ１）とのノア論理が取られ、新たなマスク信号ＭＡＳＫＸとして出力部６３へ供給される。トランジスタ６２５のゲートにはイニシャライズ信号が供給され、例えば、ライトアンプ６のデータを無効にするために、電源投入時に高レベル“Ｈ”のパルスを出力するようになっている。なお、トランジスタ６２５と並列に設けられたトランジスタ６２６は、前述した第１実施例および後述する第２並びに第３実施例では不要で、専ら後述する第４実施例に必要とされるものであり、該トランジスタ６２６のゲートにはさらなるデータ無効信号（ＤＩＳ２）が供給されている。なお、データ無効信号ＤＩＳ１は、通常、低レベル“Ｌ”となっており、これについては後に詳述する。また、データ無効信号ＤＩＳ２は、後述の第４実施例の説明で詳述する。
【００５６】
ここで、例えば、ＳＤＲＡＭにおいて、リフレッシュコマンド（集中リフレッシュコマンド）が書き込みコマンドと一部共通の信号として供給される場合、すなわち、コマンドをシリアルに分割して供給する仕様で途中までリフレッシュコマンドか書き込みコマンドかが区別できない場合（途中までコードが同じ場合）には、例えば、ライトアンプ６に保持されたデータの書き込み動作をそのまま行ってしまった後、書き込みデータを無効にしもよい。すなわち、リフレッシュ動作中には、読み出しコマンドが入力することはないので、書き込み動作をそのまま行ってしまっても問題がない。従って、データ無効信号（ＤＩＳ１，ＤＩＳ２）は、リフレッシュ動作が行われた後に出力されるように構成することもできる。
【００５７】
出力部６３は、ｐＭＯＳトランジスタ６３１〜６３６、ｎＭＯＳトランジスタ６３７〜６４３、および、インバータ６４４〜６４７を備えて構成される。マスク情報ラッチ６２からのマスク信号ＭＡＳＫＸはトランジスタ６３１，６３４および６４１のゲートに供給され、また、データラッチ６４に保持された相補のデータはそれぞれトランジスタ６３７および６３９のゲートに入力される。なお、マスク信号ＭＡＳＫＸは、インバータ６７により反転されてマスク信号ＭＡＳＫＺとしてプリチャージ部６５へ供給されると共に、データセレクタ７へ供給される。また、データセレクタ７へ供給される書き込みデータ（書き込みデータ情報Ｄ，／Ｄ）は、インバータ６４４および６４６の出力から取り出されるようになっている。ここで、プリチャージ部６５は、必ずしも設ける必要はない。
【００５８】
出力部６３の出力は、それぞれ高電位電源Ｖddと低電位電源Ｖssとの間に設けられたトランジスタ６３５および６４２の接続ノード並びにトランジスタ６３６および６４３の接続ノードから取り出され、ライトデータバス（ＷＤＢ，／ＷＤＢ）に保持されたデータが現れるようになっている。すなわち、書き込みデータがマスク信号ＭＡＳＫによりマスクされている（ＭＡＳＫ＝高レベル“Ｈ”）と、ＭＡＳＫＸ＝低レベル“Ｌ”となって、出力部６３の出力トランジスタ（６３５，６４２；６３６，６４３）は４個ともオフになり、ライトデータバスＷＤＢ，／ＷＤＢは開放状態になる。ここで、プリチャージ部６５を設けた場合には、マスク信号ＭＡＳＫ（ＭＡＳＫＺ）が高レベル“Ｈ”のとき、プリチャージ部６５のｎＭＯＳトランジスタ６５１〜６５３は全てオンとなって、ライトデータバスＷＤＢおよび／ＷＤＢは短絡されると共に、プリチャージ電圧Ｖpr（例えば、電源電圧の中間レベル：Ｖdd／２）にプリチャージされる。
【００５９】
従って、マスク信号ＭＡＳＫ＝高レベル“Ｈ”の場合、すなわち、書き込みデータをマスクする場合には、ライトデータバスＷＤＢ，／ＷＤＢは、開放状態或いは同じ電圧レベル状態（Ｖpr）となり、書き込み動作時にライトスイッチ（３４ｂ：トランジスタ３４５〜３４８）が動作してもセンスアンプを反転させることができないためメモリセル（３２）への書き込みは行われない。
【００６０】
なお、上述したように、ライトアンプ６は、保持している書き込みデータの情報Ｄ，／Ｄ（および、マスク信号ＭＡＳＫＺ）をデータセレクタ７へ出力するが、書き込みデータがマスクされている場合には、書き込みデータ情報Ｄ＝／Ｄ＝低レベル“Ｌ”となる。データセレクタ７では、書き込みデータ情報Ｄ＝／Ｄ＝低レベル“Ｌ”を検出すると、その書き込みデータがマスクされていることを認識する。
【００６１】
図１６に示す回路例では、データセレクタ７へ供給する信号（Ｄ，／Ｄ）をライトデータバス（ＷＤＢ，／ＷＤＢ）とは別に生成するようになっているが、ライトデータバスＷＤＢ，／ＷＤＢを直接データセレクタ７に接続するように構成してもよい。さらに、書き込みデータの無効化には、例えば、マスク信号ＭＡＳＫＺを用いることもできる。
【００６２】
データ無効信号ＤＩＳ１は、リフレッシュ時にライトデータバスＷＤＢ，／ＷＤＢに保持されているデータを強制的に無効にするものである。ただし，書き込みデータおよびＭＡＳＫ情報は、ライトアンプ６内のラッチ（６４，６２）にそれぞれ保持されている。また、リフレッシュは、ＤＲＡＭセル（メモリセル３２）に対して行う必要があるが、ライトアンプ６のラッチ６４に保持されている書き込みデータに関しては、スタティックに保持されているため、リフレッシュする必要はない。従って、リフレッシュ中は、データ無効信号ＤＩＳ１＝高レベル“Ｈ”とし、ライトデータバスＷＤＢ，／ＷＤＢに保持されているデータを無効とし、リフレッシュ動作中のメモリコア（メモリセル３２）に影響を与えないようにしておく。そして、リフレッシュから復帰したら、データ無効信号ＤＩＳ１＝低レベル“Ｌ”として、ラッチ６４および６２に保持された書き込みデータおよびマスク情報に従って、ライトデータバスＷＤＢ，／ＷＤＢにデータが発生させる。ここで、リフレッシュが開始したら、まず、ライトデータバスＷＤＢ，／ＷＤＢに保持されているデータをそのままメモリセル（３２）に書き込むように構成してもよい。この場合においても、書き込み後にデータ無効信号ＤＩＳ１を発生し、データを無効にして余分な書き込みをしないように構成するのが好ましい。
【００６３】
図１７は本発明の半導体記憶装置に適用するデータセレクタ７の一例を示す回路図である。
図１７に示されるように、データセレクタ７は、ノアゲート７１、ナンドゲート７２、インバータ７３，７４、および、複数のスイッチ７５を備えて構成される。ナンドゲート７１には、上述したライトアンプ６からの書き込みデータ情報Ｄ，／Ｄが供給され、このデータ情報Ｄ＝／Ｄ＝低レベル“Ｌ”の時に、高レベル“Ｈ”を出力し、書き込みデータが無効（マスク）であることを検出するようになっている。従って、書き込みデータをマスクする場合には、ナンドゲート７２には、インバータ７３を介して低レベル“Ｌ”の信号が入力される。また、ナンドゲート７２の他方の入力には、アドレス比較器４４からの一致信号ＣＩＳが供給されている。この一致信号ＣＩＳは、アドレスが一致する場合、すなわち、ライトアンプ６に保持された書き込みデータのアドレスが読み出しアドレスに一致する場合に高レベル“Ｈ”となる信号である。従って、書き込みデータのマスクを行わない場合（インバータ７３の出力が高レベル“Ｈ”）であって、ライトアンプ６に保持された書き込みデータのアドレスが読み出しアドレスに一致する場合（一致信号ＣＩＳが高レベル“Ｈ”）には、ナンドゲート７２の出力信号は低レベル“Ｌ”となり、インバータ７４の出力信号は高レベル“Ｈ”となる。
【００６４】
各スイッチ７５は、ｐＭＯＳおよびｎＭＯＳトランジスタで構成されたトランスファゲート７５１および７５２を備え、それぞれライトアンプ６に保持されたデータ（書き込みデータ）またはメモリセル３２（メモリコア部）からの読み出しデータのいずれかを選択して出力バッファ（パラシリ変換器１９、データＩ／Ｏバッファ・レジスタ１５）へ供給するようになっている。すなわち、ライトアンプ６に保持された書き込みデータのアドレスが読み出しアドレスに一致し、かつ、書き込みデータのマスクを行わない場合には、ライトアンプ６に保持された書き込みデータがそのまま読み出しデータとして出力されることになる。なお、ライトアンプ６に保持された書き込みデータのアドレスが読み出しアドレスに一致しない場合、および／または、書き込みデータのマスクを行う場合には、メモリセル（３２）からの読み出しデータが選択されて出力されることになる。
【００６５】
ここで、図１７に示すデータセレクタの回路例では、ナンドゲート７１にデータ情報Ｄ，／Ｄを入力して書き込みデータのマスクを行うか否かを検出するようになっているが、例えば、マスク信号（ＭＡＳＫＺ）をそのまま使用することもできる。
図１８は本発明に係る半導体記憶装置の第１実施例における動作サイクルを説明するためのフローチャートである。
【００６６】
図１８に示されるように、第１実施例の半導体記憶装置における動作が開始すると、まず、ステップＳＴ１１において、外部からのコマンドを受信し、ステップＳＴ１２に進んで、そのコマンドが読み出しコマンド（ＲＥＡＤ）か、または、書き込みコマンド（ＷＲＩＴＥ）かを判別する。外部からのコマンドが読み出しコマンド（ＲＥＡＤ）のとき、ステップＳＴ１３に進んで、その読み出しコマンドのアドレスがライトアンプ（６）に保持されている書き込みデータのアドレスと一致するかどうかをアドレス比較器４４により比較する。ステップＳＴ１３でアドレスが一致すると判定される（一致信号ＣＩＳが高レベル“Ｈ”）と、ステップＳＴ１４に進んで、データが無効か否か（書き込みデータがマスクされているか否か）が判別され、データが有効（書き込みデータのマスクが行われていない：マスク信号ＭＡＳＫが低レベル“Ｌ”）ならば、ステップＳＴ１５に進んで、ライトアンプ６に保持されているデータ（書き込みデータ）を読み出しコマンドに対応するアドレスのデータ（読み出しデータ）として出力する。
【００６７】
また、ステップＳＴ１３で、読み出しコマンドのアドレスがライトアンプ（６）に保持されている書き込みデータのアドレスと一致しないと判別された場合、および、ステップＳＴ１４で、データが無効（書き込みデータがマスクされている）と判別された場合には、ライトアンプ６に保持されているデータを選択せずに、実際にメモリセル（３２）から読み出したデータを読み出しコマンドに対応する読み出しデータとして出力する。
【００６８】
次に、ステップＳＴ１２において、外部からのコマンドが書き込みコマンド（ＷＲＩＴＥ）であると判別されると、ステップＳＴ１７に進んで、データが無効（書き込みデータはマスクされているか）どうかが判別され、データが有効である（書き込みデータがマスクされていない）と判別された場合には、ステップＳＴ１８において、アドレスレジスタ５に保持されているアドレス情報（直前の書き込みコマンドに対応したアドレス）に従って、ライトデータバスＷＤＢ，／ＷＤＢに保持されているデータ（ライトアンプ６にラッチされている書き込みデータ）をメモリセル（３２）に書き込んでステップＳＴ１９に進む。
【００６９】
また、ステップＳＴ１７において、データが無効である（書き込みデータがマスクされている）と判別された場合には、ステップＳＴ１９に進む。ステップＳＴ１９では、入力されたアドレス（今回の書き込みデータに対応した書き込みアドレス）をアドレスレジスタ５に記憶（保持）し、また、入力されたデータ（今回の書き込みデータ）をライトデータバスＷＤＢ，／ＷＤＢ（ライトアンプ６）に保持する。さらに、ステップＳＴ１９において、マスク情報（マスク信号ＭＡＳＫ）により、書き込みデータを有効にするか無効にするか（マスクするか否か）が行われる。
【００７０】
図１９は図１８に示す半導体記憶装置の動作サイクルを説明するための図である。
図１９に示されるように、図１８の動作サイクルは、時間的にオーバーラップさせることが可能であり、具体的に、例えば、書き込み処理（ＷＲＩＴＥ）においては、後半のステップＳＴ１９を前半のステップＳＴ１７およびＳＴ１８とオーバーラップさせて処理することが可能である。
【００７１】
上述したように、本実施例の半導体記憶装置は、書き込み用のデータを保持するためのレジスタ（データレジスタ）を新たに設ける必要がなく、チップ面積およびコストの増大を抑えることができる。さらに、本実施例の半導体記憶装置は、書き込みデータがライトデータバス（ＷＤＢ，／ＷＤＢ）まで来ているので、書き込み時のデータ転送時間が短縮され、高速動作が可能となる。
【００７２】
図２０および図２１は本発明に係る半導体記憶装置の第２実施例を示すブロック図である。
図２０および図２１に示す本第２実施例の半導体記憶装置は、前述した図６および図７に示す第１実施例との比較から明らかなように、第１実施の半導体記憶装置に対してマスク回路８を設け、マスク信号（ＭＡＳＫＺ）が高レベル“Ｈ”のとき（書き込みデータをマスクするとき）には、データの書き込みを行わないようにライトイネーブルを制御する（ライトイネーブルを出力しない）ようになっている。
【００７３】
すなわち、マスク回路８に対しては、ライトアンプ６からマスク信号ＭＡＳＫＺが供給されると共に、第１実施例における制御回路２１からのライトイネーブルも供給され、制御回路２１からのライトイネーブル、および、ライトアンプ６からマスク信号ＭＡＳＫＺにより、センスアンプ・ライトスイッチ３４における書き込み動作を制御するようになっている。本第２実施例は、例えば、ライトデータバスＷＤＢ，／ＷＤＢの寄生容量が大きい場合に好ましく、より一層安全性の向上（データが誤って書き込まれてしまうのを防ぐこと）が可能である。さらに、本実施例のように、ライトイネーブルにより書き込みデータの無効制御を行うのは、半導体記憶装置のより一層の高速動作に対しても好ましいものである。
【００７４】
図２２および図２３は本発明に係る半導体記憶装置の第３実施例を示すブロック図である。
図２２および図２３に示す本第３実施例の半導体記憶装置は、上述の図２０および図２１に示す第２実施例におけるマスク回路８を変形してマスク回路８’としたものである。すなわち、本第３実施例において、マスク回路８’は、第１実施例における制御回路２１からのコラムイネーブル、および、ライトアンプ６からマスク信号ＭＡＳＫＺにより、コラムデコーダ３３を制御するようになっている。従って、書き込みデータがマスクされているとき（マスク信号ＭＡＳＫＺが高レベル“Ｈ”のとき）は、マスク回路８’からコラムイネーブルが出力されず、ライトデータバスＷＤＢ，／ＷＤＢがビット線ＢＬ，／ＢＬに接続されないようになっている。本第３実施例も上述の第２実施例と同様に、例えば、ライトデータバスＷＤＢ，／ＷＤＢの寄生容量が大きい場合に好ましいものである。なお、第２および第３実施例の他の構成は、第１実施例と同様なので、その説明は省略する。
【００７５】
図２４および図２５は本発明に係る半導体記憶装置の第４実施例を示すブロック図であり、図２６および図２７は本発明の半導体記憶装置の第４実施例における動作の一例を説明するためのタイミング図である。
図２４および図２５に示す本第４実施例の半導体記憶装置は、上述の図２２および図２３に示す第３実施例におけるデータセレクタ７を不要としたものである。なお、本第４実施例において、ライトアンプ６には、制御回路２１から第２のデータ無効信号（ＤＩＳ２）が供給されるようになっている。
【００７６】
すなわち、本第４実施例は、図２６および図２７と図１２および図１３との比較から明らかなように、書き込みコマンドＷＲＩＴＥ Ｂに続いて読み出しコマンドＲＥＡＤ２，ＲＥＡＤ３が入り、その次に、読み出しコマンドＲＥＡＤ Ｂ（書き込みコマンドＷＲＩＴＥ Ｂと同じアドレスに対する読み出しコマンド）が入ったとき、アドレス比較器４４から一致信号ＣＩＳが発生（高レベル“Ｈ”のパルスが発生）し、この一致信号ＣＩＳが制御回路２１に入力される。制御回路２１は、一致信号ＣＩＳを受けてライトイネーブルを出力し、ライトアンプ６に保持されているデータはビット線ＢＬ，／ＢＬに転送され、メモリセル３２への書き込みが行われる。さらに、この書き込みデータ（読み出しコマンドＲＥＡＤ Ｂに対応するデータ）は、そのままリードデータバスＲＤＢ，／ＲＤＢにも転送され、センスバッファ２７、パラシリ変換器１９およびデータＩ／Ｏバッファ・レジスタ１５を介して出力される。
【００７７】
従って、本第４実施例では、ライトイネーブルおよびリードイネーブルが両方とも出力され、メモリセルへの書き込み処理と読み出し処理とが同時に行われることになる。そして、メモリセル３２への書き込みが終了したら、制御回路２１はデータ無効信号ＤＩＳ２（パルス信号）を発生しデータを無効化する。ここで、データ無効信号ＤＩＳ２は、例えば、図１６に示すライトアンプのマスク情報ラッチ６２におけるトランジスタ６２６のゲート信号として供給され、上述のデータの無効化（マスク処理）が行われる。
【００７８】
なお、書き込みデータがマスクされている場合には、前述した第３の実施例と同様に、マスク回路８’によりライトイネーブルを発生しなければよい。また、読み出しコマンドＲＥＡＤ Ｂの後に、書き込みコマンドＷＲＩＴＥ Ｃが入ったときには、ライトデータバスＷＤＢ，／ＷＤＢ（ライトアンプ６）に保持されているデータの書き込みは前の読み出しコマンドＲＥＡＤ Ｂが入力された時に行われており、また、その書き込みデータは無効化されているので、メモリセル３２への書き込み動作は行われない。
【００７９】
図２８は本発明に係る半導体記憶装置の第４実施例における動作サイクルを説明するためのフローチャートである。
図２８に示すフローチャートは、前述した図１８のフローチャートにおいて、ステップＳＴ１５が除かれ、その代わりにステップＳＴ２１およびＳＴ２２の処理が行われるようになっている。
【００８０】
すなわち、ステップＳＴ１４において、データが有効（書き込みデータのマスクが行われていない：マスク信号ＭＡＳＫが低レベル“Ｌ”）と判別されると、ステップＳＴ２１に進んで、ライトデータバスＷＤＢ，／ＷＤＢに保持されているデータ（ライトアンプ６にラッチされている書き込みデータ）をメモリセル（３２）に書き込み、同時に、その書き込みデータがリードデータバスＲＤＢ，／ＲＤＢを介してセンスバッファ２７に取り込まれ、パラシリ変換器１９およびデータＩ／Ｏバッファ・レジスタ１５を介して出力される。
【００８１】
さらに、ステップＳＴ２２に進んで、制御回路２１からのデータ無効信号ＤＩＳ２を受けて、ライトデータバスＷＤＢ，／ＷＤＢに保持されているデータを無効にする。ここで、図２８の動作サイクルは、時間的にオーバーラップさせることが可能であり、具体的に、例えば、書き込み処理（ＷＲＩＴＥ）においては、後半のステップＳＴ１９を前半のステップＳＴ１７およびＳＴ１８とオーバーラップさせ、また、読み出し処理（ＲＥＡＤ）においては、後半のステップＳＴ２２を前半のステップＳＴ１３，ＳＴ１４，ＳＴ１６およびＳＴ２１とオーバーラップさせて処理することが可能である。なお、図２８における他のステップは、前述した図１８と同様であり、その説明は省略する。
【００８２】
以上の実施例では、半導体記憶装置をＳＤＲＡＭとして説明したが、本発明は、ＳＤＲＡＭに限定されるものではなく、例えば、ＤＤＲ方式のＤＲＡＭやダイレクトラムバスＤＲＡＭ、さらには、ＤＲＡＭ以外のＳＲＡＭ等の様々な半導体記憶装置であってもよい。
【００８３】
【発明の効果】
以上、詳述したように、本発明によれば、書き込み用のデータを保持するためのレジスタを新たに設けることなく、チップ面積および価格の増大を招くことなく、データ転送レートを向上させた半導体記憶装置を提供することができる。さらに、本発明の半導体記憶装置は、書き込みデータがライトデータバスまで来ているので、書き込み時のデータ転送時間が短縮され、高速動作が可能となる。
【図面の簡単な説明】
【図１】従来の半導体記憶装置の一構成例を示すブロック図（その１）である。
【図２】従来の半導体記憶装置の一構成例を示すブロック図（その２）である。
【図３】従来の半導体記憶装置の動作を説明するためのタイミング図（その１）である。
【図４】従来の半導体記憶装置の動作を説明するためのタイミング図（その２）である。
【図５】従来の半導体記憶装置の動作を説明するためのタイミング図（その３）である。
【図６】本発明に係る半導体記憶装置の第１実施例を示すブロック図（その１）である。
【図７】本発明に係る半導体記憶装置の第１実施例を示すブロック図（その２）である。
【図８】本発明の半導体記憶装置の第１実施例における動作の一例を説明するためのタイミング図（その１）である。
【図９】本発明の半導体記憶装置の第１実施例における動作の一例を説明するためのタイミング図（その２）である。
【図１０】本発明の半導体記憶装置の第１実施例における動作の他の例を説明するためのタイミング図（その１）である。
【図１１】本発明の半導体記憶装置の第１実施例における動作の他の例を説明するためのタイミング図（その２）である。
【図１２】本発明の半導体記憶装置の第１実施例における動作のさらに他の例を説明するためのタイミング図（その１）である。
【図１３】本発明の半導体記憶装置の第１実施例における動作のさらに他の例を説明するためのタイミング図（その２）である。
【図１４】本発明の半導体記憶装置に適用するセンスアンプ・ライトスイッチの一例を示す回路図である。
【図１５】本発明の半導体記憶装置に適用するアドレスレジスタの一例を示す回路図である。
【図１６】本発明の半導体記憶装置に適用するライトアンプの一例を示す回路図である。
【図１７】本発明の半導体記憶装置に適用するデータセレクタの一例を示す回路図である。
【図１８】本発明に係る半導体記憶装置の第１実施例における動作サイクルを説明するためのフローチャートである。
【図１９】図１８に示す半導体記憶装置の動作サイクルを説明するための図である。
【図２０】本発明に係る半導体記憶装置の第２実施例を示すブロック図（その１）である。
【図２１】本発明に係る半導体記憶装置の第２実施例を示すブロック図（その２）である。
【図２２】本発明に係る半導体記憶装置の第３実施例を示すブロック図（その１）である。
【図２３】本発明に係る半導体記憶装置の第３実施例を示すブロック図（その２）である。
【図２４】本発明に係る半導体記憶装置の第４実施例を示すブロック図（その１）である。
【図２５】本発明に係る半導体記憶装置の第４実施例を示すブロック図（その２）である。
【図２６】本発明の半導体記憶装置の第４実施例における動作の一例を説明するためのタイミング図（その１）である。
【図２７】本発明の半導体記憶装置の第４実施例における動作の一例を説明するためのタイミング図（その２）である。
【図２８】本発明に係る半導体記憶装置の第４実施例における動作サイクルを説明するためのフローチャートである。
【符号の説明】
３…メモリブロック（メモリコア部）
５…アドレスレジスタ
６…ライトアンプ（ラッチ）
７…データセレクタ
８，８’…マスク回路
１１…入力バッファ
１２…コマンドデコーダ
１３…アドレスバッファ
１４…入力バッファ・ラッチ
１５…データＩ／Ｏバッファ・レジスタ
１６…コマンドラッチ
１７，１８…シリアル−パラレル変換器（シリパラ変換器）
１９…パラレル−シリアル変換器（パラシリ変換器）
２０…シフトレジスタ
２１…制御回路
２２…オシレータ（ＯＳＣ）
２３…リフレッシュアドレスカウンタ
２４…スイッチ
２７…センスバッファ
３１…ロウデコーダ
３２…メモリセル（メモリセルアレイ）
３３…コラムデコーダ
３４…センスアンプ・ライトスイッチ
４１…読み出しコマンドラッチ
４２…書き込みコマンドラッチ
４３…遅延回路
４４…アドレス比較器
４５…スイッチ
１２８…アドレスレジスタ
１２９…データレジスタ
Claims (1)
- メモリセルに接続されたビット線と、
ライトアンプと、
センスバッファと、
前記ライトアンプからの書き込みデータを前記ビット線に伝達する書き込み用データ線と、
前記ビット線の読み出しデータを前記センスバッファに伝達する読み出し用データ線とを備え、
前記ライトアンプは、
第１の書き込みコマンドに応じて入力される第１の書き込みデータを保持するデータラッチ手段と、
前記第１の書き込みデータの有効／無効を表すマスク情報を受け取りそれを保持するマスク情報保持手段と、
前記データラッチ手段に保持された前記第１の書き込みデータ、および、前記マスク情報保持手段からのマスク信号を受け取って前記書き込み用データ線に出力する書き込みデータを制御する出力手段と、を備えた半導体記憶装置であって、
該出力手段により、
前記第１の書き込みデータが有効ならば、前記第１の書き込みコマンドの入力に応じて、前記第１の書き込みデータを前記書き込み用データ線に出力保持し、
前記第１の書き込みデータが無効ならば、前記第１の書き込みコマンドの入力に対して、前記第１の書き込みデータを前記書き込み用データ線には出力しないようにするものであり、
該半導体記憶装置は、前記第１の書き込みコマンドの次に入力される第２の書き込みコマンドの入力により、前記書き込み用データ線に出力保持されている前記第１の書き込みデータを前記メモリセルに書き込むことを特徴とする半導体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33152499A JP4090165B2 (ja) | 1999-11-22 | 1999-11-22 | 半導体記憶装置 |
| US09/644,547 US6359813B1 (en) | 1999-11-22 | 2000-08-24 | Semiconductor memory device having improved data transfer rate without providing a register for holding write data |
| KR1020000055113A KR100651892B1 (ko) | 1999-11-22 | 2000-09-20 | 반도체 메모리 장치 |
| US10/057,976 US6636444B2 (en) | 1999-11-22 | 2002-01-29 | Semiconductor memory device having improved data transfer rate without providing a register for holding write data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33152499A JP4090165B2 (ja) | 1999-11-22 | 1999-11-22 | 半導体記憶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005152866A Division JP4408833B2 (ja) | 2005-05-25 | 2005-05-25 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001148191A JP2001148191A (ja) | 2001-05-29 |
| JP4090165B2 true JP4090165B2 (ja) | 2008-05-28 |
Family
ID=18244627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33152499A Expired - Fee Related JP4090165B2 (ja) | 1999-11-22 | 1999-11-22 | 半導体記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6359813B1 (ja) |
| JP (1) | JP4090165B2 (ja) |
| KR (1) | KR100651892B1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4588158B2 (ja) * | 2000-03-28 | 2010-11-24 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
| US6492881B2 (en) * | 2001-01-31 | 2002-12-10 | Compaq Information Technologies Group, L.P. | Single to differential logic level interface for computer systems |
| JP4257824B2 (ja) * | 2002-07-03 | 2009-04-22 | シャープ株式会社 | 半導体記憶装置 |
| US7002867B2 (en) * | 2002-09-25 | 2006-02-21 | Infineon Technologies Aktiengesellschaft | Refresh control circuit for ICs with a memory array |
| US6934199B2 (en) * | 2002-12-11 | 2005-08-23 | Micron Technology, Inc. | Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency |
| KR100541161B1 (ko) * | 2003-12-15 | 2006-01-10 | 주식회사 하이닉스반도체 | 고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리 |
| US7099221B2 (en) * | 2004-05-06 | 2006-08-29 | Micron Technology, Inc. | Memory controller method and system compensating for memory cell data losses |
| JPWO2006001078A1 (ja) * | 2004-06-28 | 2008-04-17 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US7116602B2 (en) | 2004-07-15 | 2006-10-03 | Micron Technology, Inc. | Method and system for controlling refresh to avoid memory cell data losses |
| US7200693B2 (en) * | 2004-08-27 | 2007-04-03 | Micron Technology, Inc. | Memory system and method having unidirectional data buses |
| US6965537B1 (en) | 2004-08-31 | 2005-11-15 | Micron Technology, Inc. | Memory system and method using ECC to achieve low power refresh |
| US7209405B2 (en) | 2005-02-23 | 2007-04-24 | Micron Technology, Inc. | Memory device and method having multiple internal data buses and memory bank interleaving |
| US20070028027A1 (en) * | 2005-07-26 | 2007-02-01 | Micron Technology, Inc. | Memory device and method having separate write data and read data buses |
| TWI410970B (zh) * | 2005-07-29 | 2013-10-01 | Ibm | 控制記憶體的方法及記憶體系統 |
| US7403446B1 (en) | 2005-09-27 | 2008-07-22 | Cypress Semiconductor Corporation | Single late-write for standard synchronous SRAMs |
| US7609584B2 (en) | 2005-11-19 | 2009-10-27 | Samsung Electronics Co., Ltd. | Latency control circuit and method thereof and an auto-precharge control circuit and method thereof |
| US7894289B2 (en) | 2006-10-11 | 2011-02-22 | Micron Technology, Inc. | Memory system and method using partial ECC to achieve low power refresh and fast access to data |
| US7900120B2 (en) * | 2006-10-18 | 2011-03-01 | Micron Technology, Inc. | Memory system and method using ECC with flag bit to identify modified data |
| US7539062B2 (en) * | 2006-12-20 | 2009-05-26 | Micron Technology, Inc. | Interleaved memory program and verify method, device and system |
| KR100903694B1 (ko) | 2007-03-30 | 2009-06-18 | 스펜션 엘엘씨 | 반도체 장치 및 데이터 써넣기 방법 |
| JP4931727B2 (ja) * | 2007-08-06 | 2012-05-16 | オンセミコンダクター・トレーディング・リミテッド | データ通信システム |
| US7826299B2 (en) | 2008-04-21 | 2010-11-02 | Infineon Technologies Ag | Method and apparatus for operating maskable memory cells |
| CN102110464B (zh) * | 2009-12-26 | 2015-06-10 | 上海芯豪微电子有限公司 | 宽带读写存储器装置 |
| US10043577B2 (en) | 2016-03-08 | 2018-08-07 | Toshiba Memory Corporation | Semiconductor memory device |
| US11144634B2 (en) * | 2016-09-28 | 2021-10-12 | Nanolock Security Inc. | Access control for integrated circuit devices |
| US10803928B2 (en) * | 2018-06-18 | 2020-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low voltage memory device |
| DE102019113512A1 (de) | 2018-06-18 | 2019-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Niederspannungsspeichervorrichtung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9116493D0 (en) * | 1991-07-30 | 1991-09-11 | Inmos Ltd | Read and write circuitry for a memory |
| US5838631A (en) * | 1996-04-19 | 1998-11-17 | Integrated Device Technology, Inc. | Fully synchronous pipelined ram |
| US6147919A (en) * | 1998-06-29 | 2000-11-14 | Fujitsu Limited | Semiconductor memory employing direct-type sense amplifiers capable of realizing high-speed access |
| DE19951677B4 (de) * | 1998-10-30 | 2006-04-13 | Fujitsu Ltd., Kawasaki | Halbleiterspeichervorrichtung |
| JP4515566B2 (ja) * | 1999-11-09 | 2010-08-04 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
-
1999
- 1999-11-22 JP JP33152499A patent/JP4090165B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-24 US US09/644,547 patent/US6359813B1/en not_active Expired - Lifetime
- 2000-09-20 KR KR1020000055113A patent/KR100651892B1/ko not_active IP Right Cessation
-
2002
- 2002-01-29 US US10/057,976 patent/US6636444B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6636444B2 (en) | 2003-10-21 |
| US6359813B1 (en) | 2002-03-19 |
| US20020105842A1 (en) | 2002-08-08 |
| KR20010050529A (ko) | 2001-06-15 |
| KR100651892B1 (ko) | 2006-12-01 |
| JP2001148191A (ja) | 2001-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4090165B2 (ja) | 半導体記憶装置 | |
| US6118729A (en) | Synchronous semiconductor memory device | |
| US6134180A (en) | Synchronous burst semiconductor memory device | |
| JP3220586B2 (ja) | 半導体記憶装置 | |
| US6636445B2 (en) | Fast cycle ram having improved data write operation | |
| US5717653A (en) | Late-write type SRAM in which address-decoding time for reading data differs from address-decoding time for writing data | |
| US5754481A (en) | Clock synchronous type DRAM with latch | |
| JP3990095B2 (ja) | 外部アドレスにより自動リフレッシュ動作が行えるテストモードを有する同期式ｄｒａｍ及び自動リフレッシュ方法 | |
| JP4043151B2 (ja) | 高速ランダムアクセス可能なメモリデバイス | |
| JP2000163956A (ja) | 半導体記憶装置 | |
| JP3894273B2 (ja) | 同期式メモリ装置 | |
| JPH07254278A (ja) | 自動プリチャージ機能を有する同期式メモリ装置 | |
| EP0962937B1 (en) | Semiconductor intergrated circuit memory and bus control method | |
| JP2000260181A (ja) | 同期型半導体記憶装置 | |
| JP7091918B2 (ja) | 半導体記憶装置およびその制御方法 | |
| US6434058B2 (en) | Semiconductor integrated circuit | |
| JP4408833B2 (ja) | 半導体記憶装置 | |
| US11887660B2 (en) | Time-interleaving sensing scheme for pseudo dual-port memory | |
| JPH07130185A (ja) | 半導体メモリ装置 | |
| JP2716912B2 (ja) | 半導体記憶装置 | |
| JP4594470B2 (ja) | 半導体集積回路 | |
| JP2002184180A (ja) | クロック同期型ダイナミックメモリ | |
| KR0123244B1 (ko) | 읽기/쓰기 회로 | |
| GB2356952A (en) | Semiconductor memory device | |
| JPH05314007A (ja) | キャッシュメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050518 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050621 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |