KR970003227A - 데이타버스 구동회로 - Google Patents

데이타버스 구동회로 Download PDF

Info

Publication number
KR970003227A
KR970003227A KR1019950018876A KR19950018876A KR970003227A KR 970003227 A KR970003227 A KR 970003227A KR 1019950018876 A KR1019950018876 A KR 1019950018876A KR 19950018876 A KR19950018876 A KR 19950018876A KR 970003227 A KR970003227 A KR 970003227A
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
data bus
switching
data
Prior art date
Application number
KR1019950018876A
Other languages
English (en)
Other versions
KR0171954B1 (ko
Inventor
이재진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950018876A priority Critical patent/KR0171954B1/ko
Priority to US08/670,840 priority patent/US5742185A/en
Priority to GB9930407A priority patent/GB2341962B/en
Priority to GB9613731A priority patent/GB2302973B/en
Publication of KR970003227A publication Critical patent/KR970003227A/ko
Application granted granted Critical
Publication of KR0171954B1 publication Critical patent/KR0171954B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 데이타 버스 구동회로는 라이트동작 이후에 데이터버스를 1/2 Vcc로 프리차지함으로 메모리장치의 동작속도를 향상하며 아울러 전력소모를 감소하는 잇점을 제공한다. 이를 위하여, 상기 데이타버스 구동회로는 외부로부터의 모드구동신호에 따라 제1전원전압을 한쌍의 데이타버스쪽으로 절환하기 위한 제1절환회로와, 외부로부터의 모드구동신호에 따라 제2전원전압을 상기 한쌍의 데이타버스쪽으로 절환하기 위한 제2절환회로와, 외부로부터의 제어신호에 따라 상기 모드구동신호를 상기 제1절환회로 또는 제2절환회로쪽으로 선택적으로 공급하는 디멀티플렉서를 구비한다.

Description

데이타버스 구동회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 데이타버스 구동회로의 회로도.

Claims (5)

  1. 외부로부터의 모드구동신호에 따라 제1전원전압을 한쌍의 데이타버스쪽으로 절환하기 위한 제1절환수단과, 외부로부터의 모드구동신호에 따라 제2전원전압을 상기 한쌍의 데이타버스쪽으로 절환하기 위한 제2절환수단과, 외부로부터의 제어신호에 따라 상기 모드구동신호를 상기 제1절환수단 또는 제2절환수단쪽으로 선택적으로 공급하는 디멀티플렉서를 구비한 것을 특징으로 하는 데이타버스 구동회로.
  2. 제1항에 있어서, 상기 제1전원전압이 Vcc이거나 그라운드인 것을 특징으로 하는 데이타버스 구동회로.
  3. 제1항에 있어서, 상기 제2전원전압이 1/2 Vcc인 것을 특징으로 하는 데이타버스 구동회로.
  4. 외부로부터의 데이타 및 메모리 셀로부터의 데이타 신호를 전송하는 한쌍의 데이타버스와, 제1전원전압, 제2전원전압, 상기 한쌍의 데이타버스 사이에 접속되어 외부로부터의 모드구성신호에 따라 상기 한쌍의 데이타 버스쪽으로 공급되는 전류의 양을 제어하는 제어용 임피던스와, 외부로부터의 제어신호에 따라 상기 모드구동 신호를 상기 제어용 임피던스쪽으로 공급하는 질환수단을 구비한 것을 특징으로 하는 데이타버스 구동회로.
  5. 제4항에 있어서, 상기 제어용 임피던스가 상기 모드구동신호의 제1상태에서 임피던스의 값이 제2상태에서 임피던스 값의 1/2인 것을 특징으로 하는 데이타버스 구동회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018876A 1995-06-30 1995-06-30 데이타 버스 구동 회로 KR0171954B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950018876A KR0171954B1 (ko) 1995-06-30 1995-06-30 데이타 버스 구동 회로
US08/670,840 US5742185A (en) 1995-06-30 1996-06-28 Data bus drive circuit for semiconductor memory device
GB9930407A GB2341962B (en) 1995-06-30 1996-07-01 Data bus drive circuit for semiconductor memory device
GB9613731A GB2302973B (en) 1995-06-30 1996-07-01 Data bus drive circuit for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018876A KR0171954B1 (ko) 1995-06-30 1995-06-30 데이타 버스 구동 회로

Publications (2)

Publication Number Publication Date
KR970003227A true KR970003227A (ko) 1997-01-28
KR0171954B1 KR0171954B1 (ko) 1999-03-30

Family

ID=19419303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018876A KR0171954B1 (ko) 1995-06-30 1995-06-30 데이타 버스 구동 회로

Country Status (3)

Country Link
US (1) US5742185A (ko)
KR (1) KR0171954B1 (ko)
GB (1) GB2302973B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061276A (en) * 1997-02-07 2000-05-09 Fujitsu Limited Semiconductor memory device and a semiconductor integrated circuit
JP3244048B2 (ja) * 1998-05-19 2002-01-07 日本電気株式会社 半導体記憶装置
DE19844479C1 (de) 1998-09-28 2000-04-13 Siemens Ag Integrierter Speicher mit einem differentiellen Leseverstärker
JP2000231791A (ja) * 1998-12-10 2000-08-22 Fujitsu Ltd 半導体記憶装置及びデータバスのリセット方法
KR100365737B1 (ko) * 1998-12-24 2003-02-19 주식회사 하이닉스반도체 안정적인신호전달을위한보조구동회로를갖는반도체소자
KR20010076636A (ko) * 2000-01-27 2001-08-16 윤종용 반도체 메모리 장치에 적합한 데이터 버스 구동회로
KR100334574B1 (ko) * 2000-01-31 2002-05-03 윤종용 풀-페이지 모드를 갖는 버스트-타입의 반도체 메모리 장치
DE10146185B4 (de) * 2001-09-19 2006-11-02 Infineon Technologies Ag Verfahren zum Betrieb eines Halbleiterspeichers und Halbleiterspeicher
US7818135B2 (en) * 2008-05-30 2010-10-19 Agere Systems Inc. Optimum timing of write and read clock paths

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4584672A (en) * 1984-02-22 1986-04-22 Intel Corporation CMOS dynamic random-access memory with active cycle one half power supply potential bit line precharge
JPS61158095A (ja) * 1984-12-28 1986-07-17 Toshiba Corp ダイナミツク型メモリのビツト線プリチヤ−ジ回路
JPS62165785A (ja) * 1986-01-17 1987-07-22 Mitsubishi Electric Corp 半導体記憶装置
FR2603414B1 (fr) * 1986-08-29 1988-10-28 Bull Sa Amplificateur de lecture
KR960009249B1 (ko) * 1987-04-24 1996-07-16 미다 가쓰시게 반도체 메모리
JPH0762955B2 (ja) * 1989-05-15 1995-07-05 株式会社東芝 ダイナミック型ランダムアクセスメモリ
GB9007787D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High-speed,small-swing datapath for dram
US5267197A (en) * 1990-12-13 1993-11-30 Sgs-Thomson Microelectronics, Inc. Read/write memory having an improved write driver
DE69227436T2 (de) * 1991-12-17 1999-04-15 Sgs Thomson Microelectronics Integrierte Schaltung mit gegenseitig gesteuerten differenzialen Datenleitungen
US5257226A (en) * 1991-12-17 1993-10-26 Sgs-Thomson Microelectronics, Inc. Integrated circuit with self-biased differential data lines
DE69231912T2 (de) * 1991-12-17 2002-04-04 St Microelectronics Inc Ausgangstreiberschaltung mit Vorladung
JP3280704B2 (ja) * 1992-05-29 2002-05-13 株式会社東芝 半導体記憶装置
JPH0729373A (ja) * 1993-07-08 1995-01-31 Mitsubishi Electric Corp 半導体記憶装置
JP3625881B2 (ja) * 1994-12-20 2005-03-02 株式会社ルネサステクノロジ バスシステム及びバスセンスアンプ

Also Published As

Publication number Publication date
GB2302973A (en) 1997-02-05
GB9613731D0 (en) 1996-09-04
US5742185A (en) 1998-04-21
GB2302973B (en) 2000-03-01
KR0171954B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
US4862348A (en) Microcomputer having high-speed and low-speed operation modes for reading a memory
TW358994B (en) Circuit for SRAM test mode isolated bitline modulation
KR930018850A (ko) 출력 버퍼장치
KR970003227A (ko) 데이타버스 구동회로
KR890010906A (ko) 스태틱 ram의 출력회로
KR960025732A (ko) 동작전류 소모를 줄인 반도체 메모리 소자
KR880008336A (ko) 반도체 집적회로 장치
KR960019309A (ko) 반도체 집적회로, 신호전송방법 및 신호전송시스템
KR970029763A (ko) 반도체 메모리 장치의 하이퍼 페이지 모드의 데이타 출력신호 제어회로
KR950024213A (ko) 반도체 기억회로
KR900019384A (ko) 빠른 턴온 및 낮은 대기 휴지 전류를 사용하는 DMOST구동기용 시한 전류 부스트(boost)
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
JP3757060B2 (ja) 半導体装置のデュアル伝送回路及びデュアル入力方法
KR100191778B1 (ko) 데이타 전송 회로
KR100273301B1 (ko) 메모리 블록 선택 회로
KR20000004713A (ko) 일정한 지연을 갖는 지연 회로
KR940004966A (ko) 저전력 데이터 출력버퍼
KR20030001868A (ko) 센스 앰프 전원제어회로
KR970029799A (ko) 반도체 기억장치의 파워라인 커플링 방지 회로
KR970002828A (ko) 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로
KR970031318A (ko) 데이타 출력 버퍼
KR970003230A (ko) 데이타 버스 구동 회로
KR980004959A (ko) 감지증폭기 제어회로
JPH05143805A (ja) メモリーカード
KR970003229A (ko) 라이트 데이타 구동 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 17