JP3757060B2 - 半導体装置のデュアル伝送回路及びデュアル入力方法 - Google Patents
半導体装置のデュアル伝送回路及びデュアル入力方法 Download PDFInfo
- Publication number
- JP3757060B2 JP3757060B2 JP20996798A JP20996798A JP3757060B2 JP 3757060 B2 JP3757060 B2 JP 3757060B2 JP 20996798 A JP20996798 A JP 20996798A JP 20996798 A JP20996798 A JP 20996798A JP 3757060 B2 JP3757060 B2 JP 3757060B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- semiconductor device
- pad
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に同一の入力パッドを通じて信号または電圧を入力するデュアル伝送回路及びこれを利用したデュアル入力方法に関する。
【０００２】
【従来の技術】
一般的に、半導体装置では、多様な用途で多数のパッドが使われる。データを受信するデータ入力パッド、データを出力するデータ出力パッド、アドレス信号を受信するアドレスパッド、外部から供給される一定の電圧を受信する電圧入力パッド、半導体装置を駆動するために入力される各種制御信号を受信する制御信号パッドなどがその例である。
【０００３】
最近の半導体装置、特に半導体メモリ装置では、集積度の増加及び動作の多様化に伴って、要求されるパッドの数が増加しつつある。そして、電源電圧、接地電圧等は、半導体装置の内部で一定の値を維持すべきである。しかし、高集積半導体装置のように電圧ラインの負荷が大きい製品では、半導体装置の動作中に一定の電圧を維持することが困難である。このような問題点を解決するために、半導体装置内の多数の場所に電圧印加パッドを配置することができる。しかし、半導体装置の小型化を進める中で、半導体装置に備えることが可能なパッドの個数には限界がある。
【０００４】
【発明が解決しようとする課題】
本発明の１つの目的は、１つのパッドを通じて２つ以上の信号または電圧を入力することができるデュアル伝送回路を提供することにある。
【０００５】
本発明の他の目的は、前記デュアル伝送回路を利用してパッドの数を削減した半導体装置を提供することにある。
【０００６】
本発明の更に他の目的は、デュアル伝送回路を利用して、１つのパッドを２つ以上の信号または電圧を入力することができるデュアル入力方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置のデュアル伝送回路は、前記半導体装置に信号を伝達する内部信号ラインと、前記半導体装置に電圧を伝達する内部電圧ラインと、信号入力モードにおいて制御信号に応答して前記半導体装置の外部と前記内部信号ラインとを通信させる第1伝送部と、電圧入力モードにおいて前記制御信号に応答して前記半導体装置の外部と前記内部電圧ラインとを通信させる第2伝送部とを具備する。
【０００８】
前記デュアル伝送回路は、前記第1伝送部によって伝送された信号をバッファリングして前記内部信号ラインに出力するバッファをさらに具備することが好ましい。
【０００９】
前記デュアル伝送回路は、電圧入力モードにおいて、前記制御信号に応答して、前記内部信号ラインを所定の電圧にプリチャージするプリチャージ部をさらに具備することが好ましい。
【００１０】
本発明に係る半導体装置は、前記半導体装置の内部と外部を電気的に連結するパッドと、前記半導体装置に信号を伝達する内部信号ラインと、前記半導体装置に電圧を伝達する内部電圧ラインと、信号入力モードにおいて前記パッドと前記内部信号ラインとを通信させ、電圧入力モードにおいて前記パッドを前記内部電圧ラインと通信させるデュアル伝送回路とを具備する。
【００１１】
本発明に係る半導体装置のデュアル入力方法は、１つのパッドを通じて外部信号を、半導体装置にデータを伝達する内部信号ライン又は前記半導体装置に電圧を伝達する内部電圧ラインに入力する半導体装置のデュアル入力方法において、入力モードが、信号入力モードであるか、電圧入力モードであるかを判別する段階と、信号入力モードにおいて前記入力パッドを通じて入力される前記信号を前記内部信号ラインに伝送する段階と、電圧入力モードにおいて前記入力パッドを通じて入力される前記電圧を前記内部電圧ラインに伝送する段階とを具備する。
【００１２】
前記デュアル入力方法は、信号入力モードにおいて前記入力パッドを通じて入力される信号をバッファリングして前記内部信号ラインに伝送する段階をさらに具備することが好ましい。
【００１３】
前記デュアル入力方法は、電圧入力モードにおいて前記内部信号ラインを所定の電圧にプリチャージする段階をさらに具備することが好ましい。
【００１４】
【発明の実施の形態】
本発明とその動作上の利点及び本発明の実施によって達成される効果を十分に理解するためには、本発明の好適な実施の形態を例示する図面及びそれに関連する説明を参照すべきである。以下、本発明の好適な実施の形態を説明する。
【００１５】
図1は、本発明の第１の実施の形態に係るデュアル伝送回路の構成を示す図である。図1に示すように、本発明の第１の実施の形態に係るデュアル伝送回路は、内部信号ラインXA1、内部電圧ラインXINT1、第1伝送部11及び第2伝送部13を具備する。
【００１６】
第1伝送部11は、信号入力モードにおいて、制御信号XCONに応答して、半導体装置の外部から供給される信号を内部信号ラインXA1側に伝送する。内部信号ラインXA1は、外部から入力される前記信号を半導体装置内部に伝達する伝送ラインである。図1に示す実施の形態では、第1伝送部11として伝送ゲートが使用されている。
【００１７】
第2伝送部13は、電圧入力モードにおいて、制御信号XCONに応答して、半導体装置の外部から供給される電圧を内部電圧ラインXINT1に伝送する。内部電圧ラインXINT1は、外部から入力される前記電圧を半導体装置内部に伝達する伝送ラインである。図1に示す実施の形態では、第2伝送部13としてPMOSトランジスタが使用されている。
【００１８】
この実施の形態に係るデュアル伝送回路は、バッファ15をさらに具備することが好ましい。バッファ15は、第1伝送部11によって伝送された信号をバッファリングして内部信号ラインXA1へ出力する。バッファ15は不完全な入力電圧のレベルに拘らず、内部信号ラインXA1を電源電圧VCC又は接地電圧VSSに駆動する役割をする。図1に示す実施の形態では、バッファ15として、直列に連結された2個のインバータが使用されている。
【００１９】
この実施の形態に係るデュアル伝送回路は、プリチャージ部17をさらに具備することが好ましい。プリチャージ部17は、第1伝送部11がターンオフされる時、第1伝送部11の出力端N12の電圧を所定の電圧にする。即ち、プリチャージ部17は、内部信号ラインXA1がフローティング状態になることを防止する。図1に示す実施の形態では、プリチャージ部17は、制御信号XCONによって制御されるNMOSトランジスタで構成されていいる。
【００２０】
以下、図1に示すデュアル伝送回路の動作を詳細に説明する。信号入力モードにおいて、制御信号XCONは"ロー"レベルに設定される。したがって、第1伝送部11がターンオンされて、入力パッドから入力される入力信号を伝送する。そして、バッファ15は、第1伝送部11によって伝送された信号をバッファリングする。この時、第2伝送部13はターンオフされて、該入力信号は内部電圧ラインXINT1には伝達されない。そして、プリチャージ部17のNMOSトランジスタは、ターンオフ状態を維持するようになる。したがって、信号入力モードでは、入力パッド10は外部信号を入力するパッドとして使われる。
【００２１】
一方、電圧入力モードにおいて、制御信号XCONは"ハイ"レベルに設定される。したがって、第2伝送部13がターンオンされて入力電圧が伝送される。そして、第1伝送部11はターンオフされて、入力電圧は内部信号ラインXA1に伝送されない。この時、プリチャージ部17のNMOSトランジスタはターンオン状態となる。これにより、第1伝送部11の出力端(N12）の電圧は接地電圧VSSに固定される。これに伴って内部信号ラインXA1は、接地電圧VSSに固定され、フローティング状態になることが防止される。この時、入力パッド10は外部電源を入力するパッドとして使われる。
【００２２】
図1に示す実施の形態のように、第2伝送部13としてPMOSトランジスタを使用する場合には、入力パッド10に入力される電圧が例えば電源電圧VCCのような高電圧である時は、該入力電圧が効果的に伝送される。しかし、入力電圧が例えば接地電圧VSSにように低電圧である時は、閾値電圧に相当する電圧の上昇が発生する。その点で、図1に示す実施の形態は、高電圧の入力において効率的に使われるデュアル伝送回路である。
【００２３】
図2は、本発明の第２の実施の形態に係るデュアル伝送回路の構成を示す図である。図1に示す第1の実施の形態では、第2伝送部13がPMOSトランジスタで構成されているが、図2に示す第2の実施の形態では、第2伝送部23がNMOSトランジスタで構成されており、これが電圧入力モードにおいてターンオンする。
【００２４】
したがって、図2に示す第2の実施の形態は、信号入力モードでは、伝送ゲートである第1伝送部21がターンオンされて、入力パッド20を通じて入力される信号が内部信号ラインXA2側に伝達され、電圧入力モードでは、制御信号XCONがハイレベルになって第2伝送部23がターンオンする。そして、電圧入力モードでは、入力パッド20を通じて入力される電圧が内部電圧ラインXINT2に伝達され、電圧入力モードでは、プリチャージ部27のNMOSトランジスタがターンオンされて内部信号ラインXA2がフローティング状態になることが防止される。
【００２５】
図2に示す第2の実施の形態のように、第2伝送部23としてNMOSトランジスタを使用する場合は、入力パッド20に入力される電圧が例えば接地電圧VSSのような低電圧である時は、これが効果的に伝送される。しかし、入力電圧が例えば電源電圧VCCのような高電圧である時は、閾値電圧に相当する電圧の降下が発生する。その点で、図2に示す実施の形態は、低電圧の入力において効率的に使われるデュアル伝送回路である。
【００２６】
図3は、本発明の第3の実施の形態に係るデュアル伝送回路の構成を示す図である。図3に示す第3の実施の形態に係るデュアル伝送回路は、図1に示す第1の実施の形態及び図2に示す第2の実施の形態と類似しているが、第2伝送部33として、電圧入力モードでターンオンされる伝送ゲートを使用している点で相違する。
【００２７】
したがって、図3に示す第3の実施の形態は、信号入力モードでは、第1伝送部31がターンオンされて、入力パッド30を通じて入力される信号が内部信号ラインXA3に伝達され、電圧入力モードでは、制御信号XCONが"ハイ"レベルになって第2伝送部33がターンオンする。そして、電圧入力モードでは、入力パッド30を通じて入力される電圧が内部電圧ラインXINT3に伝達され、電圧入力モードでは、プリチャージ部37のNMOSトランジスタがターンオンされて内部信号ラインXA3がフローティング状態になることが防止される。
【００２８】
図3に示す第3の実施の形態のように、第2伝送部33として伝送ゲートを使用する場合は、入力パッド30へ入力される電圧が例えば電源電圧VCCのように高電圧であっても、該入力電圧が例えば接地電圧VSSのように低電圧であっても閾値電圧に相当する電圧の上昇や降下が発生しない。
【００２９】
以上のように、第1、第2及び第3の実施の形態によれば、１つの入力パッドを信号入力用パッドまたは電圧入力用パッドとして兼用することができる。
【００３０】
図4は、上記の各実施の形態に係るデュアル伝送回路を利用したデュアル入力方法を示すフローチャートである。このデュアル入力方法では、まず、入力モードが、信号入力モード(A)であるのか、電圧入力モード(B)であるのかを判断する(41)。そして、入力モードが信号入力モード(A)であれば、入力される信号を内部信号ライン側（N12;N22;N32）に伝送し(43)、その伝送された信号をバッファリングして内部信号ライン（Xa1;XA2;XA3）に出力する(45)。
【００３１】
一方、入力モードが電圧入力モード(B)であれば、入力される電圧を内部電圧ライン（XINT1;XINT2;XINT3）に伝送し(47)、これと同時又はこれと前後して内部信号ラインを一定電圧にプリチャージする(49)。
【００３２】
以上、本発明を幾つかの実施の形態に基づいて説明したが、これは例示に過ぎず、本技術分野の通常の知識を有する者であれば、これから多様な変形や均等物による置換が可能である。したがって、本発明の技術的範囲は、特許請求の範囲の記載に基づいて判断されるべきである。
【００３３】
例えば、上記の実施の形態では、内部電圧ラインにより電源電圧または接地電圧を伝送するが、内部電圧ラインにより、例えば内部昇圧電圧VPPや内部基板電圧VBBなどを伝送することもできる。
【００３４】
また、上記の実施の形態では、半導体装置の外部と内部との間を中継するパッドの一例として入力パッドに関して説明したが、本発明は出力パッドに適用することもできる。
【発明の効果】
本発明によれば、例えば、１つのパッドを利用して２つ以上の信号または電圧を入力することができる。
【００３５】
また、本発明によれば、例えば、半導体装置のパッド数を削減することができる。
【００３６】
また、本発明によれば、例えば、半導体装置のチップサイズを小さくすることができる。
【００３７】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るデュアル伝送回路を示す図である。
【図２】本発明の第２の実施の形態に係るデュアル伝送回路を示す図である。
【図３】本発明の第３の実施の形態に係るデュアル伝送回路を示す図である。
【図４】本発明の第１乃至第３の実施の形態のいずれかに係るデュアル伝送回路を利用したデュアル入力方法を示すフローチャート。
【符号の説明】
10,20,30 入力パッド
11,21,31 第1伝送部
13,23,33 第2伝送部
15,25,35 バッファ
17,27,37 プリチャージ部
【発明の属する技術分野】
本発明は、半導体装置に係り、特に同一の入力パッドを通じて信号または電圧を入力するデュアル伝送回路及びこれを利用したデュアル入力方法に関する。
【０００２】
【従来の技術】
一般的に、半導体装置では、多様な用途で多数のパッドが使われる。データを受信するデータ入力パッド、データを出力するデータ出力パッド、アドレス信号を受信するアドレスパッド、外部から供給される一定の電圧を受信する電圧入力パッド、半導体装置を駆動するために入力される各種制御信号を受信する制御信号パッドなどがその例である。
【０００３】
最近の半導体装置、特に半導体メモリ装置では、集積度の増加及び動作の多様化に伴って、要求されるパッドの数が増加しつつある。そして、電源電圧、接地電圧等は、半導体装置の内部で一定の値を維持すべきである。しかし、高集積半導体装置のように電圧ラインの負荷が大きい製品では、半導体装置の動作中に一定の電圧を維持することが困難である。このような問題点を解決するために、半導体装置内の多数の場所に電圧印加パッドを配置することができる。しかし、半導体装置の小型化を進める中で、半導体装置に備えることが可能なパッドの個数には限界がある。
【０００４】
【発明が解決しようとする課題】
本発明の１つの目的は、１つのパッドを通じて２つ以上の信号または電圧を入力することができるデュアル伝送回路を提供することにある。
【０００５】
本発明の他の目的は、前記デュアル伝送回路を利用してパッドの数を削減した半導体装置を提供することにある。
【０００６】
本発明の更に他の目的は、デュアル伝送回路を利用して、１つのパッドを２つ以上の信号または電圧を入力することができるデュアル入力方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置のデュアル伝送回路は、前記半導体装置に信号を伝達する内部信号ラインと、前記半導体装置に電圧を伝達する内部電圧ラインと、信号入力モードにおいて制御信号に応答して前記半導体装置の外部と前記内部信号ラインとを通信させる第1伝送部と、電圧入力モードにおいて前記制御信号に応答して前記半導体装置の外部と前記内部電圧ラインとを通信させる第2伝送部とを具備する。
【０００８】
前記デュアル伝送回路は、前記第1伝送部によって伝送された信号をバッファリングして前記内部信号ラインに出力するバッファをさらに具備することが好ましい。
【０００９】
前記デュアル伝送回路は、電圧入力モードにおいて、前記制御信号に応答して、前記内部信号ラインを所定の電圧にプリチャージするプリチャージ部をさらに具備することが好ましい。
【００１０】
本発明に係る半導体装置は、前記半導体装置の内部と外部を電気的に連結するパッドと、前記半導体装置に信号を伝達する内部信号ラインと、前記半導体装置に電圧を伝達する内部電圧ラインと、信号入力モードにおいて前記パッドと前記内部信号ラインとを通信させ、電圧入力モードにおいて前記パッドを前記内部電圧ラインと通信させるデュアル伝送回路とを具備する。
【００１１】
本発明に係る半導体装置のデュアル入力方法は、１つのパッドを通じて外部信号を、半導体装置にデータを伝達する内部信号ライン又は前記半導体装置に電圧を伝達する内部電圧ラインに入力する半導体装置のデュアル入力方法において、入力モードが、信号入力モードであるか、電圧入力モードであるかを判別する段階と、信号入力モードにおいて前記入力パッドを通じて入力される前記信号を前記内部信号ラインに伝送する段階と、電圧入力モードにおいて前記入力パッドを通じて入力される前記電圧を前記内部電圧ラインに伝送する段階とを具備する。
【００１２】
前記デュアル入力方法は、信号入力モードにおいて前記入力パッドを通じて入力される信号をバッファリングして前記内部信号ラインに伝送する段階をさらに具備することが好ましい。
【００１３】
前記デュアル入力方法は、電圧入力モードにおいて前記内部信号ラインを所定の電圧にプリチャージする段階をさらに具備することが好ましい。
【００１４】
【発明の実施の形態】
本発明とその動作上の利点及び本発明の実施によって達成される効果を十分に理解するためには、本発明の好適な実施の形態を例示する図面及びそれに関連する説明を参照すべきである。以下、本発明の好適な実施の形態を説明する。
【００１５】
図1は、本発明の第１の実施の形態に係るデュアル伝送回路の構成を示す図である。図1に示すように、本発明の第１の実施の形態に係るデュアル伝送回路は、内部信号ラインXA1、内部電圧ラインXINT1、第1伝送部11及び第2伝送部13を具備する。
【００１６】
第1伝送部11は、信号入力モードにおいて、制御信号XCONに応答して、半導体装置の外部から供給される信号を内部信号ラインXA1側に伝送する。内部信号ラインXA1は、外部から入力される前記信号を半導体装置内部に伝達する伝送ラインである。図1に示す実施の形態では、第1伝送部11として伝送ゲートが使用されている。
【００１７】
第2伝送部13は、電圧入力モードにおいて、制御信号XCONに応答して、半導体装置の外部から供給される電圧を内部電圧ラインXINT1に伝送する。内部電圧ラインXINT1は、外部から入力される前記電圧を半導体装置内部に伝達する伝送ラインである。図1に示す実施の形態では、第2伝送部13としてPMOSトランジスタが使用されている。
【００１８】
この実施の形態に係るデュアル伝送回路は、バッファ15をさらに具備することが好ましい。バッファ15は、第1伝送部11によって伝送された信号をバッファリングして内部信号ラインXA1へ出力する。バッファ15は不完全な入力電圧のレベルに拘らず、内部信号ラインXA1を電源電圧VCC又は接地電圧VSSに駆動する役割をする。図1に示す実施の形態では、バッファ15として、直列に連結された2個のインバータが使用されている。
【００１９】
この実施の形態に係るデュアル伝送回路は、プリチャージ部17をさらに具備することが好ましい。プリチャージ部17は、第1伝送部11がターンオフされる時、第1伝送部11の出力端N12の電圧を所定の電圧にする。即ち、プリチャージ部17は、内部信号ラインXA1がフローティング状態になることを防止する。図1に示す実施の形態では、プリチャージ部17は、制御信号XCONによって制御されるNMOSトランジスタで構成されていいる。
【００２０】
以下、図1に示すデュアル伝送回路の動作を詳細に説明する。信号入力モードにおいて、制御信号XCONは"ロー"レベルに設定される。したがって、第1伝送部11がターンオンされて、入力パッドから入力される入力信号を伝送する。そして、バッファ15は、第1伝送部11によって伝送された信号をバッファリングする。この時、第2伝送部13はターンオフされて、該入力信号は内部電圧ラインXINT1には伝達されない。そして、プリチャージ部17のNMOSトランジスタは、ターンオフ状態を維持するようになる。したがって、信号入力モードでは、入力パッド10は外部信号を入力するパッドとして使われる。
【００２１】
一方、電圧入力モードにおいて、制御信号XCONは"ハイ"レベルに設定される。したがって、第2伝送部13がターンオンされて入力電圧が伝送される。そして、第1伝送部11はターンオフされて、入力電圧は内部信号ラインXA1に伝送されない。この時、プリチャージ部17のNMOSトランジスタはターンオン状態となる。これにより、第1伝送部11の出力端(N12）の電圧は接地電圧VSSに固定される。これに伴って内部信号ラインXA1は、接地電圧VSSに固定され、フローティング状態になることが防止される。この時、入力パッド10は外部電源を入力するパッドとして使われる。
【００２２】
図1に示す実施の形態のように、第2伝送部13としてPMOSトランジスタを使用する場合には、入力パッド10に入力される電圧が例えば電源電圧VCCのような高電圧である時は、該入力電圧が効果的に伝送される。しかし、入力電圧が例えば接地電圧VSSにように低電圧である時は、閾値電圧に相当する電圧の上昇が発生する。その点で、図1に示す実施の形態は、高電圧の入力において効率的に使われるデュアル伝送回路である。
【００２３】
図2は、本発明の第２の実施の形態に係るデュアル伝送回路の構成を示す図である。図1に示す第1の実施の形態では、第2伝送部13がPMOSトランジスタで構成されているが、図2に示す第2の実施の形態では、第2伝送部23がNMOSトランジスタで構成されており、これが電圧入力モードにおいてターンオンする。
【００２４】
したがって、図2に示す第2の実施の形態は、信号入力モードでは、伝送ゲートである第1伝送部21がターンオンされて、入力パッド20を通じて入力される信号が内部信号ラインXA2側に伝達され、電圧入力モードでは、制御信号XCONがハイレベルになって第2伝送部23がターンオンする。そして、電圧入力モードでは、入力パッド20を通じて入力される電圧が内部電圧ラインXINT2に伝達され、電圧入力モードでは、プリチャージ部27のNMOSトランジスタがターンオンされて内部信号ラインXA2がフローティング状態になることが防止される。
【００２５】
図2に示す第2の実施の形態のように、第2伝送部23としてNMOSトランジスタを使用する場合は、入力パッド20に入力される電圧が例えば接地電圧VSSのような低電圧である時は、これが効果的に伝送される。しかし、入力電圧が例えば電源電圧VCCのような高電圧である時は、閾値電圧に相当する電圧の降下が発生する。その点で、図2に示す実施の形態は、低電圧の入力において効率的に使われるデュアル伝送回路である。
【００２６】
図3は、本発明の第3の実施の形態に係るデュアル伝送回路の構成を示す図である。図3に示す第3の実施の形態に係るデュアル伝送回路は、図1に示す第1の実施の形態及び図2に示す第2の実施の形態と類似しているが、第2伝送部33として、電圧入力モードでターンオンされる伝送ゲートを使用している点で相違する。
【００２７】
したがって、図3に示す第3の実施の形態は、信号入力モードでは、第1伝送部31がターンオンされて、入力パッド30を通じて入力される信号が内部信号ラインXA3に伝達され、電圧入力モードでは、制御信号XCONが"ハイ"レベルになって第2伝送部33がターンオンする。そして、電圧入力モードでは、入力パッド30を通じて入力される電圧が内部電圧ラインXINT3に伝達され、電圧入力モードでは、プリチャージ部37のNMOSトランジスタがターンオンされて内部信号ラインXA3がフローティング状態になることが防止される。
【００２８】
図3に示す第3の実施の形態のように、第2伝送部33として伝送ゲートを使用する場合は、入力パッド30へ入力される電圧が例えば電源電圧VCCのように高電圧であっても、該入力電圧が例えば接地電圧VSSのように低電圧であっても閾値電圧に相当する電圧の上昇や降下が発生しない。
【００２９】
以上のように、第1、第2及び第3の実施の形態によれば、１つの入力パッドを信号入力用パッドまたは電圧入力用パッドとして兼用することができる。
【００３０】
図4は、上記の各実施の形態に係るデュアル伝送回路を利用したデュアル入力方法を示すフローチャートである。このデュアル入力方法では、まず、入力モードが、信号入力モード(A)であるのか、電圧入力モード(B)であるのかを判断する(41)。そして、入力モードが信号入力モード(A)であれば、入力される信号を内部信号ライン側（N12;N22;N32）に伝送し(43)、その伝送された信号をバッファリングして内部信号ライン（Xa1;XA2;XA3）に出力する(45)。
【００３１】
一方、入力モードが電圧入力モード(B)であれば、入力される電圧を内部電圧ライン（XINT1;XINT2;XINT3）に伝送し(47)、これと同時又はこれと前後して内部信号ラインを一定電圧にプリチャージする(49)。
【００３２】
以上、本発明を幾つかの実施の形態に基づいて説明したが、これは例示に過ぎず、本技術分野の通常の知識を有する者であれば、これから多様な変形や均等物による置換が可能である。したがって、本発明の技術的範囲は、特許請求の範囲の記載に基づいて判断されるべきである。
【００３３】
例えば、上記の実施の形態では、内部電圧ラインにより電源電圧または接地電圧を伝送するが、内部電圧ラインにより、例えば内部昇圧電圧VPPや内部基板電圧VBBなどを伝送することもできる。
【００３４】
また、上記の実施の形態では、半導体装置の外部と内部との間を中継するパッドの一例として入力パッドに関して説明したが、本発明は出力パッドに適用することもできる。
【発明の効果】
本発明によれば、例えば、１つのパッドを利用して２つ以上の信号または電圧を入力することができる。
【００３５】
また、本発明によれば、例えば、半導体装置のパッド数を削減することができる。
【００３６】
また、本発明によれば、例えば、半導体装置のチップサイズを小さくすることができる。
【００３７】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るデュアル伝送回路を示す図である。
【図２】本発明の第２の実施の形態に係るデュアル伝送回路を示す図である。
【図３】本発明の第３の実施の形態に係るデュアル伝送回路を示す図である。
【図４】本発明の第１乃至第３の実施の形態のいずれかに係るデュアル伝送回路を利用したデュアル入力方法を示すフローチャート。
【符号の説明】
10,20,30 入力パッド
11,21,31 第1伝送部
13,23,33 第2伝送部
15,25,35 バッファ
17,27,37 プリチャージ部
Claims (13)
- 半導体装置のデュアル伝送回路であって、
前記半導体装置に信号を伝達する内部信号ラインと、
前記半導体装置に動作用の電圧を伝達する内部電圧ラインと、
信号入力モードにおいて、制御信号に応答して、前記半導体装置のパッドに与えられる信号を前記内部信号ラインに供給するための第1伝送部と、
電圧入力モードにおいて、前記制御信号に応答して、前記半導体装置の前記パッドに与えられる動作用の電圧を前記内部電圧ラインに供給するための第2伝送部と、を具備することを特徴とする半導体装置のデュアル伝送回路。 - 前記第1伝送部によって伝送される信号をバッファリングして前記内部信号ラインに出力するバッファをさらに具備することを特徴とする請求項１に記載の半導体装置のデュアル伝送回路。
- 電圧入力モードにおいて、前記制御信号に応答して、前記内部信号ラインを所定の電圧にプリチャージするプリチャージ部をさらに具備することを特徴とする請求項１に記載の半導体装置のデュアル伝送回路。
- 前記第2伝送部は、電圧入力モードにおいて、前記制御信号に応答してターンオンされるPMOSトランジスタを含むことを特徴とする請求項１に記載の半導体装置のデュアル伝送回路。
- 前記第2伝送部は、電圧入力モードにおいて、前記制御信号に応答してターンオンされるNMOSトランジスタを含むことを特徴とする請求項１に記載の半導体装置のデュアル伝送回路。
- 前記第2伝送部は、電圧入力モードにおいて、前記制御信号に応答してターンオンされる伝送ゲートを含むことを特徴とする請求項１に記載の半導体装置のデュアル伝送回路。
- 半導体装置であって、
前記半導体装置の内部と外部を電気的に連結するパッドと、
前記半導体装置に信号を伝達する内部信号ラインと、
前記半導体装置に動作用の電圧を伝達する内部電圧ラインと、
信号入力モードでは、前記パッドと前記内部信号ラインとを接続して前記パッドに与えられる信号を前記内部信号ラインに供給し、電圧入力モードでは、前記パッドと前記内部電圧ラインとを接続して前記パッドに与えられる動作用の電圧を前記内部電圧ラインに供給するデュアル伝送回路と、を具備することを特徴とする半導体装置。 - 前記デュアル伝送回路は、
信号入力モードにおいて、所定の制御信号に応答して前記パッドと前記内部信号ラインとを接続する第1伝送部と、
電圧入力モードにおいて、前記制御信号に応答して前記パッドと前記内部電圧ラインとを接続する第2伝送部と、を具備することを特徴とする請求項７に記載の半導体装置。 - 前記パッドは、信号入力用パッドであることを特徴とする請求項７に記載の半導体装置。
- 前記パッドは、信号出力用パッドであることを特徴とする請求項７に記載の半導体装置。
- １つのパッドを通じて、外部信号を、半導体装置内に伝達する内部信号ライン又は前記半導体装置内に動作用の電圧を伝達する内部電圧ラインに入力する半導体装置のデュアル入力方法において、
入力モードが信号入力モードであるか、電圧入力モードであるかを判別する段階と、
信号入力モードにおいて、前記入力パッドを通じて入力される前記外部信号を前記内部信号ラインに供給する段階と、
電圧入力モードにおいて、前記入力パッドを通じて入力される前記動作用の電圧を前記内部電圧ラインに供給する段階と、を具備することを特徴とする半導体装置のデュアル入力方法。 - 前記デュアル入力方法は、信号入力モードで前記入力パッドを通じて入力される前記外部信号をバッファリングして前記内部信号ラインへ供給する段階をさらに具備することを特徴とする請求項１１に記載の半導体装置のデュアル入力方法。
- 電圧入力モードにおいて、前記内部信号ラインを所定の電圧にプリチャージする段階をさらに具備することを特徴とする請求項１１に記載の半導体装置のデュアル入力方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR98-1426 | 1998-01-19 | ||
| KR1019980001426A KR100292404B1 (ko) | 1998-01-19 | 1998-01-19 | 겸용전송회로및이를이용한겸용입력방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214980A JPH11214980A (ja) | 1999-08-06 |
| JP3757060B2 true JP3757060B2 (ja) | 2006-03-22 |
Family
ID=19531754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20996798A Expired - Fee Related JP3757060B2 (ja) | 1998-01-19 | 1998-07-24 | 半導体装置のデュアル伝送回路及びデュアル入力方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6087887A (ja) |
| JP (1) | JP3757060B2 (ja) |
| KR (1) | KR100292404B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10241982B4 (de) * | 2002-09-11 | 2004-10-07 | Infineon Technologies Ag | Digitale Signal-Verzögerungs-Einrichtung |
| KR100495667B1 (ko) * | 2003-01-13 | 2005-06-16 | 삼성전자주식회사 | 아날로그/디지털 입력 모드를 제공하는 입출력 버퍼 |
| KR101043739B1 (ko) | 2008-11-17 | 2011-06-24 | 주식회사 하이닉스반도체 | 집적회로 |
| KR20130042244A (ko) * | 2011-10-18 | 2013-04-26 | 에스케이하이닉스 주식회사 | 신호 전달 회로 및 이를 포함하는 플립플롭 회로 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3602738A (en) * | 1969-04-24 | 1971-08-31 | Northern Electric Co | Electronic switch |
| US3588540A (en) * | 1969-12-12 | 1971-06-28 | Northern Electric Co | Adjustable relay |
| FR2683342B1 (fr) * | 1991-10-31 | 1994-01-07 | Gemplus Card International | Circuit d'interface pour carte a circuit integre. |
| US5378950A (en) * | 1992-02-03 | 1995-01-03 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit for producing activation signals at different cycle times |
| US5477184A (en) * | 1992-04-15 | 1995-12-19 | Sanyo Electric Co., Ltd. | Fet switching circuit for switching between a high power transmitting signal and a lower power receiving signal |
| JPH06112795A (ja) * | 1992-07-31 | 1994-04-22 | Hewlett Packard Co <Hp> | 信号切換回路および信号生成回路 |
| KR0169604B1 (ko) * | 1996-03-08 | 1999-03-20 | 김주용 | 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치 |
-
1998
- 1998-01-19 KR KR1019980001426A patent/KR100292404B1/ko not_active IP Right Cessation
- 1998-07-24 JP JP20996798A patent/JP3757060B2/ja not_active Expired - Fee Related
- 1998-08-26 US US09/140,677 patent/US6087887A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100292404B1 (ko) | 2001-06-01 |
| KR19990065911A (ko) | 1999-08-05 |
| US6087887A (en) | 2000-07-11 |
| JPH11214980A (ja) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6058063A (en) | Integrated circuit memory devices having reduced power consumption requirements during standby mode operation | |
| US6809546B2 (en) | On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same | |
| US6429716B1 (en) | Pre-buffer voltage level shifting circuit and method | |
| US7368937B2 (en) | Input termination circuits and methods for terminating inputs | |
| US20050094479A1 (en) | Internal voltage generating circuit for periphery, semiconductor memory device having the circuit and method thereof | |
| US6867641B2 (en) | Internal voltage generator for semiconductor device | |
| US5929654A (en) | Temperature-insensitive current controlled CMOS output driver | |
| US20050212552A1 (en) | Semiconductor integrated circuit device and on-die termination circuit | |
| US5739701A (en) | Input/output buffer circuit having reduced power consumption | |
| JP3757060B2 (ja) | 半導体装置のデュアル伝送回路及びデュアル入力方法 | |
| US4894558A (en) | Power saving input buffer for use with a gate array | |
| EP1360765B1 (en) | Buffers with reduced voltage input/output signals | |
| JPH09252245A (ja) | 回路ドライバおよび保護回路 | |
| JPH1198002A (ja) | 半導体装置の入力バッファ | |
| US6525575B2 (en) | Output buffer circuit | |
| US6292026B1 (en) | Semiconductor device and electronic apparatus using the same | |
| US20040001551A1 (en) | Data transmission circuit and method for reducing leakage current | |
| US20210295897A1 (en) | Memory device including data input/output circuit | |
| KR0144494B1 (ko) | 메모리 장치용 멀티플렉서 | |
| JP3769310B2 (ja) | 入力回路 | |
| KR100524894B1 (ko) | 양방향 패드를 갖는 입출력단 회로 | |
| KR100321155B1 (ko) | 반도체 장치의 어드레스 버퍼 회로 | |
| KR200291192Y1 (ko) | 반도체장치의 저전력 인버터회로 | |
| KR100206968B1 (ko) | 입출력 버퍼 | |
| KR100446284B1 (ko) | 누설전류를 방지할 수 있는 양방향 입출력버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050516 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050816 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |