KR101043739B1 - 집적회로 - Google Patents

집적회로 Download PDF

Info

Publication number
KR101043739B1
KR101043739B1 KR1020080113937A KR20080113937A KR101043739B1 KR 101043739 B1 KR101043739 B1 KR 101043739B1 KR 1020080113937 A KR1020080113937 A KR 1020080113937A KR 20080113937 A KR20080113937 A KR 20080113937A KR 101043739 B1 KR101043739 B1 KR 101043739B1
Authority
KR
South Korea
Prior art keywords
pull
compensation path
driving force
control signal
integrated circuits
Prior art date
Application number
KR1020080113937A
Other languages
English (en)
Other versions
KR20100055037A (ko
Inventor
서우현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080113937A priority Critical patent/KR101043739B1/ko
Priority to US12/493,774 priority patent/US8067969B2/en
Publication of KR20100055037A publication Critical patent/KR20100055037A/ko
Application granted granted Critical
Publication of KR101043739B1 publication Critical patent/KR101043739B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

외부 환경 및 공정 변화에 따른 풀업 및 풀다운의 이상 동작을 보상할 수 있는 집적회로에 관한 것이다. 이를 위한 집적회로는 풀업 구동력을 조절하기 위한 풀업 보상 경로부; 풀다운 구동력을 조절하기 위한 풀다운 보상 경로부; 및 제어신호에 응답하여 입력 신호를 상기 풀업 보상 경로부와 상기 풀다운 보상 경로부 중 어느 하나로 라우팅하는 경로 제어수단을 포함한다.
메모리, 풀업, 풀다운, 클럭, 보상

Description

집적회로{INTEGRATION CIRCUIT}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 외부 환경 및 공정 변화에 따른 풀업 및 풀다운의 이상 동작을 보상할 수 있는 집적회로에 관한 것이다. 본 발명은 스큐 변화가 심한 인버터 딜레이를 사용하는 모든 회로에 광범위하게 응용된다.
일반적으로, MOS 트랜지스터들을 구비하는 소정 회로의 설계에서 외부 환경 및 공정 변화에 대응하여 문턱 전압, 옥사이드 두께, 게이트, ISO, 및 액티브 저항 등이 변함에 따라 스큐가 발생하며, 이러한 외부 환경 및 공정 변화를 검증하는 작업은 무척 까다롭다.
이러한 외부 환경 및 공정 변화를 시뮬레이션으로 검증하기 위해서 'FF, FT, FS, TF, TT, TS, SF, ST, SS'와 같은 단계적인 조건이 사용된다. 여기서, 'FF'는 NMOS가 빠른 조건(fast condition)이고 PMOS도 빠른 조건으로서, 이러한 조건의 스큐에서 시뮬레이션을 하는 것이다. 'T'는 일반적인 상태(typical condition), 'S' 는 느린 상태(slow condition)를 각각 의미한다.
도 1은 통상적인 펄스 발생 장치의 일예를 나타낸 회로도이다. 인버터 딜레이(10), 낸드 게이트(NA1), 및 인버터들(INV1,INV2)을 사용하여 출력 신호 OUT를 생성한다. 구체적으로, 입력 신호 IN1가 인버터 체인(10)을 거쳐 소정 지연되고, 입력 신호 IN2가 인버터(INV1)를 거쳐 반전된다. 그리고, 지연된 신호 IN1_DLY와 반전된 신호 IN2B가 낸드 게이트(NA1)에 의해 낸드 조합되고, 낸드 게이트(NA1)의 출력신호가 인버터(INV2)를 거쳐 출력 신호 OUT로 출력된다.
그런데, 도 1과 같은 종래의 펄스 발생 회로에서, 위에서 설명한 시뮬레이션 조건별로 풀업 및 풀다운 동작에 이상이 생길 수 있다. 즉, 도 2에 도시된 바와 같이, 일반적인 상태(typical condition)에서는 출력 펄스의 라이징 및 폴링 에지가 정상적인 기울기를 갖는 신호 SIGNAL1로 출력된다. 그러나, 느린 상태(slow condition)인 경우, 인버터 체인(10)을 구성하는 NMOS 또는 PMOS 트랜지스터들의 문턱 전압, 옥사이드 두께, 게이트, ISO, 및 액티브 저항 등의 변화에 의해 지연된 신호 IN1_DLY와 반전된 신호 IN2B 간의 타이밍 마진이 부족하여, 비정상적인 신호 SIGNAL2 및 SIGNAL3가 생성된다.
신호 SIGNAL2는 인버터 딜레이(10)를 구성하는 풀업 모스트랜지스터(예컨대 PMOS 트랜지스터)에 이상이 생겨 펄스의 라이징 에지의 기울기가 비정상적인 경우이고, 신호 SIGNAL3은 인버터 딜레이(10)를 구성하는 풀다운 트랜지스터(NMOS)에 이상이 생겨 펄스의 폴링 에지 기울기가 비정상적인 경우이다.
*이러한 풀업 또는 풀다운 변화로 인한 회로의 오동작에 대하여 외부 환경 및 공정 변수를 정확히 예측할 수 있으면 큰 문제가 없으나, 예측이 불가능한 경우에는 수정(revision)이 어려운 문제점이 있다.
또한, 동일한 조건에서, 인버터 딜레이를 구성하는 풀업 트랜지스터는 이상 동작을 일으키지만 풀다운 트랜지스터는 정상동작을 하는 경우가 발생될 수 있으며, 그 반대의 경우가 발생될 수도 있다.
아울러 풀업 및 풀다운 변화가 심한 경우 이러한 변화를 보상하기 위해 풀업 및 풀다운 소자를 수정하는 공정이 추가되어야 한다. 추가 공정으로 인한 시간 및 비용 낭비는 큰 부담이 아닐 수 없다.
본 발명은 외부 환경 및 공정 변화에 따른 풀업 및 풀다운의 이상 동작을 보상할 수 있는 집적회로를 제공하는데 그 목적이 있다.
본 발명의 일면에 따른 집적회로는, 풀업 구동력을 조절하기 위한 풀업 보상 경로부; 풀다운 구동력을 조절하기 위한 풀다운 보상 경로부; 및 제어신호에 응답하여 입력 신호를 상기 풀업 보상 경로부와 상기 풀다운 보상 경로부 중 어느 하나로 라우팅하는 경로 제어 수단을 포함한다.
또한 본 발명의 다른 면에 따른 집적회로는, 인버터 체인을 구비하는 펄스 발생 회로부; 상기 인버터 체인을 구성하는 각 인버터단의 풀업 구동력과 풀다운 구동력 중 어느 하나를 선택적으로 보상하기 위한 구동력 보상 수단을 포함하고,
상기 구동력 보상 수단은 풀업 구동력을 조절하기 위한 풀업 보상 경로부;
풀다운 구동력을 조절하기 위한 풀다운 보상 경로부; 및 제어신호에 응답하여 입력 신호를 상기 풀업 보상 경로부와 상기 풀다운 보상 경로부 중 어느 하나로 라우팅하는 경로 제어 수단을 포함한다.
여기서, 상기 풀업 보상 경로부는 출력 펄스의 라이징 기울기를 조절하고, 상기 풀다운 보상 경로부는 출력 펄스의 폴링 기울기를 조절한다. 상기 풀업 보상 경로부는 구비되는 풀업 트랜지스터의 사이즈 또는 개수를 조절하는 것에 의해 구동력이 결정되고, 상기 풀다운 보상 경로부는 구비되는 풀다운 트랜지스터의 사이 즈 또는 개수를 조절하는 것에 의해 구동력이 결정된다.
여기서, 상기 경로 제어 수단은, 상기 제어신호를 생성하기 위한 제어부; 및
상기 제어신호에 응답하여 상기 풀업 보상 경로부와 상기 풀다운 보상 경로부 중 어느 하나로 상기 입력신호를 제공하는 선택부를 포함한다. 상기 제어부는 외부 전원 공급 여부와 동작 모드에 따라 상기 제어신호를 생성한다.
또한 본 발명의 또 다른 면에 따른 집적회로는, 복수의 경로 제어신호를 생성하는 경로 제어부; 및 풀업 보상 경로와 풀 다운 보상 경로를 각각 구비하고, 대응하는 상기 경로 제어신호에 응답하여 자신의 입력신호를 상기 풀업 보상 경로와 상기 풀다운 보상 경로 중 어느 하나의 경로를 통해 처리하는 복수의 내부회로를 포함한다.
여기서, 상기 경로 제어부는, 상기 외부 전원 공급 여부와 동작 모드에 따라 복수의 제어신호를 생성하는 제어부; 및 상기 복수의 제어신호를 디코딩하여 상기 경로 제어 신호들로 출력하는 디코더를 포함한다. 상기 제어부는 상기 외부 전원 공급을 제어하는 퓨즈를 포함하며, 상기 퓨즈의 커팅 여부에 따라 상기 제어 신호의 상태를 제어한다. 상기 제어부는 정상 모드와 테스트 모드 중 어느 하나의 진입을 각각 제어하는 다수의 테스트 신호를 입력받으며, 상기 각 테스트 신호의 상태에 따라 상기 각 제어 신호의 상태를 제어한다. 각각의 상기 내부 회로는, 풀업 구동력을 절하기 위한 풀업 보상 경로부; 풀다운 구동력을 조절하기 위한 풀다운 보상 경로부; 및 상기 경로 제어신호에 응답하여 상기 풀업 보상 경로부와 상기 풀다운 보상 경로부 중 어느 하나를 선택하고, 선택된 경로에 상기 입력신호를 제공 하는 선택부를 포함한다.
본 발명에 따른 집적회로는 공정 및 외부 환경 변화가 심한 회로에서 풀업 보상 경로와 풀다운 보상 경로 중 어느 하나를 통해 신호를 처리하도록 제어함으로써, 생성하고자 하는 펄스 신호의 라이징 및 폴링 기울기를 효과적으로 보상할 수 있는 효과가 있다.
또한, 본 발명에 따른 집적회로는 외부 환경 및 공정 변화를 예측하기 힘든 회로에 적용되어 별도의 수정없이 정상적인 펄스 신호의 생성이 가능하다.
아울러, 본 발명에 따른 집적회로는 디코딩을 통해 다수의 내부 회로의 풀업 보상 경로와 풀다운 보상 경로가 각각 적절히 선택되도록 한번에 제어함으로써, 다수의 회로들에 발생하는 펄스 신호의 스큐를 한번에 보상할 수 있는 효과가 있다.
본 발명은 펄스 신호의 라이징 및 폴링 기울기 변화 정도를 조절하기 위하여, 펄스 발생 회로와 같은 소정 내부 회로의 풀업 경로와 풀다운 경로 중 어느 하나를 적절히 선택하여, 상기 선택된 경로로 신호가 통과하도록 제어함으로써, 외부 환경 및 공정 변수에 따른 이상 동작을 보상하는 집적회로를 개시한다.
구체적으로, 본 발명에 따른 집적회로는 제 1 실시 예로서, 도 3에 도시된 바와 같이, 제어부(30), 선택부(32), 풀업 보상 경로부(34), 및 풀다운 보상 경로 부(36)를 포함한다.
제어부(30)는 외부 전원 공급 여부와 동작 모드에 응답하여 제어 신호 CTRL를 생성한다.
선택부(32)는 제어 신호 CTRL에 응답하여 풀업 보상 경로부(34)와 풀다운 보상 경로부(36) 중 어느 한 경로를 선택하여 입력 신호 IN를 선택된 경로로 제공한다.
보다 구체적으로 살펴보면, 제어부(30)는 외부로부터 소정 전원이 공급될 때 제어 신호 CTRL를 인에이블시켜 출력한다. 또한, 제어부(30)는 정상 모드가 아닌 특정 모드(예컨대 테스트 모드)로 진입될 때 제어 신호 CTRL를 인에이블시켜 출력한다. 여기서, 외부로부터 소정 전원이 공급되거나 특정 모드로 진입하는 경우는 스큐가 큰 경우일 때 적용될 수 있다.
이러한 제어부(30)는 도 4에 도시된 바와 같이, 외부 전원(VDD) 공급을 제어하는 퓨즈(F)의 커팅 정보 및 정상 모드와 테스트 모드 중 어느 하나의 진입에 따라 상태가 결정되는 제어 신호 CTRL를 출력하는 구성을 가질 수 있다.
즉, 제어부(30)는 외부 전원 VDD과 노드(ND_A) 사이에 연결되는 퓨즈(F), 노드(ND_A)와 접지 VSS 사이에 연결되는 모스 캐패시터(MC), 노드(ND_A)와 접지 VSS 사이에 연결되고 게이트가 인버터(INV3)의 출력단에 연결되는 풀 다운 트랜지스터(N1), 노드(ND_A)의 상태를 반전하여 출력하는 인버터(INV3), 인버터(INV3)의 출력과 테스트 신호 TM를 노아 조합하는 노아 게이트(NR), 노아 게이트(NR)의 출력을 반전하여 제어 신호 CTRL로 출력하는 인버터(INV4)를 포함한다. 여기서, 테스트 신호 TM는 정상 모드시 디스에이블되고 테스트 모드시 인에이블되는 신호이다.
도 4의 구성을 갖는 제어부(30)의 동작을 살펴보면, 외부 전원 VDD 공급이 있을 때, 즉, 퓨즈(F)가 커팅되지 않을 때 노드(ND_A)가 하이 레벨로 유지됨에 따라 제어 신호 CTRL는 테스트 신호 TM의 상태에 따라 인에이블 여부가 결정된다. 이때, 모스 캐패시터(MC)는 전원 VDD을 충전한다.
그리고, 외부 전원 VDD 공급이 없을 때, 즉, 퓨즈(F)가 커팅되면, 모스 캐패시터(MC)에 충전된 전원이 노드(ND_A)로 방전되고, 소정 시간 뒤에 인버터(INV3)와 풀 다운 트랜지스터(N1)의 래치 동작에 의해 노드(ND_A)가 로우 레벨로 유지된다. 노드(ND_A)가 로우 레벨로 유지됨에 따라 제어 신호 CTRL는 테스트 신호 TM의 상태에 관계없이 인에이블 상태로 유지된다.
한편, 테스트 모드 진입시, 즉, 테스트 신호 TM가 인에이블되면, 퓨즈(F)의 커팅 여부에 관계없이 제어 신호 CTRL는 인에이블 상태로 유지된다.
선택부(32)는 제어 신호 CTRL가 디스에이블 상태일 때 입력 신호 IN를 풀업 보상 경로부(34)로 전달하고, 제어 신호 CTRL가 인에이블 상태일 때 입력 신호 IN를 풀다운 보상 경로부(36)로 전달하는 구성을 가질 수 있다.
그 실시 예로서, 선택부(32)는 도 5에 도시된 바와 같이, 제어 신호 CTRL를 반전하는 인버터(INV5), 인버터(INV5)의 출력을 반전하는 인버터(INV6), 인버터(INV5)의 출력과 인버터(INV6)의 출력에 따라 입력 신호 IN를 풀업 보상 경로부(34)의 입력단(NOR_INN)으로 전달하는 트랜스퍼 게이트(PG1), 제어 신호 CTRL를 반전하는 인버터(INV7), 제어 신호 CTRL와 인버터(INV7)의 출력에 따라 입력 신호 IN를 풀다운 보상 경로부(36)의 입력단(SL_INN)으로 전달하는 트랜스퍼 게이트(PG2)를 포함한다.
풀업 보상 경로부(34)는 선택부(32)를 통해 입력단(NOR_INN)으로 입력 신호 IN가 전달될 때 입력 신호 IN의 풀업 구동력을 조절하여 출력 신호 OUT_A로서 출력하고, 풀다운 보상 경로부(36)는 선택부(32)를 통해 입력단(SL_INN)으로 입력 신호 IN가 전달될 때 입력 신호 IN의 풀다운 구동력을 조절하여 출력 신호 OUT_B로서 출력한다.
풀업 구동력 또는 풀다운 구동력을 조절하는 방법에는 여러 가지 다양한 실시예가 있다. 예컨대 펄스 발생 장치의 인버터 딜레이를 구성하는 각 인버터단의 풀업용 PMOS 트랜지스터의 사이즈를 조절하여 풀업 구동력을 조절할 수 있고, 마찬가지로 각 인버터단의 풀다운용 NMOS 트랜지스터의 사이즈를 조절하여 풀다운 구동력을 조절할 수 있다. 또는 트랜지스터의 사이즈 대신에 트랜지스터의 개수를 조절하여 구동력을 조절할 수 있다.
한편, 본 발명에 따른 집적회로는 제 2 실시 예로서, 입력 신호 IN의 풀업 구동력을 조절하여 출력하는 풀업 보상 경로부(도 3의 34), 입력 신호 IN의 풀다운 구동력을 조절하여 출력하는 풀다운 보상 경로부(도 3의 36), 및 외부 전원 공급 여부와 동작 모드에 따라 입력 신호 IN를 상기 풀업 보상 경로부와 상기 풀다운 보상 경로 중 어느 하나로 라우팅시키는 경로 제어부를 포함하여 구성될 수 있다. 여기서, 상기 경로 제어부는 도 3의 제어부(30)와 선택부(32)를 포함한 구성에 대 응될 수 있다.
본 발명에 따른 집적회로는 제 3 실시 예로서, 도 6에 도시된 바와 같이, 경로 제어부(60)와 다수의 내부 회로(66)를 포함한다.
경로 제어부(60)는 외부 전원 공급 여부와 동작 모드에 따라 경로를 선택하기 위한 경로 제어 신호들 CTRL_DEC<0:m>(여기서, 'm'은 'n'보다 큰 자연수)을 출력하며, 제어부(62)와 디코더(64)를 포함한다.
여기서, 제어부(62)는 외부 전원 공급 여부와 동작 모드에 따라 경로를 선택하기 위한 제어 신호들 CTRL<0:n>(여기서, 'n'은 1 이상의 자연수)을 출력한다. 여기서, 제어부(60)는 도 4와 동일한 구성을 다수 포함할 수 있으며, 상기 각 구성에 구비되는 퓨즈와 테스트 신호 TM<0:n>에 대응하여 다수의 제어 신호 CTRL<0:n>의 상태가 결정될 수 있다.
그리고, 디코더(64)는 제어 신호들 CTRL<0:n>을 디코딩하여 다수의 경로 제어 신호 CTRL_DEC<0:m>로 출력한다.
각 내부 회로(66)는 풀업 보상 경로와 풀다운 보상 경로를 포함하며, 각 경로 제어 신호 CTRL_DEC<0:m>에 응답하여 풀업 보상 경로와 풀다운 보상 경로 중 어느 하나가 선택되고, 해당 입력 신호 IN<0:m>가 선택된 경로를 통해 출력 신호 OUT_A<0:m> 또는 OUT_B<0:m>로 출력된다. 여기서, 각 내부 회로(66)는 선택부, 풀업 보상 경로부, 및 풀다운 보상 경로부를 포함하며, 이들은 도 3의 선택부(32), 풀업 보상 경로부(34), 및 풀다운 보상 경로부(36)에 각각 대응될 수 있다.
도 1은 통상적인 펄스 발생 장치를 나타낸 회로도.
도 2는 정상 상태의 펄스 신호외 비정상적인 펄스 신호를 나타내는 파형도.
도 3은 본 발명의 제 1 실시예에 따른 집적회로의 블록 구성도.
도 4는 도 3의 제어부(30) 구성의 일 예를 나타내는 회로도.
도 5는 도 3의 선택부(32) 구성의 일 예를 나타내는 회로도.
도 6은 본 발명의 제 3 실시예에 따른 집적회로의 블록 구성도.

Claims (26)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 출력 펄스의 라이징 기울기를 조절하여 풀업 구동력을 조절하기 위한 풀업 보상 경로부;
    출력 펄스의 폴링 기울기를 조절하여 풀다운 구동력을 조절하기 위한 풀다운 보상 경로부; 및
    제어신호에 응답하여 입력 신호를 상기 풀업 보상 경로부와 상기 풀다운 보상 경로부 중 어느 하나로 라우팅하는 경로 제어 수단을 포함하는 직접회로에 있어서,
    상기 풀업 보상 경로부는 구비되는 풀업 트랜지스터의 사이즈 또는 개수를 조절하는 것에 의해 구동력이 결정되고,
    상기 풀다운 보상 경로부는 구비되는 풀다운 트랜지스터의 사이즈 또는 개수를 조절하는 것에 의해 구동력이 결정되며,
    상기 경로 제어 수단은,
    테스트 신호에 대응하여 진입이 결정되는 정상 모드에서 외부 전원 공급 여부와 동작 모드에 따라 상기 제어신호의 상태를 제어하고 테스트 모드에서 상기 테스트 신호의 상태에 따라 상기 제어신호의 상태를 제어하는 제어부, 및
    상기 제어신호에 응답하여 상기 풀업 보상 경로부와 상기 풀다운 보상 경로부 중 어느 하나로 상기 입력신호를 제공하는 선택부를 포함하는 것을 특징으로 하는 집적회로.
  8. 제 7 항에 있어서,
    상기 제어부는 커팅의 여부에 의해 상기 외부 전원의 공급 여부가 결정되는 퓨즈를 포함하는
    집적회로.
  9. 제 7 항에 있어서,
    상기 선택부는 상기 입력신호를 상기 제어신호에 제어받아 전달하는 트랜스퍼 게이트를 포함하는
    집적회로.
  10. 삭제
  11. 외부 전원 공급 여부와 동작 모드에 따라 복수의 제어신호를 생성하는 제어부;
    상기 복수의 제어신호를 디코딩하여 경로 제어 신호들로 출력하는 디코더; 및
    풀업 보상 경로와 풀 다운 보상 경로를 각각 구비하고, 대응하는 상기 경로 제어신호에 응답하여 자신의 입력신호를 상기 풀업 보상 경로와 상기 풀다운 보상 경로 중 어느 하나의 경로를 통해 처리하는 복수의 내부회로
    를 포함하는 집적회로.
  12. 제 11 항에 있어서,
    상기 제어부는 상기 외부 전원 공급을 제어하는 퓨즈를 포함하며, 상기 퓨즈의 커팅 여부에 따라 상기 제어 신호의 상태를 제어함을 특징으로 하는 집적회로.
  13. 제 11 항에 있어서,
    상기 제어부는 정상 모드와 테스트 모드 중 어느 하나의 진입을 각각 제어하는 다수의 테스트 신호를 입력받으며, 상기 각 테스트 신호의 상태에 따라 상기 각 제어 신호의 상태를 제어함을 특징으로 하는 집적회로.
  14. 제 11 항에 있어서,
    각각의 상기 내부 회로는,
    풀업 구동력을 절하기 위한 풀업 보상 경로부;
    풀다운 구동력을 조절하기 위한 풀다운 보상 경로부; 및
    상기 경로 제어신호에 응답하여 상기 풀업 보상 경로부와 상기 풀다운 보상 경로부 중 어느 하나를 선택하고, 선택된 경로에 상기 입력신호를 제공하는 선택부를 포함하는
    집적회로.
  15. 제 14 항에 있어서,
    상기 풀업 보상 경로부는 출력 펄스의 라이징 기울기를 조절하고, 상기 풀다운 보상 경로부는 출력 펄스의 폴링 기울기를 조절하는
    집적회로.
  16. 제 14 항에 있어서,
    상기 풀업 보상 경로부는 구비되는 풀업 트랜지스터의 사이즈 또는 개수를 조절하는 것에 의해 구동력이 결정되는
    집적회로.
  17. 제 14 항에 있어서,
    상기 풀다운 보상 경로부는 구비되는 풀다운 트랜지스터의 사이즈 또는 개수를 조절하는 것에 의해 구동력이 결정되는
    집적회로.
  18. 제 14 항에 있어서,
    상기 선택부는 상기 입력신호를 상기 경로 제어신호에 제어받아 전달하는 트랜스퍼 게이트를 포함하는
    집적회로.
  19. 인버터 체인을 구비하는 펄스 발생 회로부;
    상기 인버터 체인을 구성하는 각 인버터단의 풀업 구동력과 풀다운 구동력 중 어느 하나를 선택적으로 보상하기 위한 구동력 보상 수단을 포함하고,
    상기 구동력 보상 수단은
    풀업 구동력을 조절하기 위한 풀업 보상 경로부;
    풀다운 구동력을 조절하기 위한 풀다운 보상 경로부; 및
    제어신호에 응답하여 입력 신호를 상기 풀업 보상 경로부와 상기 풀다운 보상 경로부 중 어느 하나로 라우팅하는 경로 제어 수단을 포함하는
    집적회로.
  20. 제 19 항에 있어서,
    상기 풀업 보상 경로부는 구비되는 풀업 트랜지스터의 사이즈 또는 개수를 조절하는 것에 의해 구동력이 결정되는
    집적회로.
  21. 제 19 항에 있어서,
    상기 풀다운 보상 경로부는 구비되는 풀다운 트랜지스터의 사이즈 또는 개수 를 조절하는 것에 의해 구동력이 결정되는
    집적회로.
  22. 제 19 항에 있어서,
    상기 경로 제어 수단은,
    상기 제어신호를 생성하기 위한 제어부; 및
    상기 제어신호에 응답하여 상기 풀업 보상 경로부와 상기 풀다운 보상 경로부 중 어느 하나로 상기 입력신호를 제공하는 선택부를 포함하는
    집적회로.
  23. 제 22 항에 있어서,
    상기 제어부는 외부 전원 공급 여부와 동작 모드에 따라 상기 제어신호를 생성하는
    집적회로.
  24. 제 22 항에 있어서,
    상기 제어부는 정상 모드와 테스트 모드 중 어느 하나의 진입을 제어하는 테 스트 신호를 입력받으며, 상기 테스트 신호의 상태에 따라 상기 제어 신호의 상태를 제어하는
    집적회로.
  25. 제 23 항에 있어서,
    상기 제어부는 커팅의 여부에 의해 상기 외부 전원의 공급 여부가 결정되는 퓨즈를 포함하는
    집적회로.
  26. 제 22 항에 있어서,
    상기 선택부는 입력신호를 상기 제어신호에 제어받아 전달하는 트랜스퍼 게이트를 포함하는
    집적회로.
KR1020080113937A 2008-11-17 2008-11-17 집적회로 KR101043739B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080113937A KR101043739B1 (ko) 2008-11-17 2008-11-17 집적회로
US12/493,774 US8067969B2 (en) 2008-11-17 2009-06-29 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080113937A KR101043739B1 (ko) 2008-11-17 2008-11-17 집적회로

Publications (2)

Publication Number Publication Date
KR20100055037A KR20100055037A (ko) 2010-05-26
KR101043739B1 true KR101043739B1 (ko) 2011-06-24

Family

ID=42171512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113937A KR101043739B1 (ko) 2008-11-17 2008-11-17 집적회로

Country Status (2)

Country Link
US (1) US8067969B2 (ko)
KR (1) KR101043739B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292404B1 (ko) 1998-01-19 2001-06-01 윤종용 겸용전송회로및이를이용한겸용입력방법
US20060049504A1 (en) * 1998-06-30 2006-03-09 Corisis David J Module assembly and method for stacked BGA packages
KR100862999B1 (ko) 2007-01-11 2008-10-13 주식회사 하이닉스반도체 반도체 장치의 입력 회로

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299564B1 (ko) 1997-12-31 2001-10-27 박종섭 펄스드라이버
TW389908B (en) 1998-01-16 2000-05-11 Winbond Electronics Corp Patching method capable of reducing the additional leakage current caused by manufacturing defects
KR100387530B1 (ko) 2001-07-04 2003-06-18 삼성전자주식회사 에코 클럭 경로를 가지는 반도체 메모리 장치
US7509543B2 (en) 2003-06-17 2009-03-24 Micron Technology, Inc. Circuit and method for error test, recordation, and repair
US7129762B1 (en) * 2005-02-17 2006-10-31 Xilinx, Inc. Efficient implementation of a bypassable flip-flop with a clock enable
US7487397B2 (en) 2005-10-27 2009-02-03 International Business Machines Corporation Method for cache correction using functional tests translated to fuse repair
KR100744124B1 (ko) 2006-02-01 2007-08-01 삼성전자주식회사 테스트 시간을 단축하기 위한 리던던시 퓨즈 블락 어레이의배치 방법 및 이를 적용한 메모리 장치
JP2008299962A (ja) 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd 半導体記憶装置
KR100915814B1 (ko) 2007-09-07 2009-09-07 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 드라이버 제어회로
KR100904425B1 (ko) * 2007-10-12 2009-06-26 주식회사 하이닉스반도체 스큐 보상 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292404B1 (ko) 1998-01-19 2001-06-01 윤종용 겸용전송회로및이를이용한겸용입력방법
US20060049504A1 (en) * 1998-06-30 2006-03-09 Corisis David J Module assembly and method for stacked BGA packages
KR100862999B1 (ko) 2007-01-11 2008-10-13 주식회사 하이닉스반도체 반도체 장치의 입력 회로

Also Published As

Publication number Publication date
KR20100055037A (ko) 2010-05-26
US20100123500A1 (en) 2010-05-20
US8067969B2 (en) 2011-11-29

Similar Documents

Publication Publication Date Title
US5315173A (en) Data buffer circuit with delay circuit to increase the length of a switching transition period during data signal inversion
JP4987607B2 (ja) レベルシフト回路
JPH09223955A (ja) 製造後の集積回路のパラメタチューニング方法およびチューニング可能な集積回路
KR100904425B1 (ko) 스큐 보상 회로
KR101605941B1 (ko) 링 발진기 및 반도체 장치
KR20010086262A (ko) 리페어 신호 발생 회로
US8014213B2 (en) Semiconductor memory device
JP2007067819A (ja) 遅延調整回路及び該回路を備えた同期型半導体装置
US7286000B1 (en) Semiconductor device
US7936198B2 (en) Progamable control clock circuit for arrays
US7560968B2 (en) Output driver capable of controlling a short circuit current
KR101043739B1 (ko) 집적회로
KR100416378B1 (ko) 위상 분할 회로
US20060132183A1 (en) Semiconductor device
KR20050067813A (ko) 동기식 메모리 장치의 테스트를 위한 데이터 스트로브신호 생성 회로
KR20030019198A (ko) 프로그램값 판정회로, 이것을 갖는 반도체 집적회로 장치및 프로그램값 판정방법
KR20100048754A (ko) 반도체 장치
JP2008102083A (ja) 半導体集積回路装置及び制御システム
US8368456B2 (en) Fuse circuit with ensured fuse cut status
US20230396241A1 (en) Semiconductor Device and Semiconductor System Having The Same
US7719342B2 (en) Input latch circuit having fuses for adjusting a setup and hold time
US7256620B2 (en) Selector circuit and semiconductor device
US7214975B2 (en) Semiconductor device with charge share countermeasure
KR100418399B1 (ko) 반도체 메모리 장치 및 이 장치의 데이터 입출력 기준신호출력방법
KR100771533B1 (ko) 퓨즈 컷팅 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee