KR100206968B1 - 입출력 버퍼 - Google Patents

입출력 버퍼 Download PDF

Info

Publication number
KR100206968B1
KR100206968B1 KR1019960057053A KR19960057053A KR100206968B1 KR 100206968 B1 KR100206968 B1 KR 100206968B1 KR 1019960057053 A KR1019960057053 A KR 1019960057053A KR 19960057053 A KR19960057053 A KR 19960057053A KR 100206968 B1 KR100206968 B1 KR 100206968B1
Authority
KR
South Korea
Prior art keywords
pad
output
input
data
buffer
Prior art date
Application number
KR1019960057053A
Other languages
English (en)
Other versions
KR19980038180A (ko
Inventor
박용팔
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960057053A priority Critical patent/KR100206968B1/ko
Publication of KR19980038180A publication Critical patent/KR19980038180A/ko
Application granted granted Critical
Publication of KR100206968B1 publication Critical patent/KR100206968B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 입력 데이타를 완충 증폭하여 출력하는 입출력 버퍼의 설계기술에 관한 것으로, 종래의 입출력 버퍼회로에 있어서는 입력신호가 공급될때, 출력단 피모스 내부의 확산다이오드와 N-웰이 개방되고, 그 피모스가 역방향 다이오드로 작용하여 패드측으로 부터 그 피모스를 통해 역전류가 흐르게 되고, 이로인하여 그 소자가 손상을 입게 되는 결함이 있었다.
따라서, 본 발명은 이를 해결하기 위하여, 아웃인에이블신호(OEN)의 제어하에 소정 레벨로 공급되는 출력데이타(Dout)를 조금 높은 레벨로 완충 증폭하여 출력단의 패드(PAD)측으로 출력하는 3상태 버퍼(1)와; 상기 패드(PAD)측으로 입력되는 데이타를 완충 증폭하여 입력데이타(Din)를 발생하는 버퍼(2)와; 데이타 출력모드에서 패드(PAD)로 부터 출력단에 역전류가 유입되는 것을 방지하기 위하여 그 패드(PAD)를 이용하여 출력단의 모스트랜지스터를 풀업시키는 출력단 안정화부(3)와; 데이타 출력모드에서 상기 패드(PAD)로 부터 버퍼(2)측으로 전달되는 전압을 소정 레벨로 고정시키는 입력단 안정화부(4)로 구성한 것이다.

Description

입출력 버퍼
제1도는 일반적인 입출력 버퍼의 회로도.
제2도는 제1도에서 3상태 버퍼의 동작 진리표.
제3도는 본 발명 입출력 버퍼의 일실시 예시 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 3상태 버퍼 2 : 버퍼
3 : 출력단 안정화부 4 : 입력단 안정화부
PM1-PM8 : 피모스 NM1-NM6 : 엔모스
ND1 : 낸드게이트 NOR1 : 노아게이트
I1-I4 : 인버터 TR1 : 전송게이트
본 발명은 입력 데이타를 완충 증폭하여 출력하는 입출력 버퍼의 설계기술에 관한 것으로, 특히 입력신호의 전압 레벨과 다른 전압 레벨로 구동하는 입출력 버퍼에 있어서, 패드로 부터 공급되는 역방향 전류에 의해 출력단의 트랜지스터가 파손되는 것을 방지하는데 적당하도록한 입출력 버퍼에 관한 것이다.
제1도는 일반적인 입출력 버퍼의 회로도로서 이에 도시한 바와 같이, 아웃인에이블신호(OEN)의 제어하에 소정의 레벨(예 : 3. 3V)로 공급되는 출력데이타(Dout)를 다른 레벌(예 : 5V)의 신호로 완충 증폭하여 출력단의 패드(PAD)측으로 출력하는 3상태 버퍼(1)와; 상기 패드(PAD)측으로 입력되는 데이타를 완충 증폭하여 입력데이타(Din)를 발생하는 버퍼(2)로 구성된 것으로, 이의 작용을 제2도를 참조하여 설명하면 다음과 같다.
아웃인에이블신호(OEN)가 0으로 공급되면, 이는 직접 낸드게이트(ND1)의 일측 입력단자에 공급됨과 아울러 인버터(I1)를 통해 1로 반전되어 노아게이트(NOR1)의 일측 입력된다. 이에 따라 외부로 부터 공급되는 소정 레벨(3.3V)의 출력데이타(Dout)에 관계없이 낸드게이트(ND1)에서 1 이 출력되어 피모스(PM1)가 오프되고, 이때, 노아게이트(NOR1)에서 출력되는 0에 의해 엔모스(NM1)가 오프되므로 패드(PAD)는 하이 임피던스(Z)상태가 된다.
한편, 상기 아웃인에이블신호(OEN)가 1로 공급되면 이때, 패드(PAD)에는 출력데이타(Dout)에 상응되는 데이타가 출력된다. 에로써, 출력데이타(Dout)가 0으로 공급되면, 상기 낸드게이트(ND1)에서 1이 출력되어 상기 피모스(PM1)가 오프되고, 상기 노아게이트(NOR1)에서 1이 출력되어 엔모스(NM1)가 온되므로 상기 패드(PAD)에 0이 출력된다.
그러나, 이와 같은 종래의 입출력 버퍼회로에 있어서는 입력신호가 공급될때, 출력단 피모스 내부의 확산다이오드와 N-웰이 개방되고, 그 피모스가 역방향 다이오드로 작용하여 패드측으로 부터 그 피모스를 통해 역전류가 흐르게 되고, 이로인하여 그 소자가 손상을 입게 되는 결함이 있었다.
따라서, 본 발명의 목적은 입력신호의 레벨과 출력신호의 레벨이 서로 다른 입출력버퍼를 구현함에 있어서, 출력 패드로 부터 유입되는 역전류에 의하여 출력단 모스트랜지스터가 손상되고 시스템이 불안정하게 되는 것을 방지하는 입출력 버퍼를 제공함에 있다.
제3도는 상기의 목적을 달성하기 위한 본 발명 입출력 버퍼의 일실시 예시회로도로서 이에 도시한 바와 같이, 아웃인에이블신호(OEN)의 제어하에 소정 레벨로 공급되는 출력데이타(Dout)를 조금 높은 레벨로 완충 증폭하여 출력단의 패드(PAD)측으로 출력하는 3상태 버퍼(1)와; 상기 패드(PAD)측으로 입력되는 데이타를 완충 증폭하여 입력데이타(Din)를 발생하는 버퍼(2)와: 데이타 출력모드에서 패드(PAD)로 부터 출력단에 역전류가 유입되는 것을 방지하기 위하여 그 패드(PAD)측 전압을 이용하여 출력단의 모스트랜지스터를 풀업시키는 출력단 안정화부(3)와; 데이타 출력모드에서 상기 패드(PAD)로 부터 버퍼(2)측으로 전달되는 전압을 소정 레벨로 고정시키는 입력단 안정화부(4)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
아웃인에이블신호(OEN)의 제어하에 소정 레벌(예 : 3.3V)의 출력데이타(Dout)가 다른 로직레벨(예 : 5V)로 변환되어 출력되는 과정은 종래의 기술에서 설명한 것과 유사하다.
즉, 아웃인에블신호(OEN)가 1로 인에이블된 상태에서 출력데이타(Dout)가 0으로 공급되면, 그 아웃인에이블신호(OEN)가 직접 낸드게이트(ND1)의 일측입력단자에 공급됨과 아울러 인버터(I1)를 통해 0으로 반전되어 노아게이트 (NOR1)의 일측 입력단자에 공급되고, 상기 출력데이타(Dout)가 낸드게이트(ND1)및 노아게이트(NOR)의 타측 입력단자에 공급된다.
이에따라, 노아게이트(NOR1)에서 출력되는 1이 출력되고, 이에 의하여 엔모스(NM1)가 온되며, 이때, 엔모스(NM4)는 소정 레벨(예 : 3.3V)의 전원단자전압(VDD)에 온상태를 유지한다. 또한, 상기 낸드게이트(ND1)에서 1이 출력되고, 이는 전송게이트(TR1)의 엔모스(NM2)를 통해 출력단의 피모스(PM1)의 게이트에 공급되어 그가 오프되므로 패드(PAD)에 0이 출력된다.
한편, 상기 아웃인에이블신호(OEN)가 1로 인에이블된 상태에서 출력데이타(Dout)가 1로 공급되면, 이에 의해 상기 노아게이트(NOR1)에서 0이 출력되고, 이에 의하여 엔모스(NM1)가 오프되며, 이때, 엔모스(NM4)는 소정 레벨(예 : 3.3V)의 전원단자전압(VDD)에 온상태를 유지한다. 또한, 상기 낸드게이트(ND1)에서 0이 출력되고, 이는 상기 전송게이트(TR1)의 엔모스(NM2)를 통해 출력단의 피모스(PM1)의 게이트에 공급되어 그가 온되므로 패드(PAD)에 1이 출력된다.
이하, 패드(PAD)로 부터의 역전류 방지동작이 어떻게 이루어지는지에 대하여 설명한다.
상기 아웃인에이블신호(OEN)가 0으로 공급될때, 이에 의해 출력단의 피모스(PM1) 및 엔모스(NM1)가 모두 오프되고 이와 같은 상태에서 상기 패드(PAD)의 전압이 VDD+ │Vth│이상으로 상승되면, 이에 의해 피모스(PM4)가 온되므로 그 전압이 피모스(PM4)를 통해 상기 피모스(PM1)의 게이트에 전달되어 그 피모스(PM1)가 충분히 풀업되고, 이때, 상승된 피모스(PM1)의 게이트전압에 의해 전송게이트(TR1)의 피모스(PM2)가 오프되므로 그 피모스(PM1)의 게이트전압이 입력단측으로 전달되지 않는다. 따라서, 상기 피모스(PM1)를 통해 역전류가 흐르지 못하게 된다.
이후, 상기 패드(PAD)의 전압이 VDD+ │Vth│이하로 하강되는 순간 엔모스(NM3)에 의해 상기 피모스(PM2)의 게이트전압이 방전되고, 이때, 엔모스(NM4)는 상기 엔모스(NM1)의 스트레스를 감소시키는 역활을 한다.
참고로, 출력단 피모스(PM1) 및 엔모스(NM1), (NM4)는 각각 500의 워드라인비율(W/L ration)을 갖으며, 그들의 드라이버들은 50의 유효 W/L을 갖는다.
한편, 입력단 안정화부(4)는 N-웰 바이어싱을 전기적으로 해결하여 상기 패드(PAD)의 전압을 소정 레벨로 고정시키는 역활을 수행하게 된다.
즉, 모든 피모스(PM1-PM8)들은 플로팅 N-웰 상에 있게 되는데, 피모스(PM5)는 상기 아웃인에이블신호(OEN)에 의해 버퍼가 입력모드로 전환될때 N-웰을 전원단자(VDD)에 연결하는 역활을 수행하고, 피모스(PM7), (PM8) 및 엔모스(NM5)는 상기 피모스(PM4), (PM3) 및 엔모스(NM2)와 비슷한 기능을 갖는다.
이상에서 상세히 설명한 바와 같이 본 발명은 입력신호의 레벨과 출력신호의 레벨이 서로 다른 입출력버퍼를 구현함에 있어서, 입력단 안정화부 및 출력단 안정화부를 추가하여 출력 패드로 부터 유입되는 역전류를 차단함으로써 출력단 모드스트랜지스터가 손상되고 시스템이 불안정하게 되는 것을 방지할 수 있는 효과가 있다.

Claims (2)

  1. 아웃인에이블신호(OEN)의 제어하에 소정 레벨로 공급되는 출력데이타(Dout)를 조금 높은 레벨로 완충 증폭하여 출력단의 패드(PAD)측으로 출력하는 3상태 버퍼(1)와; 상기 패드(PAD)측으로 입력되는 데이타를 완충 증폭하여 입력데이타(Din)를 발생하는 버퍼(2)와; 데이타 출력모드에서 패드(PAD)로 부터 출력단에 역전류가 유입되는 것을 방지하기 위하여 그 패드(PAD)측 전압을 이용하여 출력단의 모스트랜지스터를 풀업시키는 출력단 안정화부(3)와; 데이타 출력모드에서 상기 패드(PAD)로 부터 버퍼(2)측으로 전달되는 전압을 소정 레벨로 고정시키는 입력단 안정화부(4)로 구성한 것을 특징으로 하는 입출력 버퍼.
  2. 제1항에 있어서, 출력단 안정화부(3)는 패드(PAD)의 전압을 피드백시켜 출력단의 모스트랜지스터를 풀업시키는 피모스(PM4)와; 상기 피드백된 전압이 출력데이타(Dout) 입력단으로 전달되지 않도록 차단하는 전송게이트(TR1)를 포함하여 구성한 것을 특징으로 하는 입출력 버퍼
KR1019960057053A 1996-11-25 1996-11-25 입출력 버퍼 KR100206968B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960057053A KR100206968B1 (ko) 1996-11-25 1996-11-25 입출력 버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960057053A KR100206968B1 (ko) 1996-11-25 1996-11-25 입출력 버퍼

Publications (2)

Publication Number Publication Date
KR19980038180A KR19980038180A (ko) 1998-08-05
KR100206968B1 true KR100206968B1 (ko) 1999-07-01

Family

ID=19483388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960057053A KR100206968B1 (ko) 1996-11-25 1996-11-25 입출력 버퍼

Country Status (1)

Country Link
KR (1) KR100206968B1 (ko)

Also Published As

Publication number Publication date
KR19980038180A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US5546020A (en) Data output buffer with latch up prevention
US6429716B1 (en) Pre-buffer voltage level shifting circuit and method
KR101652824B1 (ko) 와이드 전압 레인지용 출력 드라이버
US7005897B2 (en) Output circuit
US5101119A (en) CMOS type input buffer circuit for semiconductor device and semiconductor device with the same
US6201428B1 (en) 5-volt tolerant 3-volt drive push-pull buffer/driver
US5739701A (en) Input/output buffer circuit having reduced power consumption
US5173627A (en) Circuit for outputting a data signal following an output enable command signal
KR100206968B1 (ko) 입출력 버퍼
EP1360765B1 (en) Buffers with reduced voltage input/output signals
KR100298433B1 (ko) 반도체메모리장치의인터페이스
JP3757060B2 (ja) 半導体装置のデュアル伝送回路及びデュアル入力方法
JPH05122049A (ja) 出力バツフア回路
US7015731B2 (en) CMOS output buffer circuit
KR940003399B1 (ko) 저잡음 데이타 출력 버퍼
KR960013854B1 (ko) 데이타 출력버퍼
KR100333696B1 (ko) 스탠바이전류감소를위한입력버퍼
KR920001326B1 (ko) 양방향성 입출력구조를 가지는 집적소자
KR100502677B1 (ko) 반도체 메모리 소자의 출력 버퍼
KR0179816B1 (ko) 출력버퍼 회로
KR960000899B1 (ko) 고전압 선택회로 및 그를 포함하는 데이타 출력버퍼
KR0157956B1 (ko) 출력 버퍼회로
KR20000019453A (ko) 반도체 메모리 소자의 출력 버퍼
KR200291192Y1 (ko) 반도체장치의 저전력 인버터회로
KR19980054490A (ko) 노이즈 감소를 위한 출력버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961125

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961125

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990410

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990412

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020315

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030318

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040326

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050322

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060321

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070321

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080317

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090320

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100323

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110322

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20120322

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20130325

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20140318

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20150318

Start annual number: 17

End annual number: 17

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee