JPH11214980A - 半導体装置のデュアル伝送回路及びデュアル入力方法 - Google Patents

半導体装置のデュアル伝送回路及びデュアル入力方法

Info

Publication number
JPH11214980A
JPH11214980A JP10209967A JP20996798A JPH11214980A JP H11214980 A JPH11214980 A JP H11214980A JP 10209967 A JP10209967 A JP 10209967A JP 20996798 A JP20996798 A JP 20996798A JP H11214980 A JPH11214980 A JP H11214980A
Authority
JP
Japan
Prior art keywords
voltage
signal
semiconductor device
input
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10209967A
Other languages
English (en)
Other versions
JP3757060B2 (ja
Inventor
Shokyo Rin
林鍾亨
Shoseki Kyo
姜▲尚▼錫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11214980A publication Critical patent/JPH11214980A/ja
Application granted granted Critical
Publication of JP3757060B2 publication Critical patent/JP3757060B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】１つの入力パッドを通じて２つ以上の信号や電
圧を入力するデュアル伝送回路及びデュアル入力方法を
提供する。 【解決手段】このデュアル伝送回路は、内部信号ライン
XA3、内部電圧ラインXINT3、伝送ゲート31及び第2伝送
部33を具備する。伝送ゲート31は、信号入力モードにお
いて、制御信号XCONに応答して、半導体装置の外部から
供給される信号を内部信号ラインXA3側に伝送する。内
部信号ラインXA3は外部から入力される信号を半導体装
置内部に伝達する伝送ラインである。第2伝送部33は、
電圧入力モードにおいて、制御信号XCONに応答して、半
導体装置の外部から供給される電圧を内部電圧ラインXI
NT3に伝送する。内部電圧ラインXINT3は外部から入力さ
れる電圧を半導体装置内部に伝達する伝送ラインであ
る。これにより、１つの入力パッドを信号入力用パッド
または電圧入力用パッドとして併用することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に同一の入力パッドを通じて信号または電圧を入
力するデュアル伝送回路及びこれを利用したデュアル入
力方法に関する。
【０００２】
【従来の技術】一般的に、半導体装置では、多様な用途
で多数のパッドが使われる。データを受信するデータ入
力パッド、データを出力するデータ出力パッド、アドレ
ス信号を受信するアドレスパッド、外部から供給される
一定の電圧を受信する電圧入力パッド、半導体装置を駆
動するために入力される各種制御信号を受信する制御信
号パッドなどがその例である。
【０００３】最近の半導体装置、特に半導体メモリ装置
では、集積度の増加及び動作の多様化に伴って、要求さ
れるパッドの数が増加しつつある。そして、電源電圧、
接地電圧等は、半導体装置の内部で一定の値を維持すべ
きである。しかし、高集積半導体装置のように電圧ライ
ンの負荷が大きい製品では、半導体装置の動作中に一定
の電圧を維持することが困難である。このような問題点
を解決するために、半導体装置内の多数の場所に電圧印
加パッドを配置することができる。しかし、半導体装置
の小型化を進める中で、半導体装置に備えることが可能
なパッドの個数には限界がある。
【０００４】
【発明が解決しようとする課題】本発明の１つの目的
は、１つのパッドを通じて２つ以上の信号または電圧を
入力することができるデュアル伝送回路を提供すること
にある。
【０００５】本発明の他の目的は、前記デュアル伝送回
路を利用してパッドの数を削減した半導体装置を提供す
ることにある。
【０００６】本発明の更に他の目的は、デュアル伝送回
路を利用して、１つのパッドを２つ以上の信号または電
圧を入力することができるデュアル入力方法を提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
のデュアル伝送回路は、前記半導体装置に信号を伝達す
る内部信号ラインと、前記半導体装置に電圧を伝達する
内部電圧ラインと、信号入力モードにおいて制御信号に
応答して前記半導体装置の外部と前記内部信号ラインと
を通信させる第1伝送部と、電圧入力モードにおいて前
記制御信号に応答して前記半導体装置の外部と前記内部
電圧ラインとを通信させる第2伝送部とを具備する。
【０００８】前記デュアル伝送回路は、前記第1伝送部
によって伝送された信号をバッファリングして前記内部
信号ラインに出力するバッファをさらに具備することが
好ましい。
【０００９】前記デュアル伝送回路は、電圧入力モード
において、前記制御信号に応答して、前記内部信号ライ
ンを所定の電圧にプリチャージするプリチャージ部をさ
らに具備することが好ましい。
【００１０】本発明に係る半導体装置は、前記半導体装
置の内部と外部を電気的に連結するパッドと、前記半導
体装置に信号を伝達する内部信号ラインと、前記半導体
装置に電圧を伝達する内部電圧ラインと、信号入力モー
ドにおいて前記パッドと前記内部信号ラインとを通信さ
せ、電圧入力モードにおいて前記パッドを前記内部電圧
ラインと通信させるデュアル伝送回路とを具備する。
【００１１】本発明に係る半導体装置のデュアル入力方
法は、１つのパッドを通じて外部信号を、半導体装置に
データを伝達する内部信号ライン又は前記半導体装置に
電圧を伝達する内部電圧ラインに入力する半導体装置の
デュアル入力方法において、入力モードが、信号入力モ
ードであるか、電圧入力モードであるかを判別する段階
と、信号入力モードにおいて前記入力パッドを通じて入
力される前記信号を前記内部信号ラインに伝送する段階
と、電圧入力モードにおいて前記入力パッドを通じて入
力される前記電圧を前記内部電圧ラインに伝送する段階
とを具備する。
【００１２】前記デュアル入力方法は、信号入力モード
において前記入力パッドを通じて入力される信号をバッ
ファリングして前記内部信号ラインに伝送する段階をさ
らに具備することが好ましい。
【００１３】前記デュアル入力方法は、電圧入力モード
において前記内部信号ラインを所定の電圧にプリチャー
ジする段階をさらに具備することが好ましい。
【００１４】
【発明の実施の形態】本発明とその動作上の利点及び本
発明の実施によって達成される効果を十分に理解するた
めには、本発明の好適な実施の形態を例示する図面及び
それに関連する説明を参照すべきである。以下、本発明
の好適な実施の形態を説明する。
【００１５】図1は、本発明の第１の実施の形態に係る
デュアル伝送回路の構成を示す図である。図1に示すよ
うに、本発明の第１の実施の形態に係るデュアル伝送回
路は、内部信号ラインXA1、内部電圧ラインXINT1、第1
伝送部11及び第2伝送部13を具備する。
【００１６】第1伝送部11は、信号入力モードにおい
て、制御信号XCONに応答して、半導体装置の外部から供
給される信号を内部信号ラインXA1側に伝送する。内部
信号ラインXA1は、外部から入力される前記信号を半導
体装置内部に伝達する伝送ラインである。図1に示す実
施の形態では、第1伝送部11として伝送ゲートが使用さ
れている。
【００１７】第2伝送部13は、電圧入力モードにおい
て、制御信号XCONに応答して、半導体装置の外部から供
給される電圧を内部電圧ラインXINT1に伝送する。内部
電圧ラインXINT1は、外部から入力される前記電圧を半
導体装置内部に伝達する伝送ラインである。図1に示す
実施の形態では、第2伝送部13としてPMOSトランジスタ
が使用されている。
【００１８】この実施の形態に係るデュアル伝送回路
は、バッファ15をさらに具備することが好ましい。バッ
ファ15は、第1伝送部11によって伝送された信号をバッ
ファリングして内部信号ラインXA1へ出力する。バッフ
ァ15は不完全な入力電圧のレベルに拘らず、内部信号ラ
インXA1を電源電圧VCC又は接地電圧VSSに駆動する役割
をする。図1に示す実施の形態では、バッファ15とし
て、直列に連結された2個のインバータが使用されてい
る。
【００１９】この実施の形態に係るデュアル伝送回路
は、プリチャージ部17をさらに具備することが好まし
い。プリチャージ部17は、第1伝送部11がターンオフさ
れる時、第1伝送部11の出力端N12の電圧を所定の電圧に
する。即ち、プリチャージ部17は、内部信号ラインXA1
がフローティング状態になることを防止する。図1に示
す実施の形態では、プリチャージ部17は、制御信号XCON
によって制御されるNMOSトランジスタで構成されていい
る。
【００２０】以下、図1に示すデュアル伝送回路の動作
を詳細に説明する。信号入力モードにおいて、制御信号
XCONは"ロー"レベルに設定される。したがって、第1伝
送部11がターンオンされて、入力パッドから入力される
入力信号を伝送する。そして、バッファ15は、第1伝送
部11によって伝送された信号をバッファリングする。こ
の時、第2伝送部13はターンオフされて、該入力信号は
内部電圧ラインXINT1には伝達されない。そして、プリ
チャージ部17のNMOSトランジスタは、ターンオフ状態を
維持するようになる。したがって、信号入力モードで
は、入力パッド10は外部信号を入力するパッドとして使
われる。
【００２１】一方、電圧入力モードにおいて、制御信号
XCONは"ハイ"レベルに設定される。したがって、第2伝
送部13がターンオンされて入力電圧が伝送される。そし
て、第1伝送部11はターンオフされて、入力電圧は内部
信号ラインXA1に伝送されない。この時、プリチャージ
部17のNMOSトランジスタはターンオン状態となる。これ
により、第1伝送部11の出力端(N12）の電圧は接地電圧V
SSに固定される。これに伴って内部信号ラインXA1は、
接地電圧VSSに固定され、フローティング状態になるこ
とが防止される。この時、入力パッド10は外部電源を入
力するパッドとして使われる。
【００２２】図1に示す実施の形態のように、第2伝送部
13としてPMOSトランジスタを使用する場合には、入力パ
ッド10に入力される電圧が例えば電源電圧VCCのような
高電圧である時は、該入力電圧が効果的に伝送される。
しかし、入力電圧が例えば接地電圧VSSにように低電圧
である時は、閾値電圧に相当する電圧の上昇が発生す
る。その点で、図1に示す実施の形態は、高電圧の入力
において効率的に使われるデュアル伝送回路である。
【００２３】図2は、本発明の第２の実施の形態に係る
デュアル伝送回路の構成を示す図である。図1に示す第1
の実施の形態では、第2伝送部13がPMOSトランジスタで
構成されているが、図2に示す第2の実施の形態では、第
2伝送部23がNMOSトランジスタで構成されており、これ
が電圧入力モードにおいてターンオンする。
【００２４】したがって、図2に示す第2の実施の形態
は、信号入力モードでは、伝送ゲートである第1伝送部2
1がターンオンされて、入力パッド20を通じて入力され
る信号が内部信号ラインXA2側に伝達され、電圧入力モ
ードでは、制御信号XCONがハイレベルになって第2伝送
部23がターンオンする。そして、電圧入力モードでは、
入力パッド20を通じて入力される電圧が内部電圧ライン
XINT2に伝達され、電圧入力モードでは、プリチャージ
部27のNMOSトランジスタがターンオンされて内部信号ラ
インXA2がフローティング状態になることが防止され
る。
【００２５】図2に示す第2の実施の形態のように、第2
伝送部23としてNMOSトランジスタを使用する場合は、入
力パッド20に入力される電圧が例えば接地電圧VSSのよ
うな低電圧である時は、これが効果的に伝送される。し
かし、入力電圧が例えば電源電圧VCCのような高電圧で
ある時は、閾値電圧に相当する電圧の降下が発生する。
その点で、図2に示す実施の形態は、低電圧の入力にお
いて効率的に使われるデュアル伝送回路である。
【００２６】図3は、本発明の第3の実施の形態に係るデ
ュアル伝送回路の構成を示す図である。図3に示す第3の
実施の形態に係るデュアル伝送回路は、図1に示す第1の
実施の形態及び図2に示す第2の実施の形態と類似してい
るが、第2伝送部33として、電圧入力モードでターンオ
ンされる伝送ゲートを使用している点で相違する。
【００２７】したがって、図3に示す第3の実施の形態
は、信号入力モードでは、第1伝送部31がターンオンさ
れて、入力パッド30を通じて入力される信号が内部信号
ラインXA3に伝達され、電圧入力モードでは、制御信号X
CONが"ハイ"レベルになって第2伝送部33がターンオンす
る。そして、電圧入力モードでは、入力パッド30を通じ
て入力される電圧が内部電圧ラインXINT3に伝達され、
電圧入力モードでは、プリチャージ部37のNMOSトランジ
スタがターンオンされて内部信号ラインXA3がフローテ
ィング状態になることが防止される。
【００２８】図3に示す第3の実施の形態のように、第2
伝送部33として伝送ゲートを使用する場合は、入力パッ
ド30へ入力される電圧が例えば電源電圧VCCのように高
電圧であっても、該入力電圧が例えば接地電圧VSSのよ
うに低電圧であっても閾値電圧に相当する電圧の上昇や
降下が発生しない。
【００２９】以上のように、第1、第2及び第3の実施の
形態によれば、１つの入力パッドを信号入力用パッドま
たは電圧入力用パッドとして兼用することができる。
【００３０】図4は、上記の各実施の形態に係るデュア
ル伝送回路を利用したデュアル入力方法を示すフローチ
ャートである。このデュアル入力方法では、まず、入力
モードが、信号入力モード(A)であるのか、電圧入力モ
ード(B)であるのかを判断する(41)。そして、入力モー
ドが信号入力モード(A)であれば、入力される信号を内
部信号ライン側（N12;N22;N32）に伝送し(43)、その伝
送された信号をバッファリングして内部信号ライン（Xa
1;XA2;XA3）に出力する(45)。
【００３１】一方、入力モードが電圧入力モード(B)で
あれば、入力される電圧を内部電圧ライン（XINT1;XINT
2;XINT3）に伝送し(47)、これと同時又はこれと前後し
て内部信号ラインを一定電圧にプリチャージする(49)。
【００３２】以上、本発明を幾つかの実施の形態に基づ
いて説明したが、これは例示に過ぎず、本技術分野の通
常の知識を有する者であれば、これから多様な変形や均
等物による置換が可能である。したがって、本発明の技
術的範囲は、特許請求の範囲の記載に基づいて判断され
るべきである。
【００３３】例えば、上記の実施の形態では、内部電圧
ラインにより電源電圧または接地電圧を伝送するが、内
部電圧ラインにより、例えば内部昇圧電圧VPPや内部基
板電圧VBBなどを伝送することもできる。
【００３４】また、上記の実施の形態では、半導体装置
の外部と内部との間を中継するパッドの一例として入力
パッドに関して説明したが、本発明は出力パッドに適用
することもできる。
【発明の効果】本発明によれば、例えば、１つのパッド
を利用して２つ以上の信号または電圧を入力することが
できる。
【００３５】また、本発明によれば、例えば、半導体装
置のパッド数を削減することができる。
【００３６】また、本発明によれば、例えば、半導体装
置のチップサイズを小さくすることができる。
【００３７】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るデュアル伝送
回路を示す図である。
【図２】本発明の第２の実施の形態に係るデュアル伝送
回路を示す図である。
【図３】本発明の第３の実施の形態に係るデュアル伝送
回路を示す図である。
【図４】本発明の第１乃至第３の実施の形態のいずれか
に係るデュアル伝送回路を利用したデュアル入力方法を
示すフローチャート。
【符号の説明】
10,20,30 入力パッド 11,21,31 第1伝送部 13,23,33 第2伝送部 15,25,35 バッファ 17,27,37 プリチャージ部

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置のデュアル伝送回路であっ
    て、 前記半導体装置に信号を伝達する内部信号ラインと、 前記半導体装置に電圧を伝達する内部電圧ラインと、 信号入力モードにおいて、制御信号に応答して、前記半
    導体装置の外部と前記内部信号ラインとを接続するため
    の第1伝送部と、 電圧入力モードにおいて、前記制御信号に応答して、前
    記半導体装置の外部と前記内部電圧ラインとを接続する
    ための第2伝送部と、 を具備することを特徴とする半導体装置のデュアル伝送
    回路。
  2. 【請求項２】 前記第1伝送部によって伝送される信号
    をバッファリングして前記内部信号ラインに出力するバ
    ッファをさらに具備することを特徴とする請求項１に記
    載の半導体装置のデュアル伝送回路。
  3. 【請求項３】 電圧入力モードにおいて、前記制御信号
    に応答して、前記内部信号ラインを所定の電圧にプリチ
    ャージするプリチャージ部をさらに具備することを特徴
    とする請求項１に記載の半導体装置のデュアル伝送回
    路。
  4. 【請求項４】 前記第2伝送部は、電圧入力モードにお
    いて、前記制御信号に応答してターンオンされるPMOSト
    ランジスタを含むことを特徴とする請求項１に記載の半
    導体装置のデュアル伝送回路。
  5. 【請求項５】 前記第2伝送部は、電圧入力モードにお
    いて、前記制御信号に応答してターンオンされるNMOSト
    ランジスタを含むことを特徴とする請求項１に記載の半
    導体装置のデュアル伝送回路。
  6. 【請求項６】 前記第2伝送部は、電圧入力モードにお
    いて、前記制御信号に応答してターンオンされる伝送ゲ
    ートを含むことを特徴とする請求項１に記載の半導体装
    置のデュアル伝送回路。
  7. 【請求項７】 半導体装置であって、 前記半導体装置の内部と外部を電気的に連結するパッド
    と、 前記半導体装置に信号を伝達する内部信号ラインと、 前記半導体装置に電圧を伝達する内部電圧ラインと、 信号入力モードでは、前記パッドと前記内部信号ライン
    とを接続し、電圧入力モードでは、前記パッドと前記内
    部電圧ラインとを接続するデュアル伝送回路と、 を具備することを特徴とする半導体装置。
  8. 【請求項８】 前記デュアル伝送回路は、 信号入力モードにおいて、所定の制御信号に応答して前
    記パッドと前記内部信号ラインとを接続する第1伝送部
    と、 電圧入力モードにおいて、前記制御信号に応答して前記
    パッドと前記内部電圧ラインとを接続する第2伝送部
    と、 を具備することを特徴とする請求項７に記載の半導体装
    置。
  9. 【請求項９】 前記パッドは、信号入力用パッドである
    ことを特徴とする請求項７に記載の半導体装置。
  10. 【請求項１０】 前記パッドは、信号出力用パッドであ
    ることを特徴とする請求項７に記載の半導体装置。
  11. 【請求項１１】 １つのパッドを通じて、外部信号を、
    半導体装置内に伝達する内部信号ライン又は前記半導体
    装置内に電圧を伝達する内部電圧ラインに入力する半導
    体装置のデュアル入力方法において、 入力モードが信号入力モードであるか、電圧入力モード
    であるかを判別する段階と、 信号入力モードにおいて、前記入力パッドを通じて入力
    される前記信号を前記内部信号ラインに伝送する段階
    と、 電圧入力モードにおいて、前記入力パッドを通じて入力
    される前記電圧を前記内部電圧ラインに伝送する段階
    と、 を具備することを特徴とする半導体装置のデュアル入力
    方法。
  12. 【請求項１２】 前記デュアル入力方法は、 信号入力モードで前記入力パッドを通じて入力される信
    号をバッファーリングして前記内部信号ラインへ伝送す
    る段階をさらに具備することを特徴とする請求項１１に
    記載の半導体装置のデュアル入力方法。
  13. 【請求項１３】 電圧入力モードにおいて、前記内部信
    号ラインを所定の電圧にプリチャージする段階をさらに
    具備することを特徴とする請求項１１に記載の半導体装
    置のデュアル入力方法。
JP20996798A 1998-01-19 1998-07-24 半導体装置のデュアル伝送回路及びデュアル入力方法 Expired - Fee Related JP3757060B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR98-1426 1998-01-19
KR1019980001426A KR100292404B1 (ko) 1998-01-19 1998-01-19 겸용전송회로및이를이용한겸용입력방법

Publications (2)

Publication Number Publication Date
JPH11214980A true JPH11214980A (ja) 1999-08-06
JP3757060B2 JP3757060B2 (ja) 2006-03-22

Family

ID=19531754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20996798A Expired - Fee Related JP3757060B2 (ja) 1998-01-19 1998-07-24 半導体装置のデュアル伝送回路及びデュアル入力方法

Country Status (3)

Country Link
US (1) US6087887A (ja)
JP (1) JP3757060B2 (ja)
KR (1) KR100292404B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10241982B4 (de) * 2002-09-11 2004-10-07 Infineon Technologies Ag Digitale Signal-Verzögerungs-Einrichtung
KR100495667B1 (ko) * 2003-01-13 2005-06-16 삼성전자주식회사 아날로그/디지털 입력 모드를 제공하는 입출력 버퍼
KR101043739B1 (ko) 2008-11-17 2011-06-24 주식회사 하이닉스반도체 집적회로
KR20130042244A (ko) * 2011-10-18 2013-04-26 에스케이하이닉스 주식회사 신호 전달 회로 및 이를 포함하는 플립플롭 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602738A (en) * 1969-04-24 1971-08-31 Northern Electric Co Electronic switch
US3588540A (en) * 1969-12-12 1971-06-28 Northern Electric Co Adjustable relay
FR2683342B1 (fr) * 1991-10-31 1994-01-07 Gemplus Card International Circuit d'interface pour carte a circuit integre.
US5378950A (en) * 1992-02-03 1995-01-03 Kabushiki Kaisha Toshiba Semiconductor integrated circuit for producing activation signals at different cycle times
US5477184A (en) * 1992-04-15 1995-12-19 Sanyo Electric Co., Ltd. Fet switching circuit for switching between a high power transmitting signal and a lower power receiving signal
JPH06112795A (ja) * 1992-07-31 1994-04-22 Hewlett Packard Co <Hp> 信号切換回路および信号生成回路
KR0169604B1 (ko) * 1996-03-08 1999-03-20 김주용 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치

Also Published As

Publication number Publication date
KR19990065911A (ko) 1999-08-05
JP3757060B2 (ja) 2006-03-22
US6087887A (en) 2000-07-11
KR100292404B1 (ko) 2001-06-01

Similar Documents

Publication Publication Date Title
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
US7368937B2 (en) Input termination circuits and methods for terminating inputs
US20050094479A1 (en) Internal voltage generating circuit for periphery, semiconductor memory device having the circuit and method thereof
US5703825A (en) Semiconductor integrated circuit device having a leakage current reduction means
KR100541158B1 (ko) 출력 회로
US6813204B2 (en) Semiconductor memory device comprising circuit for precharging data line
US5173627A (en) Circuit for outputting a data signal following an output enable command signal
US5598371A (en) Data input/output sensing circuit of semiconductor memory device
US20040160244A1 (en) Sense amplifier having synchronous reset or asynchronous reset capability
JP3757060B2 (ja) 半導体装置のデュアル伝送回路及びデュアル入力方法
US5748557A (en) Address buffer for high-speed address inputting
JP2002007309A (ja) メモリインタフェースシステムおよびデータ処理システム
JPH1198002A (ja) 半導体装置の入力バッファ
KR100400313B1 (ko) 반도체 메모리 장치의 데이터 입출력 회로
KR100482367B1 (ko) 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법
KR100486200B1 (ko) 반도체장치의비트라인전압발생기
US6292026B1 (en) Semiconductor device and electronic apparatus using the same
KR20050000990A (ko) 반도체 메모리 소자의 양방향 버스 리피터
KR0144494B1 (ko) 메모리 장치용 멀티플렉서
US7031200B2 (en) Data output apparatus for memory device
JPH0430396A (ja) 半導体記憶装置
KR100305645B1 (ko) 반도체메모리소자의데이타패스장치
US7888979B2 (en) Pad input signal processing circuit
US7075834B2 (en) Semiconductor integrated circuit device
KR100411023B1 (ko) 출력 회로

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050816

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110106

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees