KR0169604B1 - 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치 - Google Patents
반도체 메모리 소자의 데이터 출력 버퍼 선택 장치 Download PDFInfo
- Publication number
- KR0169604B1 KR0169604B1 KR1019960006021A KR19960006021A KR0169604B1 KR 0169604 B1 KR0169604 B1 KR 0169604B1 KR 1019960006021 A KR1019960006021 A KR 1019960006021A KR 19960006021 A KR19960006021 A KR 19960006021A KR 0169604 B1 KR0169604 B1 KR 0169604B1
- Authority
- KR
- South Korea
- Prior art keywords
- pulse signal
- data output
- output
- predetermined
- semiconductor memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
[청구 범위에 기재된 발명이 속한 기술 분야]
반도체 메모리 소자.
[발명이 해결하려고 하는 기술적 과제]
종래에는 전술한 바와 같은 대부분의 데이터 로드 상태를 LVTTL또는 어떤 한 스펙(Spec.)만 만족하도록 설계되어 있어 사용자들이 다른 스펙을 요구하는 경우에는 반도체 메모리 소자를 다시 설계하거나 제조해야 한다는 문제점이 있었음.
[발명의 해결 방법의 요지]
데이터 출력 패드의 데이터 로드 상태를 감지하는 수단을 이용하여 데이터 로드 상태에 따라 한 칩으로 내장된 여러개의 데이터 출력 버퍼를 선택적으로 사용하여 한 칩으로 다양한 스펙을 만족시킬 수 있도록 함.
[발명의 중요한 용도]
반도체 메모리 소자에 이용됨.
Description
제1도는 본 발명에 따른 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치의 구성도.
제2도는 제 1도의 펄스 신호 발생 수단에 인가되는 파형을 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 입력 신호단 12, 22 : 펄스 신호 발생 수단
14, 24 : 지연 회로 16, 28 : 인버터
18, 26 : NAND Gate 30 : 데이터 출력 패드
32 : 데이터 출력 패드 전압 레벨 감지 수단
34 : 스위칭 수단 36 : 저항
38 : 비교수단 40 : 레지스터 수단
42 : 데이터 출력 버퍼
본 발명은 일반적으로 반도체 메모리 소자에 관한 것으로서, 특히 데이터 출력 패드(Dout : Data Output Pad)의 데이터 로드(Data Load) 상태에 따라 데이터 출력 버퍼(Data Output Buffer)를 선택적으로 사용할 수 있는 반도체 소자의 데이터 출력 버퍼 장치에 관한 것이다.
반도체 메모리 소자는 리드(Read) 또는 라이트(Write) 동작을 수행하는 경우를 제외하고 LVTTL(Low Voltage Transistor Transistor Logic)의 데이터 로드 상태는 하이 임피던스(High Impedance)로 플로우팅(Floating)되며, LVTTL 이외의 CTT(Center Tap Transistor), CTL, HSTL 등의 데이터 로드 상태는 특정 전압으로 터미네이션(Termination)된다.
종래에는 전술한 바와 같은 대부분의 데이터 로드 상태를 LVTTL 또는 어떤 한 스펙(Spec. : Specification)만 만족하도록 설계되어 있어 사용자들이 다른 스펙을 요구하는 경우에는 반도체 메모리 소자를 다시 설계하거나 제조해야 한다는 문제점이 있었다.
따라서, 이러한 문제점을 해결하기 위하여 안출된 본 발명은, 데이터 출력 패드의 데이터 로드 상태를 감지하는 수단을 이용하여 데이터 로드 상태에 따라 한 칩으로 내장된 여러개의 데이터 출력 버퍼를 선택적으로 사용하여 한 칩으로 다양한 스펙을 만족시킬 수 있는 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 메모리 소자의 데이터 출력 버퍼선택 장치는, 소정의 입력 신호를 입력받아 상기 입력 신호 보다 소정의 시간 만큼 지연되는 제1 펄스 신호를 발생 시키는 제 1펄스 신호 발생주단과, 상기 제1 펄스 신호 발생 수단의 출력 단에 연결되어 상기 제1 펄스 신호보다 소정의 시간 만큼 지연되는 제2 펄스 신호를 발생시키는 제2 펄스 신호 발생 수단과, 상기 제1 펄스 신호 발생 수단과 소정의 데이터 출력 패드에 연결되어 상기 제1펄스 신호에 의하여 동작하여 상기 소정의 데이터 출력 패드의 전압 레벨을 감지하기 위한 데이터 출력 패드 전압 레벨 감지 수단과, 상기 제2 펄스 신호 발생 수단과 상기 데이터 출력 패드 전압 레벨 감지 수단에 연결되어 상기 제2 펄스 신호에 의하여 동작하고, 소정의 기준 전압과 상기 데이터 출력 패드 전압 레벨 감지 수단의 출력 전압을 비교하여 소정의 출력 신호를 발생시키기 위한 비교 수단과, 상기 비교 수단의 출력 단에 연결되어 상기 비교 수단으로부터의 출력을 저장하기 위한 레지스터 수단과, 상기 레지스터 수단에 연결되어 상기 레지스터에 저장된 출력에 따라 선택되어지는 다수의 데이터 출력 버퍼를 포함해서 이루어진 것을 특징으로 한다.
이제 본 발명의 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치의 한 실시예에 대하여 첨부 도면 제 1 도 내지 제 2 도를 참조하여 보다 상세하게 살펴보게 된다. DRAM 소자의 반도체 메모리 소자를 예로 들면, 먼저 제 1 도에 도시한 바와 같이 먼저 특정 모드(Mode)신호 입력단(10)에 상기 특정 모드 신호 보다 소정의 시간(t1)만큼 지연되는 제1 펄스 신호를 발생시키는 펄스 신호 발생 수단(12)을 연결한다. 이때, 상기 펄스 신호발생수단(12)은 특정 모드 신호의 입력단(10)에 상기 특정 모드 신호를 소정의 시간만큼 지연시키기 위한 지연 회로(14)를 연결하고, 상기 지연회로(14)에 상기 지연회로(14)의 출력 신호를 반전시키기 위한 인버터(16)를 연결하고, 상기 특정 모드 입력단(10)과 상기 인버터(16)에 상기 각각의 신호를 논리 연산하기 위한 NAND Gate(18)를 연결하고, 상기 NAND Gate(18)에 상기 NAND Gate(18)의 출력 신호를 반전시키기 위한 인버터(20)를 연결하여 구성된다.
다음에는, 상기 펄스 신호 발생 수단(12)의 출력 단에 상기 펄스 신호 발생 수단(12)으로부터의 제1 펄스 신호를 소정시간(t2)만큼 지연시켜 제2 펄스 신호를 발생시키는 펄스 신호 발생 수단(22)을 연결한다. 이때, 상기 펄스 신호 발생 수단(22)은 일단은 상기 펄스 신호 발생 수단(12)의 출력 단에 연결되고, 다른 일단은 상기 펄스 신호 발생 수단(12)의 출력단에 연결되어 상기 제1 펄스 신호를 소정의 시간만큼 지연시키기 위한 지연 회로(24)에 연결되는 NAND Gate(26)와, 상기 NAND Gate(26)의 출력단에 연결되는 인버터(28)를 포함해서 이루어진다.
다음에, 상기 펄스 신호발생 수단(12)과 소정의 데이터 출력 패드(30)에 상기 소정의 데이터 출력 패드(30)의 전압 레벨을 감지하기 위한 데이터 출력 패드의 전압 레벨 감지 수단(32)을 연결하는데, 상기 데이터 출력 패드의 전압 레벨 감지수단은 제2 펄스 신호에 의하여 턴온(Turn On)되는 스위칭 수단(34)과, 저항(36)을 포함해서 구성된다. 이때, 상기 스위칭 수단(34)은 n-채널 모스 트랜지스터(MOSFET)를 사용한다.
다음에는, 상기 펄스 신호 발생 수단(22)과 상기 데이터 출력 패드의 전압 레벨 감지 수단(32)에 소정의 기준 전압 Vref와 상기 데이터 출력 패드(30)의 전압 레벨을 비교하여 소정의 출력 신호를 발생시키기 위한 비교 수단(38)을 연결한다.
다음에, 상기 비교 수단(38)의 출력 단에 상기 비교 수단(38)으로부터의 출력을 저장하기 위한 레지스터(Register) 수단(40)을 연결하고, 상기 레지스터 수단(40)에 상기 레지스터 수단(40)에 저장되는 출력 신호에 따라 선택되어지는 다수의 데이터 출력 버퍼(42)를 연결한다. 이때, 상기 다수의 데이터 출력 버퍼(42)는 LVTTL, CTT, GTL, HSTL 등의 데이터 출력 버퍼들이 된다.
이와 같이 구성된 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치의 동작 상태를 데이터 출력 패드의 데이터 로드 상태가 LVTTL 또는 CTT인 경우를 예로 들어 설명하면 다음과 같다.
먼저 디램 소자에 전원이 공급되어 특정의 모드 신호, 즉 반도체 소자의 초기 동작 전에 모드를 셋 업(Set Up)하는 경우의 신호 또는 동기식 디램(SDRAM : Synchronous DRAM)의 경우에는 모드 레지스터 셋 업(Mode Register Set Up)신호가 특정 모드 입력단에 입력되면 제 2 도에 도시한 바와 같이 상기 펄스 신호 발생 수단(12)으로부터 상기 특정 모드 신호 보다 소정의 시간(t1) 만큼 지연되는 제1 펄스 신호가 출력되고, 상기 펄스 신호 발생 수단(22)으로부터는 상기 제1 펄스 신호를 입력받아 상기 제1 펄스 신호보다 소정의 시간(t2) 만큼 지연되는 소정의 제2 펄스 신호가 출력된다.
다음에, 상기 데이터 출력 패드 전압 레벨 감지 수단(32)에서 상기 데이터 출력 패드(30)의 전압 레벨을 감지하게 되는데, 상기 데이터 출력 패드(30)의 데이터 로드 상태가 LVTTL인 경우에는 상기 펄스 신호 발생 수단(12)으로부터의 제1 펄스 신호에 의해 스위칭 수단(34)이 턴온되면서 상기 저항(36)을 통해서 상기 데이터 출력 패드(30)의 전압이 접지 전원 Vss로 방전(Discharge)되어 일정 시간 이후에는 접지 전압 Vss로 된다. 또한, 상기 데이터 출력 패드(30)의 데이터 로드 상태가 CTT인 경우에는 상기 펄스 신호 발생 수단(12)으로 부터의 제1 펄스 신호에 의해 상기 스위칭 수단(34)이 턴온되면서 상기 저항(36)을 통해서 상기 데이터 출력 패드(30)의 전압이 소정의 전압 레벨(예를 들면 약 1.5V)로 충전(charge)되어 약 1.5V의 전압을 유지하게 된다.
다음에는, 상기 펄스 신호발생 수단(22)으로부터 발생하는 제2 펄스 신호에 의하여 상기 비교 수단(38)이 동작하게 되는데, 상기 비교 수단(38)은 소정의 기준 전압 Vref와 상기 데이터 출력패드 전압 레벨 감지 수단(32)으로부터의 전압 신호를 비교하여 데이터 출력 패드(30)의 데이터 로드 상태를 판단하여 소정의 출력 신호(1 또는 0)를 발생시킨다. 다음에, 상기 비교 수단(38)으로부터의 출력 신호는 상기 레지스터 수단(40)에 저장되어 LVTTL 또는 CTT 데이터 로드 상태에 따른 데이터 출력 버퍼(42)를 선택하게 된다.
반도체 메모리 소자의 제조시, 전술한 바와 같은 본 발명을 이용함으로써 데이터 출력 패드의 데이터 로드 상태에 따라 데이터 출력 버퍼를 임의적으로 선택할 수 있어 다양한 스펙을 만족할 수 있게 되어 사용자에게 평의를 제공할 수 있다는 장점이 있다.
Claims (5)
- 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치에 있어서, 소정의 입력 신호를 입력받아 상기 입력 신호 보다 소정의 시간 만큼 지연되는 제1 펄스 신호를 발생 시키는 제1 펄스 신호 발생 수단과, 상기 제1 펄스 신호 발생 수단의 출력 단에 연결되어 상기 제1 펄스 신호 보다 소정의 시간 만큼 지연되는 제2 펄스 신호를 발생시키는 제2 펄스 신호 발생 수단과, 상기 제1 펄스 신호 발생 수단과 소정의 데이터 출력 패드에 연결되어 상기 제1 펄스 신호에 의하여 동작하여 상기 소정의 데이터 출력 패드의 전압 레벨을 감지하기 위한 데이터 출력 패드 전압 레벨 감지수단과, 상기 제2 펄스 신호발생 수단과 상기 데이터 출력 패드 전압 레벨 감지 수단에 연결되어 상기 제2 펄스 신호에 의하여 동작하고, 소정의 기준 전압과 상기 데이터 출력 패드 전압 레벨 감지 수단의 출력 전압을 비교하여 소정의 출력 신호를 발생시키기 위한 비교 수단과, 상기 비교 수단의 출력 단에 연결되어 상기 비교 수단으로부터의 출력을 저장하기 위한 레지스터 수단과, 상기 레지스터 수단에 연결되어 상기 레지스터에 저장된 출력에 따라 선택되어지는 다수의 데이터 출력 버퍼를 포함해서 이루어진 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치.
- 제1항에 있어서, 상기 제1 펄스 신호 발생 수단은, 소정의 입력 신호를 소정의 시간만큼 지연시키기 위한 제1 지연 회로와, 상기 제1 지연 회로에 연결되어 상기 제1 지연 회로의 출력 신호를 반전시키기 위한 제1 인버터와, 상기 소정의 입력 신호 단과 상기 인버터에 연결되어 각각의 신호를 논리 연산하기 위한 NAND Gate와, 상기 NAND Gate에 연결되어 상기 NAND Gate의 출력을 반전시키기 위한 제2 인버터를 포함해서 이루어진 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치.
- 제1항에 있어서, 상기 제2 펄스 신호 발생 수단은, 상기 제1 펄스 신호 발생 수단의 출력 단에 연결되어 상기 제1 펄스 신호를 소정의 시간만큼 지연시키기 위한 제 2 지연 회로와, 일단은 상기 제1 펄스 신호 발생 수단의 출력 단에 연결되고, 다른 일단은 상기 제2 지연 회로에 연결되어 각각의 신호를 논리 연산하기 위한 NAND Gate와, 상기 NAND Gate의 출력 단에 연결되어 상기 배타적 논리곱수단의 출력을 반전 시키기 위한 인버터를 포함해서 이루어진 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치.
- 제1항에 있어서, 상기 데이터 출력 패드 전압 레벨 감지 수단은, 상기 제2 펄스 신호에 의하여 턴온되는 스위칭 수단과, 상기 스위칭 수단에 직렬 연결되는 저항을 포함해서 이루어진 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치.
- 제1항 또는 제2항에 있어서, 상기 소정의 입력 신호는, 반도체 소자의 초기 동작 전에 모드를 셋 업하는 신호인 것을 특징으로 하는 반도체 메모리 소자의 데이터 출력 버퍼 선택장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960006021A KR0169604B1 (ko) | 1996-03-08 | 1996-03-08 | 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960006021A KR0169604B1 (ko) | 1996-03-08 | 1996-03-08 | 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970068162A KR970068162A (ko) | 1997-10-13 |
| KR0169604B1 true KR0169604B1 (ko) | 1999-03-20 |
Family
ID=19452612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960006021A KR0169604B1 (ko) | 1996-03-08 | 1996-03-08 | 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0169604B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100292404B1 (ko) * | 1998-01-19 | 2001-06-01 | 윤종용 | 겸용전송회로및이를이용한겸용입력방법 |
| JP3727165B2 (ja) * | 1998-04-13 | 2005-12-14 | Ｎｅｃエレクトロニクス株式会社 | パルス発生回路及びパルス発生方法 |
| KR100729358B1 (ko) * | 2005-08-29 | 2007-06-15 | 삼성전자주식회사 | 멀티 버퍼 프로그램 스킴을 갖는 플래시 메모리 장치 |
-
1996
- 1996-03-08 KR KR1019960006021A patent/KR0169604B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970068162A (ko) | 1997-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1629503B1 (en) | Intergrated charge sensing scheme for resistive memories | |
| US7151689B2 (en) | Adjusting the frequency of an oscillator for use in a resistive sense amp | |
| US7332937B2 (en) | Dynamic logic with adaptive keeper | |
| US5936896A (en) | High speed and low power signal line driver and semiconductor memory device using the same | |
| US20030063514A1 (en) | Integrated data input sorting and timing circuit for double data rate (DDR) dynamic random access memory (DRAM) devices | |
| US7675316B2 (en) | Semiconductor memory device including on die termination circuit and on die termination method thereof | |
| US6661728B2 (en) | Supply voltage generating circuit and semiconductor memory device using same | |
| JPH10177058A (ja) | 速度検出器を有する集積回路 | |
| US11308998B2 (en) | Timing delay control circuits and electronic devices including the timing delay control circuits | |
| US6198660B1 (en) | Synchronous multilevel non-volatile memory and related reading method | |
| KR0169604B1 (ko) | 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치 | |
| US10580478B2 (en) | Systems and methods for generating stagger delays in memory devices | |
| CN213583123U (zh) | 比较电路与存储芯片 | |
| KR20010009843A (ko) | 디디알 에스디램의 읽기 동작을 위한 데이터 스위치 제어 신호발생 회로 | |
| US5963077A (en) | Auto mode selector | |
| US8350613B2 (en) | Signal delay circuit, clock transfer control circuit and semiconductor device having the same | |
| US6002637A (en) | Input buffer circuit | |
| JPH02236178A (ja) | 半導体装置 | |
| US6178137B1 (en) | Clock-synchronizing semiconductor memory device | |
| EP0915477B1 (en) | Method and circuit for generating an ATD signal to regulate the access to a non-volatile memory | |
| KR100940843B1 (ko) | 반도체 메모리 장치의 컬럼 선택 신호 생성 회로 | |
| EP3454173A2 (en) | Memory device including dynamic voltage and frequency scaling switch and method of operating the same | |
| CN114639422A (zh) | 比较电路与存储芯片 | |
| KR20030002270A (ko) | 주파수 검출 장치 | |
| JPH10283077A (ja) | 活線挿入方式の電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |