KR970068162A - 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치 - Google Patents
반도체 메모리 소자의 데이터 출력 버퍼 선택 장치 Download PDFInfo
- Publication number
- KR970068162A KR970068162A KR1019960006021A KR19960006021A KR970068162A KR 970068162 A KR970068162 A KR 970068162A KR 1019960006021 A KR1019960006021 A KR 1019960006021A KR 19960006021 A KR19960006021 A KR 19960006021A KR 970068162 A KR970068162 A KR 970068162A
- Authority
- KR
- South Korea
- Prior art keywords
- pulse signal
- data output
- semiconductor memory
- delay circuit
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술 분야
반도체 메모리 소자.
2. 발명이 해결하려고 하는 기술적 과제
종래에는 전술한 바와 같은 대부분의 데이타 로드 상태를 LVTTL 또는 어떤 한 스펙(Spec.)만 만족하도록 설계되어 있어 사용자들이 다른 스펙을 요구하는 경우에는 반도체 메모리 소자를 다시 설계하거나 제조해야 한다는 문제점이 있었음.
3. 발명의 해결 방법의 요지
데이터 출력 패드의 데이터 로드 상태를 감지하는 수단을 이용하여 데이터 로드 상태에 따라 한 칩으로 내장된 여러개의 데이터 출력 버퍼를 선택적으로 사용하여 한 칩으로 다양한 스펙을 만족시킬 수 있도록 함.
4. 발명의 중요한 용도
반도체 메모리 소자에 이용됨.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체 메모리 소자의 데이타 출력 버퍼 선택 장치의 구성도.
Claims (5)
- 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치에 있어서, 소정의 입력 신호를 입력받아 상기 입력 신호보다 소정의 시간만큼 지연되는 제1펄스 신호를 발생시키는 제1펄스 신호 발생 수단과, 상기 제1펄스 신호 발생 수단의 출력단에 연결되어 상기 제1펄스 신호보다 소정의 시간만큼 지연되는 제2펄스 신호를 발생시키는 제2펄스 신호 발생 수단과, 상기 제1펄스 신호 발생 수단과 소정의 데이터 출력 패드에 연결되어 상기 제1펄스 신호에 의하여 동작하여 상기 소정의 데이터 출력 패드의 전압레벨을 감지하기 위한 데이터 출력 패드 전압 레벨 감지수단과, 상기 제2펄스 신호 발생수단과 상기 데이터 출력 패드 전압 레벨 감지 수단에 연결되어 상기 제2펄스 신호에 의하여 동작하고, 소정의 기준 전압과 상기 데이터 출력패드 전압 레벨 감지 수단의 출력 전압을 비교하여 소정의 출력신호를 발생시키기 위한 비교수단과, 상기 비교 수단의 출력단에 연결되어 상기 비교수단으로부터의 출력을 저장하기 위한 레지스터 수단과, 상기 레지스터 수단에 연결되어 상기 레지스터에 저장된 출력에 따라 선택되어지는 다수의 데이타 출력 버퍼를 포함해서 이루어진 반도체 메모리 소자의 데이타 출력 버퍼 선택장치.
- 제1항에 있어서, 상기 제1펄스 신호 발생 수단은, 소정의 입력 신호를 소정의 시간만큼 지연시키기 위한 제1지연 회로와, 상기 제1 지연 회로에 연결되어 상기 제1 지연 회로의 출력 신호를 반전시키기 위한 제1 인버터와, 상기 소정의 입력 신호단과 상기 인버터에 연결되어 각각의 신호를 논리 연산하기 위한 NAND Gate와, 상기 NAND Gate에 연결되어 상기 NAND Gate의 출력을 반전시키기 위한 제2 인버터를 포함해서 이루어진 반도체 메모리 소자의 데이터 출력 버퍼 선택장치.
- 제1항에 있어서, 상기 제2펄스 신호 발생수단은, 상기 제1 펄스 신호 발생수단의 출력단에 연결되어 상기 제1펄스 신호를 소정의 시간만큼 지연시키기 위한 제2 지연회로와, 일단은 상기 제1 펄스 신호 발생수단의 출력단에 연결되고, 다른 일단은 상기 제2 지연 회로에 연결되어 각각의 신호를 논리 연산하기 위한 NAND Gate와, 상기 NAND Gate의 출력단에 연결되어 상기 배타적 논리곱수단의 출력을 반전시키기 위한 인버터를 포함해서 이루어진 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치.
- 제1항에 있어서, 상기 데이터 출력 패드 전압 레벨 감지 수단은, 상기 제2펄스 신호에 의하여 턴온되는 스위칭 수단과, 상기 스위칭 수단에 직렬 연결되는 저항을 포함해서 이루어진 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치.
- 제1항 또는 제2항에 있어서, 상기 소정의 입력 신호는, 반도체 소자의 초기 동작 전에 모드를 셋 업하는 신호인 것을 특징으로 하는 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960006021A KR0169604B1 (ko) | 1996-03-08 | 1996-03-08 | 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960006021A KR0169604B1 (ko) | 1996-03-08 | 1996-03-08 | 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970068162A true KR970068162A (ko) | 1997-10-13 |
KR0169604B1 KR0169604B1 (ko) | 1999-03-20 |
Family
ID=19452612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960006021A KR0169604B1 (ko) | 1996-03-08 | 1996-03-08 | 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0169604B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100292404B1 (ko) * | 1998-01-19 | 2001-06-01 | 윤종용 | 겸용전송회로및이를이용한겸용입력방법 |
KR100321953B1 (ko) * | 1998-04-13 | 2002-02-04 | 가네꼬 히사시 | 고주파 입력 펄스 신호로부터 출력 펄스 신호를 안정적으로 발생시키기 위한 펄스폭 변경기 및 이에 이용되는 방법 |
KR100729358B1 (ko) * | 2005-08-29 | 2007-06-15 | 삼성전자주식회사 | 멀티 버퍼 프로그램 스킴을 갖는 플래시 메모리 장치 |
-
1996
- 1996-03-08 KR KR1019960006021A patent/KR0169604B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100292404B1 (ko) * | 1998-01-19 | 2001-06-01 | 윤종용 | 겸용전송회로및이를이용한겸용입력방법 |
KR100321953B1 (ko) * | 1998-04-13 | 2002-02-04 | 가네꼬 히사시 | 고주파 입력 펄스 신호로부터 출력 펄스 신호를 안정적으로 발생시키기 위한 펄스폭 변경기 및 이에 이용되는 방법 |
KR100729358B1 (ko) * | 2005-08-29 | 2007-06-15 | 삼성전자주식회사 | 멀티 버퍼 프로그램 스킴을 갖는 플래시 메모리 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR0169604B1 (ko) | 1999-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4982116A (en) | Clock selection circuit | |
KR940017216A (ko) | 출력 전환 방법과 멀티플렉서를 구비하는 집적회로 및 시스템 | |
US7030671B2 (en) | Circuit for controlling pulse width | |
KR100272164B1 (ko) | 모드레지스터셋회로를갖는반도체장치 | |
US5459421A (en) | Dynamic-static master slave flip-flop circuit | |
KR920005173A (ko) | 칩 동작상에 자동 테스트 모드의 이탈을 가진 반도체 메모리 | |
KR100284985B1 (ko) | 인에이블제어회로를갖춘집적회로 | |
KR100283906B1 (ko) | 반도체 메모리의 초기 안정화 신호 발생 회로 | |
KR970051456A (ko) | Dq 채널 수를 감소시킬 수 있는 반도체 메모리장치 | |
KR970068162A (ko) | 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치 | |
US8020010B2 (en) | Memory power controller | |
KR970051459A (ko) | 스캔패스 구성회로 | |
KR970049492A (ko) | 버스 제어기를 갖는 데이타 프로세서 | |
KR970013728A (ko) | 데이타 출력버퍼 | |
JPH02236178A (ja) | 半導体装置 | |
US6075750A (en) | Method and circuit for generating an ATD signal to regulate the access to a non-volatile memory | |
JPH05291932A (ja) | 電子回路 | |
KR100452635B1 (ko) | 엣지 검출기 | |
KR970076838A (ko) | 반도체 메모리 장치 | |
KR100224668B1 (ko) | 반도체장치의 리셋 회로 | |
KR970024569A (ko) | 시간지연회로 | |
KR960025773A (ko) | 칼럼 어드레스 스트로브 신호 래치 업 방지회로 | |
JPH02207312A (ja) | クロック発生回路 | |
KR20060077717A (ko) | 이중버퍼 구조를 가진 타이머 회로 | |
GB2208321A (en) | Logic probe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |