KR100446284B1 - 누설전류를 방지할 수 있는 양방향 입출력버퍼 - Google Patents

누설전류를 방지할 수 있는 양방향 입출력버퍼 Download PDF

Info

Publication number
KR100446284B1
KR100446284B1 KR1019970041589A KR19970041589A KR100446284B1 KR 100446284 B1 KR100446284 B1 KR 100446284B1 KR 1019970041589 A KR1019970041589 A KR 1019970041589A KR 19970041589 A KR19970041589 A KR 19970041589A KR 100446284 B1 KR100446284 B1 KR 100446284B1
Authority
KR
South Korea
Prior art keywords
output
input
enable signal
buffer
output buffer
Prior art date
Application number
KR1019970041589A
Other languages
English (en)
Other versions
KR19990018413A (ko
Inventor
김학윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970041589A priority Critical patent/KR100446284B1/ko
Publication of KR19990018413A publication Critical patent/KR19990018413A/ko
Application granted granted Critical
Publication of KR100446284B1 publication Critical patent/KR100446284B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

누설전류를 방지할 수 있는 반도체장치의 양방향 입출력버퍼가 개시된다. 상기 입출력버퍼는, 출력인에이블 신호에 응답하여 칩 내부로부터 오는 출력데이터를 버퍼링하여 패드로 전달하는 3 상태 출력버퍼와, 입력인에이블 신호와 상기 패드에 인가되는 입력데이터를 논리곱하여 그 결과를 칩 내부로 전달하는 논리곱수단을 구비하는 것을 특징으로 한다. 상기 양방향 입출력버퍼에서는, 상기 양방향 입출력버퍼를 사용하지 않을 때 상기 양방향 입출력버퍼에 접속되어 있는 패드가 플로우팅되어 0V가 아닌 소정의 전압이 인가되더라도, 상기 입력인에이블 신호에 논리"로우"를 인가함으로써 상기 논리곱수단의 출력 상태를 논리"로우"로 만들어 누설전류를 방지할 수 있다.

Description

누설전류를 방지할 수 있는 양방향 입출력버퍼
본 발명은 반도체장치에 관한 것으로, 특히 반도체장치의 양방향 입출력버퍼(Bidirectional Input Output Buffer)에 관한 것이다.
반도체장치에서는 칩 외부에서 데이터를 받아들이기 위한 입력버퍼와, 칩 내부의 데이터를 외부로 출력하기 위한 출력버퍼, 및 상기 입력버퍼 및 출력버퍼의 기능을 통합한 양방향 입출력버퍼가 사용된다. 일반적으로 설계자동화를 위해 상기 입력버퍼, 출력버퍼, 및 양방향 입출력버퍼들은 패드와 함께 하나의 셀(Cell)로 구성된다. 그런데 상기 입력버퍼, 출력버퍼, 및 양방향 입출력버퍼들은 통상 칩 외부와 인터페이스하기 위해 구동능력이 큰 트랜지스터들을 포함하므로, 전류소모가 많으며 또한 경우에 따라 원치않는 누설전류가 발생될 수도 있다.
도 1은 종래기술에 따른 양방향 입출력버퍼 셀의 구조도(Schematic Diagram)이다.
도 1을 참조하면, 상기 종래의 양방향 입출력버퍼 셀은, 핀(Pin)을 통해 칩 외부와 연결되는 패드(101)와, 출력인에이블 신호(OUTEN)에 응답하여 칩 내부로부터 오는 출력데이터(DOUT)을 받아 버퍼링하여 상기 패드(101)로 전달하는 3 상태(Tri-state) 출력버퍼(103), 및 상기 패드(101)에 인가되는 입력데이터를 칩 내부로 전달하는 입력데이터 라인(DIN)을 구비한다. 여기에는 도시되지 않았지만 일반적으로 상기 입력데이터를 버퍼링하기 위해 입력버퍼가 포함된다.
도 2는 도 1에 도시된 양방향 입출력버퍼 셀의 회로도(Circuit Diagram)이다. 여기에서 도 1의 구성요소와 동일한 것에 대해서는 동일한 참조부호가 사용되었다.
도 2를 참조하면, 상기 3 상태 출력버퍼는, 상기 출력인에이블 신호(OUTEN)을 반전시키는 인버터(I1)과, 상기 인버터(I1)의 출력신호와 상기 출력데이터(DOUT)을 논리곱하고 그 결과를 반전시키는 낸드게이트(ND1)과, 상기 출력인에이블 신호(OUTEN)과 상기 출력데이터(DOUT)을 논리합하고 그 결과를 반전시키는 노아게이트(NR1)과, 소오스에 전원공급전압(VDD)가 인가되고 게이트에 상기 낸드게이트(ND1)의 출력신호가 인가되며 드레인에 패드(PAD)가 접속되는 피모스 구동 트랜지스터(P1), 및 드레인에 상기 패드(PAD)가 접속되고 게이트에 상기 노아게이트(NR1)의 출력신호가 인가되며 소오스에 접지전압(VSS)가 인가되는 엔모스 구동 트랜지스터(N1)을 포함하여 구성된다.
또한 패드(PAD)에 인가되는 입력데이터를 버퍼링하기 위한 입력버퍼(105)는, 상기 패드(PAD)에 인가되는 입력데이터를 반전시키는 인버터(I2)와 상기 인버터(I2)의 출력신호를 반전시켜 칩 내부로 전달하는 인버터(I3)를 포함하여 구성된다.
도 1 및 도 2를 참조하여 종래기술에 따른 양방향 입출력버퍼의 동작을 설명하면 다음과 같다. 상기 양방향 입출력버퍼를 입력버퍼로 사용하고자 할 때는, 상기 출력인에이블 신호(OUTEN)을 논리"하이"로 만든다. 이에 따라 상기 3 상태 출력버퍼(103)이 디스에이블되고, 상기 패드(101)에 입력데이터가 인가되면 상기 입력버퍼(105)를 통해 칩 내부로 전달될 수 있다. 즉 도 2에서 낸드게이트(ND1)의 출력신호가 논리"하이"가 되고 노아게이트(NR1)의 출력신호가 논리"로우"가 됨으로써 피모스 구동 트랜지스터(P1) 및 엔모스 구동 트랜지스터(N1)이 모두 턴오프되고, 패드(PAD)에 입력데이터가 인가되면 상기 입력버퍼(105)를 통해 칩 내부로 전달될 수 있다.
또한 상기 양방향 입출력버퍼를 출력버퍼로 사용하고자 할 때는, 상기 출력인에이블 신호(OUTEN)을 논리"로우"로 만든다. 이에 따라 상기 3 상태 출력버퍼(103)이 인에이블되고, 상기 출력데이터(DOUT)가 상기 패드(101)로 전달된다. 즉 도 2에서 상기 출력인에이블 신호(OUTEN)가 논리"로우"이므로, 상기 출력데이터(DOUT)의 상태에 따라 상기 피모스 구동 트랜지스터(P1) 및 엔모스 구동 트랜지스터(N1)의 턴온 및 턴오프가 결정된다.
또한 상기 양방향 입출력버퍼를 출력버퍼나 입력버퍼로 사용치 않고자 할 때는, 상기 패드(101)을 플로우팅시킨다.
그런데 상술한 종래기술에 따른 양방향 입출력버퍼 셀에서는, 상기 양방향 입출력버퍼를 사용하지 않기 위해 이에 접속되어 있는 패드를 플로우팅시킬 때 0V가 아닌 소정의 전압이 상기 입력버퍼(105)의 첫 번째 인버터(I2)로 입력되어 누설전류(Leakage Current)가 발생하게 된다. 따라서 상기 종래기술에 따른 양방향 입출력버퍼가 저전압에서 동작하는 포터블(Portable)용 칩에 적용될 때는 전력소모가 증가하여 칩의 성능을 떨어뜨리게 된다.
따라서 본 발명의 목적은, 누설전류를 방지할 수 있는 양방향 입출력버퍼를 제공하는 데 있다.
도 1은 종래기술에 따른 양방향 입출력버퍼 셀의 구조도
도 2는 도 1에 도시된 양방향 입출력버퍼 셀의 회로도
도 3은 본 발명에 따른 양방향 입출력버퍼 셀의 구조도
도 4는 도 3에 도시된 양방향 입출력버퍼 셀의 회로도
상기 목적을 달성하기 위한 본 발명에 따른 양방향 입출력버퍼는, 출력인에이블 신호에 응답하여 칩 내부로부터 오는 출력데이터를 버퍼링하여 패드로 전달하는 3 상태 출력버퍼와, 입력인에이블 신호와 상기 패드에 인가되는 입력데이터를 논리곱하여 그 결과를 칩 내부로 전달하는 논리곱수단을 구비하는 것을 특징으로 한다.
상기 양방향 입출력버퍼가 입력버퍼로 사용될 때는 상기 출력인에이블 신호에 논리"로우"가 인가되고 상기 입력인에이블 신호에 논리"하이"가 인가된다. 상기 양방향 입출력버퍼가 출력버퍼로 사용될 때는 상기 출력인에이블 신호에 논리"하이"가 인가되고 상기 입력인에이블 신호에 논리"로우"가 인가된다. 또한 상기 양방향 입출력버퍼가 입력버퍼 및 출력버퍼로 사용되지 않을 때는 상기 출력인에이블 신호 및 상기 입력인에이블 신호에 모두 논리"로우"가 인가된다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 3은 본 발명에 따른 양방향 입출력버퍼 셀의 구조도이다.
도 3을 참조하면, 상기 본 발명에 따른 양방향 입출력버퍼 셀은, 핀을 통해 칩 외부와 연결되는 패드(301)과, 출력인에이블 신호(OUTEN)에 응답하여 칩 내부로부터 오는 출력데이터(DOUT)을 버퍼링하여 상기 패드(301)로 전달하는 3 상태 출력버퍼(303)과, 입력인에이블 신호(INEN)과 상기 패드(301)에 인가되는 입력데이터를 논리곱하여 그 결과를 칩 내부로 전달하는 논리곱수단(305)를 구비한다.
도 4는 도 3에 도시된 양방향 입출력버퍼 셀의 회로도이다. 여기에서 도 3의 구성요소와 동일한 것에 대해서는 동일한 참조부호가 사용되었다.
도 4를 참조하면, 상기 3 상태 출력버퍼(303)은, 상기 출력인에이블 신호(OUTEN)과 상기 출력데이터(DOUT)을 논리곱하고 그 결과를 반전시키는 낸드게이트(ND2)와, 상기 출력인에이블 신호(OUTEN)을 반전시키는 인버터(I4)와, 상기 인버터(I4)의 출력신호와 상기 출력데이터(DOUT)을 논리합하고 그 결과를 반전시키는 노아게이트(NR2)와, 소오스에 전원공급전압(VDD)가 인가되고 게이트에 상기 낸드게이트(ND2)의 출력신호가 인가되며 드레인에 상기 패드(PAD)가 접속되는 피모스 구동 트랜지스터(P2), 및 드레인에 상기 패드(PAD)가 접속되고 게이트에 상기 노아게이트(NR2)의 출력신호가 인가되며 소오스에 접지전압(VSS)가 인가되는 엔모스 구동 트랜지스터(N2)를 포함하여 구성된다.
또한 상기 논리곱수단(305)는, 상기 입력인에이블 신호(INEN)과 상기 패드(PAD)에 인가되는 입력데이터를 입력으로 하는 낸드게이트(ND3)와, 상기 낸드게이트(ND3)의 출력신호를 반전시키는 인버터(I5)를 포함하여 구성된다.
이하 도 3 및 도 4를 참조하여 본 발명에 따른 양방향 입출력버퍼의 동작을 설명하면 다음과 같다. 상기 양방향 입출력버퍼를 입력버퍼로 사용하고자 할 때는, 상기 출력인에이블 신호(OUTEN)을 논리"로우"로 만들고 상기 입력인에이블 신호(INEN)을 논리"하이"로 만든다. 이에 따라 상기 3 상태 출력버퍼(303)이 디스에이블되고, 상기 패드(301)에 입력데이터가 인가되면 상기 논리곱수단(305)를 통해 칩 내부로 전달될 수 있다. 결국 출력모드는 오프 상태가 되고 입력모드는 온 상태가 된다. 즉 도 4에서 낸드게이트(ND2)의 출력신호가 논리"하이"가 되고 노아게이트(NR2)의 출력신호가 논리"로우"가 됨으로써 피모스 구동 트랜지스터(P2) 및 엔모스 구동 트랜지스터(N2)가 모두 턴오프되고, 패드(PAD)에 입력데이터가 인가되면 낸드게이트(ND3) 및 인버터(I5)를 통해 칩 내부로 전달된다.
또한 상기 양방향 입출력버퍼를 출력버퍼로 사용하고자 할 때는, 상기 출력인에이블 신호(OUTEN)을 논리"하이"로 만들고 상기 입력인에이블 신호(INEN)을 논리"로우"로 만든다. 이에 따라 상기 3 상태 출력버퍼(303)이 인에이블되어 상기 출력데이터(DOUT)가 상기 패드(301)로 전달되고, 이때 상기 논리곱수단(305)는 상기 논리"로우"의 입력인에이블 신호(INEN)에 의해 상기 패드(301)에 인가되는 입력데이터에 무관하게 항상 논리"로우"를 출력한다. 결국 출력모드는 온 상태가 되고 입력모드는 오프 상태가 된다. 즉 도 4에서 상기 출력인에이블 신호(OUTEN)가 논리"하이"이므로, 상기 출력데이터(DOUT)의 상태에 따라 상기 피모스 구동 트랜지스터(P1) 및 엔모스 구동 트랜지스터(N1)의 턴온 및 턴오프가 결정된다.
예컨데 상기 출력데이터(DOUT)가 논리"하이"일 경우, 상기 낸드게이트(ND2) 및 노아게이트(NR2)의 출력신호들은 모두 논리"로우"가 되므로 상기 피모스 구동 트랜지스터(P2)는 턴온되고 상기 엔모스 구동 트랜지스터(N2)는 턴오프되며, 이에 따라 상기 패드(PAD)는 논리"하이"가 된다. 또한 상기 출력데이터(DOUT)가 논리"로우"일 경우에는, 상기 낸드게이트(ND2) 및 노아게이트(NR2)의 출력신호들이 모두 논리"하이"가 되므로 상기 피모스 구동 트랜지스터(P2)는 턴오프되고 상기 엔모스 구동 트랜지스터(N2)는 턴온되며, 이에 따라 상기 패드(PAD)는 논리"로우"가 된다.
또한 상기 양방향 입출력버퍼를 출력버퍼나 입력버퍼로 사용치 않고자 할 때는, 상기 출력인에이블 신호(OUTEN) 및 상기 입력인에이블 신호(INEN)을 모두 논리"로우"로 만든다. 이에 따라 상기 3 상태 출력버퍼(303)은 디스에이블되고, 상기 논리곱수단(305)는 상기 논리"로우"의 입력인에이블 신호(INEN)에 의해 상기 패드(301)의 상태에 무관하게 항상 논리"로우"를 출력한다. 결국 출력모드 및 입력모두가 모두 오프 상태가 된다.
따라서 상술한 본 발명에 따른 양방향 입출력버퍼 셀에서는, 상기 양방향 입출력버퍼를 사용하지 않을 때 상기 양방향 입출력버퍼에 접속되어 있는 패드가 플로우팅되어 0V가 아닌 소정의 전압이 상기 논리곱수단(305)에 인가되더라도, 상기 입력인에이블 신호(INEN)에 논리"로우"를 인가함으로써 상기 논리곱수단(305)의 출력 상태를 논리"로우"로 만들어 누설전류를 방지할 수 있다.
이상과 같이, 본 발명을 일실시예를 들어 한정적으로 설명하였으나 이에 한정되지 않으며 본 발명의 사상의 범위 내에서 당해 분야의 통상의 지식을 가진 자에 의해 본원 발명에 대한 각종 변형이 가능함은 자명하다.
상술하였듯이 본 발명에 따른 반도체장치의 양방향 입출력 버퍼는, 누설전류를 방지할 수 있으므로 저전압에서 동작하는 포터블(Portable)용 칩에 용이하게 적용될 수 있는 장점이 있다.

Claims (6)

  1. 출력인에이블 신호에 응답하여 칩 내부로부터 오는 출력데이터를 버퍼링하여 패드로 전달하는 3 상태(Tri-state) 출력버퍼; 및
    입력인에이블 신호와 상기 패드에 인가되는 입력데이터를 논리곱하여 그 결과를 칩 내부로 전달하는 논리곱수단을 구비하는 것을 특징으로 하는 반도체장치의 양방향 입출력버퍼.
  2. 제1항에 있어서, 입력버퍼로 사용될 때는 상기 출력인에이블 신호에 논리"로우"가 인가되고 상기 입력인에이블 신호에 논리"하이"가 인가되는 것을 특징으로 하는 반도체장치의 양방향 입출력버퍼.
  3. 제1항에 있어서, 출력버퍼로 사용될 때는 상기 출력인에이블 신호에 논리"하이"가 인가되고 상기 입력인에이블 신호에 논리"로우"가 인가되는 것을 특징으로 하는 반도체장치의 양방향 입출력버퍼.
  4. 제1항에 있어서, 입력버퍼 및 출력버퍼로 사용되지 않을 때는 상기 출력인에이블 신호 및 상기 입력인에이블 신호에 모두 논리"로우"가 인가되는 것을 특징으로 하는 반도체장치의 양방향 입출력버퍼.
  5. 제1항에 있어서, 상기 3 상태 출력버퍼는, 상기 출력인에이블 신호와 상기 출력데이터를 논리곱하고 그 결과를 반전시키는 낸드게이트와, 상기 출력인에이블 신호를 반전시키는 인버터와, 상기 인버터의 출력신호와 상기 출력데이터를 논리합하고 그 결과를 반전시키는 노아게이트와, 소오스에 전원공급전압이 인가되고 게이트에 상기 낸드게이트의 출력신호가 인가되며 드레인에 상기 패드가 접속되는 피모스 구동 트랜지스터, 및 드레인에 상기 패드가 접속되고 게이트에 상기 노아게이트의 출력신호가 인가되며 소오스에 접지전압이 인가되는 엔모스 구동 트랜지스터를 구비하는 것을 특징으로 하는 반도체장치의 양방향 입출력버퍼.
  6. 제1항에 있어서, 상기 논리곱수단은, 상기 입력인에이블 신호와 상기 입력데이터를 입력으로 하는 낸드게이트와, 상기 낸드게이트의 출력신호를 반전시키는 인버터를 구비하는 것을 특징으로 하는 반도체장치의 양방향 입출력버퍼.
KR1019970041589A 1997-08-27 1997-08-27 누설전류를 방지할 수 있는 양방향 입출력버퍼 KR100446284B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970041589A KR100446284B1 (ko) 1997-08-27 1997-08-27 누설전류를 방지할 수 있는 양방향 입출력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970041589A KR100446284B1 (ko) 1997-08-27 1997-08-27 누설전류를 방지할 수 있는 양방향 입출력버퍼

Publications (2)

Publication Number Publication Date
KR19990018413A KR19990018413A (ko) 1999-03-15
KR100446284B1 true KR100446284B1 (ko) 2004-10-14

Family

ID=37362363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970041589A KR100446284B1 (ko) 1997-08-27 1997-08-27 누설전류를 방지할 수 있는 양방향 입출력버퍼

Country Status (1)

Country Link
KR (1) KR100446284B1 (ko)

Also Published As

Publication number Publication date
KR19990018413A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
KR960027337A (ko) 출력신호레벨이 개선된 정논리회로
JPH11203869A (ja) 半導体装置のモードレジスターセット回路及び動作モードの設定方法
US7545171B2 (en) Input/output device with fixed value during sleep mode or at a time of supplying initial voltage to system
US6339343B1 (en) Data I/O buffer control circuit
KR100446284B1 (ko) 누설전류를 방지할 수 있는 양방향 입출력버퍼
KR100275721B1 (ko) 반도체장치의 입력버퍼
US7759999B2 (en) Externally asynchronous internally clocked system
KR100438585B1 (ko) 입출력 버퍼회로
KR100292404B1 (ko) 겸용전송회로및이를이용한겸용입력방법
KR100260396B1 (ko) 전력 소모가 적은 반도체 장치의 출력 버퍼
KR100468758B1 (ko) 고속 신호전송을 위한 신호버퍼 및 이를 구비하는신호라인 구동회로
US6292026B1 (en) Semiconductor device and electronic apparatus using the same
KR100333696B1 (ko) 스탠바이전류감소를위한입력버퍼
KR19990004870A (ko) 출력 버퍼 장치
KR100486200B1 (ko) 반도체장치의비트라인전압발생기
KR20040001270A (ko) 누설전류를 감소시킬 수 있는 데이터 전송회로 및 방법
KR100524894B1 (ko) 양방향 패드를 갖는 입출력단 회로
JP3467936B2 (ja) 半導体装置
KR920000824B1 (ko) 양방향 입출력 버퍼회로
KR19990051365A (ko) 양방향 입출력 버퍼
KR100363697B1 (ko) 반도체 메모리 장치
KR20000026568A (ko) 저소모 전력용 단일 위상 래치 회로
KR970002828A (ko) 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로
KR980006867A (ko) 풀-업 트랜지스터(Pull-Up Transistor)의 제어가 가능한 반도체 소자의 양방향 입/출력 핀(Bidirection I/O Pin)
KR20050064325A (ko) 반도체 장치용 입력 래치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee