KR960019309A - 반도체 집적회로, 신호전송방법 및 신호전송시스템 - Google Patents

반도체 집적회로, 신호전송방법 및 신호전송시스템 Download PDF

Info

Publication number
KR960019309A
KR960019309A KR1019950037780A KR19950037780A KR960019309A KR 960019309 A KR960019309 A KR 960019309A KR 1019950037780 A KR1019950037780 A KR 1019950037780A KR 19950037780 A KR19950037780 A KR 19950037780A KR 960019309 A KR960019309 A KR 960019309A
Authority
KR
South Korea
Prior art keywords
output
mosfet
input
semiconductor integrated
integrated circuit
Prior art date
Application number
KR1019950037780A
Other languages
English (en)
Inventor
마사하루 기무라
도시로오 다카하시
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치 세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR960019309A publication Critical patent/KR960019309A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

GTL 레벨의 데이터를 입출력하는 입출력 회로를 가지는 반도체 집적회로장치는, 입출력 단자에 접속된 풀다운용의 출력 MOSFET(Q1) 및 풀업용의 출력 MOSFET(Q2)와, 풀업용의 출력 MOSFET(Q2)의 게이트에 결합된 게이트 구동신호 발생회로(DPG)을 포함한다. 게이트 구동신호 발생회로(DPG)는 데이터의 송신시, 출력 MOSFET(Q1,Q2)는 송신해야 할 데이터에 따라 상보적으로 ON 상태 또는 OFF 상태로 시키도록 출력 MOSFET(Q2)의 동작을 제어한다.
한편, 게이트 구동신호 발생회로(DPG)는 데이터의 수신시, 하이레벨의 데이터를 수신한 직후에, 상기 출력 MOSFET(Q2)를 일시적으로 ON시키는 제어펄스를 형성하여 상기 MOSET(Q2)의 게이트 단자에 공급한다.

Description

반도체 집적회로, 신호전송방법 및 신호전송시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 적용한 반도체 집적회로장치의 입출력 회로부의 일실시예를 나타내는 회로도,
제2도는 제1도의 실시예의 구체예를 나타내는 회로도,
제3도는 본 발명을 적용한 반도체 집적회로장치의 출력모드시 각종 신호파형을 나타내는 파형도,
제4도는 본 발명을 적용한 반도체 집적회로장치의 출력모드시 각종 신호파형을 나타내는 파형도,
제5도는 본 발명을 적용한 반도체 집적회로장치와 종래의 GTL회로에서의 입력신호파형을 나타내는 파형도,
제6도는 실시예 1의 소자레벨의 구체예를 나타내는 회로도,
제7도는 실시예 1에서의 게이트 구동 발생신호회로의 다른 실시예를 나타내는 회로도.

Claims (13)

  1. 입출력단자(I/O)와, 상기 입출력단자(I/O)와 제1전원단자(GND) 사이에 결합된 소스드레인 경로를 가지는 제1출력 MOSFET(Q1)와, 상기 입출력단자(I/O)와 제2전원단자(Vu) 사이에 결합된 소스드레인 경로를 가지는 제2출력 MOSFET(Q2)와, 상기 제1출력 MOSFET(Q1)의 게이트에 결합되어 송신해야 할 데이터에 응답하고, 상기 제1출력 MOSFET(Q1)의 게이트로 구동신호를 선택적으로 발생하는 제1게이트 구동신호 발생회로(GDV)와, 상기 입출력단자(I/O)에 게이트가 결합된 입력 MOSFET(Q32)를 가지는 입력회로(IBF)와, 상기 제2출력 MOSFET(Q2)의 게이트에 결합된 상기 제2게이트 구동신호 발생회로(DPG)를 포함하고, 상기 제2게이트 구동신호 발생회로(DPG)는, 데이터의 송신기, 송신해야 할 데이터에 응답하여 상기 제2출력 MOSFET(Q2)의 게이트로 구동신호를 선택적으로 발생하고, 상기 제1출력 MOSFET(Q1)와 상기 제2출력 MOSFET(Q2)가 상보적으로 동작하도록 상기 제2출력 MOSFET(Q2)의 동작을 제어하고, 상기 제2게이트 구동신호 발생회로(DPG)는 데이터의 수신시, 상기 입출력단자(I/O)에 공급된 하이레벨의 입력신호에 응답하여 상기 입력회로에서 출력되는 입력신호에 기초하여 상기 제2출력 MOSFET(Q2)를 일시적으로 ON 시키기 위한 제어신호를 형성하는 것을 특징으로 하는 반도체 집적회로장치.
  2. 제1항에 있어서, 상기 제1게이트 구동신호 발생회로는, 상기 제1출력 MOSFET의 게이트 전압을 제어하여 출력신호의 상승 및 하강을 소망의 슬류율(Slew rate)에 따라 행하는 게이트 구동신호를 형성하는 수단을 포함하는 것을 특징으로 하는 반도체 집적회로장치.
  3. 제1항에 있어서, 상기 입력회로는, CMOS 차동형 회로인 것을 특징으로 하는 반도체 집적회로장치.
  4. 제1항에 있어서, 상기 제1출력 MOSFET 및 제2출력 MOSFET는, N채널형 MOSFET인 것을 특징으로 하는 반도체 집적회로장치.
  5. 제1항에 있어서, 상기 입출력단자의 전위는, GTL 레벨로 되는 것을 특징으로 하는 반도체 집적회로장치.
  6. 제1항에 있어서, 상기 제2출력 MOSFET의 게이트폭은, 상기 제1출력 MOSFET의 게이트폭보다 작은 것을 특징으로 하는 반도체 집적회로장치.
  7. 입력단자(I/O)와, 상기 입력단자(I/O)와 제2전원단자(Vu) 사이에 결합된 소스드레인경로를 가지는 출력 MOSFET(Q2)와, 상기 입력단자(I/O)에 게이트가 결합된 입력 MOSFET(Q32)를 가지는 입력회로(IBF)와, 상기 제2출력 MOSFET(Q2)의 게이트에 결합된 구동신호 발생회로(DPG)를 포함하고, 상기 게이트 구동신호 발생회로(DPG)는, 상기 입력단자(I/O)에 공급된 하이레벨의 입력신호에 응답하고, 상기 입력회로에서 출력되는 입력신호에 기초하여 상기 출력 MOSFET(Q2)를 일시적으로 ON 시키기 위한 제어펄스를 형성하는 반도체 집적회로장치.
  8. 제7항에 있어서, 상기 입력회로는 MOS 차동회로인 것을 특징으로 하는 반도체 집적회로장치.
  9. 제7항에 있어서, 상기 입력단자의 전위는, GTL 레벨로 되는 것을 특징으로 하는 반도체 집적회로장치.
  10. 제1반도체 집적회로장치에 설치된 풀다운용 출력 MOSFET를 송신해야 할 출력신호에 따라 ON 상태 또는 OFF 상태로 구동되는 스텝과, 상기 출력신호를 종단저항에 결합된 버스선을 통하여 제2반도체 집적회로로 공급하는 스텝과, 상기 제2반도체 집적회로에 설치된 차동회로에 의해 상기 출력신호의 신호레벨을 판정하는 스텝과, 상기 판정스텝에서, 상기 출력신호가 하이레벨의 신호로써 판정되었을 때, 판정되었을 때, 상기 제2반도체 집적회로에 설치된 풀업용의 MOSFET를 일시적으로 ON 상태로 시키는 스텝을 포함하는 신호전송방법.
  11. 제10항에 있어서, 상기 제1반도체 집적회로에 설치된 풀업용 출력 MOSFET를 상기 풀다운용 출력 MOSFET와 상보적으로 ON 상태 혹은 OFF 상태로 시키는 스텝을 더 포함하는 것을 특징으로 하는 신호전송방법.
  12. 송신해야 할 출력신호에 따라 ON 상태 또는 OFF 상태로 구동되어 구동하는 풀다운용 출력 MOSFET를 가지는 제1반도체 집적회로장치와, 종단저항과, 상기 종단저항에 접속되어 상기 제1반도체 집적회로장치에서 출력신호가 공급되는 버스선과, 상기 버스선에 결합된 풀업용 MOSFET와, 상기 버스선에 결합되고 또 상기 출력신호의 신호레벨을 판정하는 차동입력회로를 가지는 제2반도체 집적회로를 포함하고, 상기 제2반도체 집적회로는, 상기 출력신호가 하이레벨의 신호로써 판정되었을 때, 상기 제2반도체 집적회로에 설치된 상기 풀업용 MOSFET를 일시적으로 ON 상태로 시키는 제어회로를 더 포함하는 신호전송시스템.
  13. 제10항에 있어서, 상기 제1반도체 집적회로는, 풀업용 출력 MOSFET와, 상기 풀업용 출력 MOSFET를 상기 풀다운용 출력 MOSFET와 상보적으로 ON 상태 혹은 OFF 상태로 시키는 제어회로를 더 포함하는 것을 특징으로 하는 신호전송방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950037780A 1994-11-25 1995-10-28 반도체 집적회로, 신호전송방법 및 신호전송시스템 KR960019309A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29177194 1994-11-25
JP94-291771 1994-11-25

Publications (1)

Publication Number Publication Date
KR960019309A true KR960019309A (ko) 1996-06-17

Family

ID=17773215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037780A KR960019309A (ko) 1994-11-25 1995-10-28 반도체 집적회로, 신호전송방법 및 신호전송시스템

Country Status (3)

Country Link
US (1) US5652528A (ko)
KR (1) KR960019309A (ko)
TW (1) TW293108B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054881A (en) * 1998-01-09 2000-04-25 Advanced Micro Devices, Inc. Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto
US6351138B1 (en) 2001-03-22 2002-02-26 Pericom Semiconductor Corp. Zero-DC-power active termination with CMOS overshoot and undershoot clamps
US6429678B1 (en) 2001-03-22 2002-08-06 Pericom Semiconductor Corp. Capacitively-coupled extended swing zero-DC-power active termination with CMOS overshoot/undershoot clamps
US6690191B2 (en) * 2001-12-21 2004-02-10 Sun Microsystems, Inc. Bi-directional output buffer
CN102611425B (zh) * 2012-03-08 2014-05-14 东南大学 一种抗电源噪声干扰的高压侧栅极驱动电路
CN102647177B (zh) * 2012-04-06 2014-05-14 东南大学 一种可抗共模噪声干扰的高压侧栅驱动电路
US10340864B2 (en) * 2012-05-04 2019-07-02 Infineon Technologies Ag Transmitter circuit and method for controlling operation thereof
CN102769454B (zh) * 2012-06-30 2014-12-17 东南大学 一种可抗噪声干扰的高侧栅驱动电路
CN102769453B (zh) * 2012-06-30 2014-12-10 东南大学 一种可抗噪声干扰的高压侧栅驱动电路
CN103762969B (zh) * 2014-01-17 2016-06-22 东南大学 一种抗噪声干扰的高压侧栅驱动电路
TW201626734A (zh) 2015-01-15 2016-07-16 力祥半導體股份有限公司 收發器及其運作方法
CN112994662B (zh) * 2019-12-02 2023-03-14 华润微集成电路(无锡)有限公司 信号整形电路及相应的栅极驱动电路
CN116131840B (zh) * 2023-04-14 2023-08-22 芯动微电子科技(珠海)有限公司 一种双模耐压输出io电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581551A (en) * 1984-03-28 1986-04-08 Motorola, Inc. Input/output circuit for use with various voltages
JPS6234830U (ko) * 1985-08-19 1987-02-28
US5347177A (en) * 1993-01-14 1994-09-13 Lipp Robert J System for interconnecting VLSI circuits with transmission line characteristics
US5530377A (en) * 1995-07-05 1996-06-25 International Business Machines Corporation Method and apparatus for active termination of a line driver/receiver

Also Published As

Publication number Publication date
US5652528A (en) 1997-07-29
TW293108B (ko) 1996-12-11

Similar Documents

Publication Publication Date Title
KR930003555A (ko) 프로그램 가능한 출력 구동회로
KR930005027A (ko) 내부 전원 발생 회로
KR950021494A (ko) 데이타 출력버퍼
KR970022779A (ko) 도선을 거쳐 데이터가 전달되는 동안 전력 손실을 감소시키는 회로 및 방법
KR960019309A (ko) 반도체 집적회로, 신호전송방법 및 신호전송시스템
KR970051227A (ko) 반도체 메모리 장치의 데이타 출력버퍼 제어회로
KR970019054A (ko) 반도체 메모리 장치의 데이타 출력버퍼
KR930018856A (ko) 제어된 출력레벨을 가지는 출력 버퍼
KR960006911B1 (ko) 데이타 출력버퍼
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR960704322A (ko) 개선된 데이타 출력 버퍼(improved data output buffer)
KR20010006963A (ko) 고속 인터페이스를 수행할 수 있는 버퍼 회로
KR940017190A (ko) 입력버퍼
KR930003147A (ko) 반도체 메모리 장치의 센프앰프 제어회로
KR900018786A (ko) 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로
EP0735687A3 (en) Output driver with programmable drive characteristics
US6310503B1 (en) Delay circuit having a constant delay time
JPS6439814A (en) Bus bar transmission circuit
KR940025178A (ko) 데이터 출력회로
US6636451B2 (en) Semiconductor memory device internal voltage generator and internal voltage generating method
KR970055507A (ko) 개선된 집적회로용 출력 버퍼
JP2550674B2 (ja) バス・ドライバ
KR970022418A (ko) 전류구동 능력이 큰 게이트 드라이버회로
KR970031318A (ko) 데이타 출력 버퍼
JP2730098B2 (ja) 半導体集積装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid