KR900018786A - 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로 - Google Patents

반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로 Download PDF

Info

Publication number
KR900018786A
KR900018786A KR1019890007068A KR890007068A KR900018786A KR 900018786 A KR900018786 A KR 900018786A KR 1019890007068 A KR1019890007068 A KR 1019890007068A KR 890007068 A KR890007068 A KR 890007068A KR 900018786 A KR900018786 A KR 900018786A
Authority
KR
South Korea
Prior art keywords
voltage
data output
terminal
output
power supply
Prior art date
Application number
KR1019890007068A
Other languages
English (en)
Other versions
KR920000962B1 (ko
Inventor
배명호
전동수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019890007068A priority Critical patent/KR920000962B1/ko
Priority to US07/471,933 priority patent/US5060196A/en
Priority to DE4003690A priority patent/DE4003690C2/de
Priority to FR909001651A priority patent/FR2647581B1/fr
Priority to JP2056766A priority patent/JPH07118194B2/ja
Priority to GB9006009A priority patent/GB2231988B/en
Publication of KR900018786A publication Critical patent/KR900018786A/ko
Application granted granted Critical
Publication of KR920000962B1 publication Critical patent/KR920000962B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

내용 없음

Description

반도체 메모리 장치의 데이타 출력단 전압레벨 조절회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 반도체 메모리 장치의 출력단 전압 레벨 조절회로도, 제6도 및 제7도는 제4도의 동작 타이밍도.

Claims (4)

  1. 반도체 메모리 장치의 데이타 출력단자 전압조절회로에 있어서, 전원공급 전압단자(14), 접지전압 공급단자(16), 데이타 출력단자(18)와, 논리"1"또는"0"의 상태를 가지는 감지 증폭신호 SAS,SAS을 입력하며 데이타출력버퍼 인에이블 클럭OE의 입력에 의해 인에이블되어 상기 두 입력신호를 게이팅 출력하는 데이타 출력 드라이브 제어회로(12)와, 상기 전원공급 전압단자(14)와 접지전원 공급단자(16) 사이에 2개의 N모오스 트랜지스타(M1)(M2)가 직렬 접속되며 상기 데이타 출력 드라이브 제어 회로(12)의 2개의 게이팅신호가 각 게이트에 입력시에 상기 두 게이팅 신호의 논리에 따른 전압을 상기 직렬 접속 노드점을 통해 상기 데이타 출력단자(18)로 드라이브하는 드라이버수단과, 상기 데이타 출력버퍼 인에이블 클럭OE를 입력하며 상기 클럭에 의해 데이타 출력이 완료되는 시점에서 출력 데이타 제어펄스DCP를 발생하는 제어펄스 발생수단과, 상기 전원공급 전압단자(14) 및 접지단자(16)에 의해 소정전원 전압 Vcc과 접지전압 Vss사이에 접속되며 상기 제어펄스 발생수단의 출력데이타 제어펄스DCP발생에 의한 하이-임피던스 상태의 전압을 발생하여 상기 출력단자(18)로 출력하는 제3전압발생수단으로 구성되어 상기 출력단자(18)의 전압레벨을 이전 데이타 출력에 의한 전압 레벨로부타 하이-임피던스 상태의 전압 레벨로 제어토록 동작함을 특징으로 하는 반도체 메모리장치의 데이타 출력단자 전압조절회로.
  2. 제1항에 있어서, 제어펄스 발생수단이 상기 데이타 출력버퍼 인에이블 클럭OE을 반전하여 소정 지연하는 반전 지연버퍼(20)와, 상기 반전 지연버퍼(20)의 출력과 상기 데이타 출력버퍼 인에이블 클럭OE을 부논리합하여 소정 기간동안 제1논리를 가지는 출력데이타 제어펄스DCP를 발생하는 부논리합수단과, 상기 부논리합 수단의 출력데이터 제어펄스DCP를 상기 제3전압 발생수단의 하이-임피던스 상태의 전압 레벨 발생제어신호로 입력시키는 버퍼(24)로 구성됨을 특징으로 하는 회로.
  3. 제2항에 있어서, 데이타 출력버퍼 인에이블 클럭OE이 열어드레스 변동에 의해 소정 시간동안 천이되어 상기 데이타 출력 드라이브 제어회로(12)를 디스에이블시키는 클럭임을 특징으로 하는 회로.
  4. 제1항 또는 제2항에 있어서, 제3전압 발생수단이 소오스와 드레인이 접속된 제1, 제2N 모오스 트랜지스타(26)(28)의 접속 노오드(32)가 상기 출력단자(18)에 접속되고 상기 제1, 제2N모오스 트랜지스타(26)(28)의 드레인 및 소오스 각각이 전원공급 전압 Vcc 및 접지 전압Vss에 접속되며 상기 각 게이트에 상기 제어펄스 발생수단의 출력 데이타 제어펄스DCP가 입력시 동시 턴온되어 상기 전원공급 전압 Vcc와 접지전압Vss사이에 직류전류 패스를 형성하여 상기 두 N모오스 트랜지스타(26)(28)의 턴온 저항의 비에 의해 상기 출력단자(18)의 전압레벨이 하이-임피던스 상태의 전압에 도달토록 동작함을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890007068A 1989-05-26 1989-05-26 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로 KR920000962B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019890007068A KR920000962B1 (ko) 1989-05-26 1989-05-26 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로
US07/471,933 US5060196A (en) 1989-05-26 1990-01-29 Circuit for adjusting voltage level of data output in a semiconductor memory device
DE4003690A DE4003690C2 (de) 1989-05-26 1990-02-07 Schaltkreis zum Einstellen eines Spannungspegels entsprechend den Ausgangsdaten eines Halbleiterspeichers
FR909001651A FR2647581B1 (fr) 1989-05-26 1990-02-13 Circuit pour l'ajustement d'un niveau de tension de sortie de donnees dans un dispositif de memoire a semiconducteurs
JP2056766A JPH07118194B2 (ja) 1989-05-26 1990-03-09 半導体メモリ装置のデータ出力端電圧レベル調節回路
GB9006009A GB2231988B (en) 1989-05-26 1990-03-16 A circuit for adjusting voltage level of data output in a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890007068A KR920000962B1 (ko) 1989-05-26 1989-05-26 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로

Publications (2)

Publication Number Publication Date
KR900018786A true KR900018786A (ko) 1990-12-22
KR920000962B1 KR920000962B1 (ko) 1992-01-31

Family

ID=19286498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890007068A KR920000962B1 (ko) 1989-05-26 1989-05-26 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로

Country Status (6)

Country Link
US (1) US5060196A (ko)
JP (1) JPH07118194B2 (ko)
KR (1) KR920000962B1 (ko)
DE (1) DE4003690C2 (ko)
FR (1) FR2647581B1 (ko)
GB (1) GB2231988B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424551B1 (ko) * 1995-04-05 2004-06-26 로베르트 보쉬 게엠베하 감도조절방법및장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646514B2 (ja) * 1989-10-19 1994-06-15 株式会社東芝 半導体装置
JP3114237B2 (ja) * 1991-04-30 2000-12-04 日本電気株式会社 半導体記憶装置
DE4114744C1 (ko) * 1991-05-06 1992-05-27 Siemens Ag, 8000 Muenchen, De
JP2915625B2 (ja) * 1991-06-26 1999-07-05 株式会社沖マイクロデザイン宮崎 データ出力回路
JP3400824B2 (ja) 1992-11-06 2003-04-28 三菱電機株式会社 半導体記憶装置
US6127839A (en) * 1998-09-01 2000-10-03 Micron Technology, Inc. Method and apparatus for reducing induced switching transients
JP2002170399A (ja) * 2000-12-05 2002-06-14 Fujitsu Ltd 半導体装置
US7596039B2 (en) * 2007-02-14 2009-09-29 Micron Technology, Inc. Input-output line sense amplifier having adjustable output drive capability
CN102148614B (zh) * 2010-02-10 2015-11-11 上海华虹宏力半导体制造有限公司 脉冲产生电路及方法、基准电压产生及其推动电路及方法
JP6422235B2 (ja) * 2014-05-14 2018-11-14 日本電産サンキョー株式会社 手動パルス発生装置およびパルス出力方法
US9583176B1 (en) * 2015-09-24 2017-02-28 Intel Corporation Variable weak leaker values during read operations

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099266A (en) * 1977-02-25 1978-07-04 Data General Corporation Single-chip bi-polar sense amplifier for a data processing system using MOS memory
JPS5942690A (ja) * 1982-09-03 1984-03-09 Toshiba Corp 半導体記憶装置
DE3243496A1 (de) * 1982-11-24 1984-05-24 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einem dynamischen schreib-lese-speicher
GB2133946B (en) * 1983-01-14 1986-02-26 Itt Ind Ltd Memory output circuit
JPS59181829A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体素子の出力バツフア回路
US4797573A (en) * 1984-11-21 1989-01-10 Nec Corporation Output circuit with improved timing control circuit
JPS6240697A (ja) * 1985-08-16 1987-02-21 Fujitsu Ltd 半導体記憶装置
JPH0612632B2 (ja) * 1987-02-27 1994-02-16 日本電気株式会社 メモリ回路
JPH0632230B2 (ja) * 1987-03-31 1994-04-27 株式会社東芝 半導体不揮発性記憶装置
JPH0799639B2 (ja) * 1987-07-31 1995-10-25 株式会社東芝 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424551B1 (ko) * 1995-04-05 2004-06-26 로베르트 보쉬 게엠베하 감도조절방법및장치

Also Published As

Publication number Publication date
JPH035989A (ja) 1991-01-11
GB2231988A (en) 1990-11-28
KR920000962B1 (ko) 1992-01-31
FR2647581A1 (fr) 1990-11-30
DE4003690A1 (de) 1990-11-29
JPH07118194B2 (ja) 1995-12-18
DE4003690C2 (de) 1994-12-01
US5060196A (en) 1991-10-22
GB9006009D0 (en) 1990-05-09
FR2647581B1 (fr) 1993-08-27
GB2231988B (en) 1993-11-10

Similar Documents

Publication Publication Date Title
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR940008091A (ko) 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치
KR890016391A (ko) 개량된 입·출력 인터페이스 회로를 구비한 반도체 집적 회로장치
KR900018786A (ko) 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로
KR960006911B1 (ko) 데이타 출력버퍼
KR950025973A (ko) 반도체 장치
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR910001746A (ko) 메모리 소자내의 센스 앰프 드라이버
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR870009387A (ko) 반도체 대규모 집적회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR900013719A (ko) 반도체 논리회로
US6242940B1 (en) Data input buffer circuit
JPH08172348A (ja) 出力バッファ回路
KR930003534A (ko) 동시 상보 출력 펄스를 생성하는 펄스 발생회로
KR940025178A (ko) 데이터 출력회로
US4952826A (en) Signal input circuit utilizing flip-flop circuit
JPH0254615A (ja) 出力バッファ回路
KR940005692B1 (ko) 반도체 메모리장치의 데이타 출력 드라이버
KR0146171B1 (ko) 감지 증폭기용 구동전압 발생기
KR970003139Y1 (ko) 저전압동작의 롬구조
KR0172543B1 (ko) 신호 전달 장치
KR950022113A (ko) 데이타 출력버퍼
KR900019011A (ko) 반도체 메모리장치의 라이트 드라이버
JP3366457B2 (ja) 半導体記憶装置のデータ読み出し方法及び半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 18

EXPY Expiration of term