KR0146171B1 - 감지 증폭기용 구동전압 발생기 - Google Patents

감지 증폭기용 구동전압 발생기

Info

Publication number
KR0146171B1
KR0146171B1 KR1019950006319A KR19950006319A KR0146171B1 KR 0146171 B1 KR0146171 B1 KR 0146171B1 KR 1019950006319 A KR1019950006319 A KR 1019950006319A KR 19950006319 A KR19950006319 A KR 19950006319A KR 0146171 B1 KR0146171 B1 KR 0146171B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
signal
input
voltage generator
voltage
Prior art date
Application number
KR1019950006319A
Other languages
English (en)
Other versions
KR960035638A (ko
Inventor
신상호
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950006319A priority Critical patent/KR0146171B1/ko
Publication of KR960035638A publication Critical patent/KR960035638A/ko
Application granted granted Critical
Publication of KR0146171B1 publication Critical patent/KR0146171B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 기억소자의 감지 증폭기용 구동전압 발생기에 관한 것으로, 감지 증폭기가 비트라인에 실린 데이타를 센싱할때 초기에 많은 전류를 필요로 하는 반면에, 상기 감지 증폭기를 구동하는 구동전압을 발생하는 감지 증폭기 구동전압 발생기에서는 이를 따르지 못하여 부동전압의 레벨이 낮아져 센싱 속도가 떨어지는 문제점이 생겼다. 따라서 이를 방지하기 위하여, 본 발명의 감지 증폭기 구동전압 발생기에서는 센싱 초기에 많은 전류를 필요로 하는 시간 동안에는 외부전압(VEXT)으로 하여금 감지 증폭기를 구동하도록 함으로써, 감지 증폭기를 구동하는 구동전압 레벨을 안정시켜 센싱 속도를 향상시켰다.

Description

감지 증폭기용 구동전압 발생기
제1도는 일반적인 감지 증폭기의 센싱 동작시 소모되는 전류의 파형도.
제2도는 종래의 감지 증폭기용 구동전압 발생기의 회로도.
제3도는 제2도의 시뮬레이션 결과를 나타낸 그래프도.
제4도는 본 발명에 따른 실시예로서 감지 증폭기용 구동전압 발생기의 회로도.
제5도는 제4도의 시뮬레이션 결과를 나타낸 그래프도.
* 도면의 주요부분에 대한 부호의 설명
10 : 에지신호 발생부
본 발명은 반도체 기억장치의 감지 증폭기용 구동전압 발생기에 관한 것으로, 특히 감지 증폭기가 비트라인에 실린 데이타를 센싱할때 초기에 많은 전류를 필요로 하는 시간 동안에는 외부전압(VEXT)으로 하여금 감지 증폭기를 구동하도록 한 감지 증폭기용 구동전압 발생기에 관한 것이다.
일반적으로, 감지 증폭기용 구동전압 발생기는 비트라인(BL,/BL)에 실린 셀의 데이타를 전원전압(Vcc) 및 접지전압(Vss)으로 증폭하는 감지 증폭기를 구동하기 위한 것으로, 디램(RAM)에서 상기 감지 증폭기용 구동전압 발생기에 의해 감지 증폭기가 동작되는 과정을 살펴보면 다음과 같다.
먼저, 디램소자를 동작시키는 주 신호인 라스(/RAS) 신호가 액티브 상태로 변하면서 어드레스 버퍼로 입력되는 어드레스 신호를 받아들이고, 이때에 받아들인 어드레스 신호들을 디코딩하여 셀 어레이 블럭의 워드라인 중에서 하나를 선택하는 로오 디코딩 동작이 이루어진다. 이때 선택된 워드라인에 연결되어 있는 셀들의 데이타가 비트라인(BL,/BL)으로 실리게 되면, 비트라인 감지 증폭기의 동작시점을 알리는 신호가 인에이블 됨으로써 감지 증폭기용 구동전압 발생기가 동작한다. 상기 감지 증폭기용 구동전압 발생기로부터 출력된 구동전압(VRTO)이 바이어스 전위(rto./s)로 실리게 되면 감지 증폭기가 동작하여 비트라인에 실린 미세한 신호의 데이타를 전원전압(Vcc) 및 접지전압(Vss)으로 증폭하게 된다.
그런데, 비트라인 감지 증폭기에서 센싱이 시작될때, 감지 증폭기용 구동전압(VRTO)이 인에이블되면서 감지 증폭기용 구동전압 드라이버(driver)는 비트라인에 실린 데이타를 감지·증폭하기 위해서는 제1도의 시뮬레이션과 같이 초기 10~20ns동안 약 50~70mA정도의 전류를 흘 리게 되고 센싱이 끝난 후에는 거의 전류를 소비하지 않는다. 이러한 센싱 초기의 전류는 일반적인 차동증폭 회로를 가진 전압 발생기의 경우 초기전류 증가분을 따르지 못하고 결국 구동전압(VRTO) 레벨이 낮아지는 결과를 보인다.
제2도는 종래의 감지 증폭기용 구동전압 발생기의 회로도로서, 외부 전압(VEXT) 및 노드(N2) 사이에 접속되며 게이트에 감지 증폭기의 동작시점을 알리는 신호(VRTO-en)가 인가되는 PMOS트랜지스터(Q3)와, 외부전압(VEXT) 및 노드(N2,N3) 사이에 접속되며 게이트가 공통으로 상기 노드(N3)에 연결된 PMOS트랜지스터(Q1,Q2)와, 상기 노드(N2) 및 노드(N4)사이에 접속되며 게이트에 기준전압(Vr)이 인가되는 NMOS트랜지스터(Q4)와, 상기 노드(N3) 및 노드(N4) 사이에 접속되며 게이트에 노드(N5)가 연결된 NMOS트랜지스터(Q5)와, 상기 노드(N4) 및 접지전압(Vss) 사이에 접속되며 게이트에 감지 증폭기의 동작을 알리는 신호(VRTO-EN)가 인가되는 NMOS트랜지스터(Q6)로 구성된다. 상기 PMOS트랜지스터(Q1 ~ Q3)는 각각 상기 NMOS트랜지스터(Q4,Q5)와 부하저항의 기능을 한다.
상기 NMOS트랜지스터(Q4)는 자신의 게이트쪽으로 인가되는 기준전압(Vr)에 의하여 상기 노드(N2)로 부터 노드(N4)쪽으로 흐르는 전류량을 제어한다. 그리고 상기 NMOS트랜지스터(Q5)도 자신의 게이트쪽으로 인가되는 상기 노드(N5)의 전압신호의 크기에 따라 상기 노드(N3)으로 부터 상기 노드(N4)쪽으로 흐르는 전류량을 제어한다.
따라서 상기 NMOS트랜지스터(Q4,Q5)의 게이트에 각각 공급되는 기준전압(Vr) 및 노드(N5)의 전압신호의 대소에 따라 상기 노드(N2,N3)에서 발생되는 전압신호는 서로 상반된 크기를 갖게 된다.
실제로, 상기 기준전압(Vr)에 비하여 상기 노드(N5)의 전압신호가 큰 경우, 상기 노드(N2)에서 발생되는 전압신호는 상기 노드(N3)에서 발생되는 전압신호보다 큰 전압레벨을 갖게된다. 반대로, 상기 기준전압(Vr)에 비하여 상기 노드(N5)의 전압신호가 작은 경우, 상기 노드(N2)에서 발생되는 전압신호는 상기 노드(N3)에서 발생되는 전압신호보다 작은 전압레벨을 갖게된다. 그리고 상기 노드(N2)에서 발생되는 전압신호와 상기 노드(N3)에서 발생되는 전압신호의 크기는 기준전압(Vr) 및 노드(N5)의 전압신호 간의 차에 비례한다.
상기 노드(N4) 및 접지전압(Vss)의 사이에 접속된 NMOS트랜지스터(Q6)는 상기 노드(N1)로 부터 자신의 게이트에 인가되는 감지 증폭기의 동작시점을 알리는 신호(VRTO-EN)에 의하여 상기 NMOS트랜지스터(Q4,Q5)를 경유하여 흐르는 총 전류량을 일정하게 유지시킨다.
결과적으로, 상기 NMOS트랜지스터(Q6)는 정전류원의 기능을 한다.
그리고 상기 PMOS트랜지스터(Q1~Q3) 및 NMOS트랜지스터(Q4~Q6)에 의하여 구성된 전압 증폭기는 차동증폭기로 구현된다.
상기 외부전압(VEXT) 및 노드(N5) 사이에 접속되며 게이트에 상기 노드(N2)가 연결된 PMOS트랜지스터(Q7)는 상기 노드(N2)의 전압신호 크기에 따라 상기 외부전압(VEXT)으로 부터 상기 노드(N5)쪽으로 흐르는 전류량을 제어한다. 그리고 전원전압(Vcc) 및 상기 노드(N5) 사이에 접속된 PMOS트랜지스터(Q8)는 자신의 게이트로 인가되는 감지 증폭기의 동작신호(VRTO-EN)에 의해 상기 전원전압(Vcc)으로 부터 상기 노드(N5)쪽으로 흐르는 전류량을 제어한다.
상기와 같은 차동 증폭기의 구조를 이루는 종래의 감지 증폭기 구동전압 발생기는 비트라인에 실린 미세한 데이타를 센싱할때 감지 증폭기에서 소비되는 상기 제1도에서와 같은 초기전류 증가분을 따라가지 못하여, 결국 제3도의 시뮬레이션 결과처럼 감지 증폭기 구동전압(VRTO) 레벨이 낮아지는 결과를 보인다. 이로인해 비트라인(BL,/BL)의 데이타를 센싱하는데에 있어 딜레이(delay)가 커져서 회로 전체에 동작의 지연을 초래하는 문제점이 발생한다.
따라서 본 발명에서는 감지 증폭기가 비트라인에 실린 데이타를 센싱할때 초기에 많은 전류를 필요로 하는 시간 동안에는 외부전압(VEXT)으로 하여금 감지 증폭기를 구동하도록 한 감지 증폭기용 구동전압 발생기를 제공하는데에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명의 감지 증폭기용 구동전압 발생기는 감지 증폭기 구동 인에이블 신호를 입력하는 입력단자와,
상기 입력단자로부터 입력된 입력신호를 일정시간 지연시키고, 이 지연된 펄스폭 만큼의 펄스 신호를 반전하여 출력하는 에지신호 발생수단과,
기준전압과 감지 증폭기 구동전위를 비교하여 차동 증폭한 신호를 제1출력단자로 출력하기 위한 차동 증폭수단과,
상기 입력단자로 부터의 입력신호에 의해 제어되어 외부전압을 상기 제1출력단자로 공급해 주는 제1 스위치 수단과,
상기 에지신호 발생수단으로 부터의 펄스 신호에 의해 제어되어 접지전압을 상기 제1 출력단자로 전달하는 제2 스위치 수단과,
상기 제1 출력단자로 부터의 출력 신호에 의해 제어되어 외부전압을 제2 출력단자로 전달하는 제3 스위치 수단과,
상기 입력 단자로 부터의 입력된 신호에 제어되어 상기 제2 출력단자로 전원전압을 공급해 주기 위한 제4 스위치 수단을 구현하였다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.
제4도는 본 발명에 따른 감지 증폭기용 구동전압 발생기의 회로도이다.
먼저, 상기 감지 증폭기용 구동전압 발생기는 감지 증폭기 구동 인에이블 신호(VRTO-EN)를 입력하는 입력라인과,
상기 입력라인에 직렬 접속된 3개의 인버터(G1~G3)로 이루어진 지연라인과,
상기 지연라인에 의하여 지연된 입력신호와 상기 입력라인으로 부터의 입력신호를 NAND연산하는 NAND게이트(G4)와,
상기 NAND게이트(G4)로 부터의 출력된 신호를 반전시키는 인버터(G5)로 구성된 에지신호 발생부(10)를 구비한다.
상기 지연라인은 상기 3개의 인버터(G1~G3)의 전파지연시간의 합에 해당하는 일정한 시간만큼의 입력신호를 지연시킨다. 실제로, 상기 지연라인은 상기 입력라인에 공급되는 입력신호를 일정시간만큼 지연시켜 이 지연된 펄스 신호의 펄스폭 만큼의 펄스 신호를 상기 NAND게이트(G4)에 공급한다.
상기 NAND게이트(G4)는 상기 입력신호의 펄스폭중 상기 지연라인의 지연된 펄스 폭만큼의 펄스를 '로우' 논리의 펄스신호로 발생한다. 그리고 상기 NAND게이트(G4)로부터 출력된 펄스신호는 상기 인버터(G5)에 의해 반전되어 상기 지연라인의 지연된 펄스 폭만큼의 펄스를 '하이' 논리의 펄스신호로 노드(N8)로 출력하게 된다.
상기 입력단자로부터 공급되는 입력신호에 의해 제어되며 외부전압(VEXT) 및 상기 노드(N2) 사이에 접속된 PMOS트랜지스터(Q3)와,
상기 에지신호 발생부(10)로부터 출력된 펄스신호에 의해 제어되며 상기 노드(N2) 및 접지전압(Vss) 사이에 접속된 NMOS트랜지스터(Q9)와,
상기 외부전압(VEXT) 및 노드(N2,N3) 사이에 접속되며 게이트가 공통으로 상기 노드(N3)에 연결된 PMOS트랜지스터(Q1,Q2)와,
상기 노드(N2) 및 노스(N4) 사이에 접속되며 게이트에 기준전압(Vr)이 인가되는 NMOS트랜지스터(Q4)와,
상기 노드(N3) 및 노드(N4) 사이에 접속되며 게이트에 노드(N5)가 연결된 NMOS트랜지스터(Q5)와,
상기 노드(N4) 및 접지전압(Vss) 사이에 접속되며 게이트에 감지 증폭기의 동작을 알리는 신호(VRTO_EN)가 인가되는 NMOS트랜지스터(Q6)와,
상기 외부전압(VEXT) 및 노드(N5) 사이에 접속되며 게이트가 상기 노드(N2)에 연결된 PMOS트랜지스터(Q7)와,
전원전압(Vcc) 및 상기 노드(N5) 사이에 접속되며 게이트에 상기 입력단자로 부터의 입력신호가 인가되는 PMOS트랜지스터(Q8)와,
상기 노드(N5)로부터의 펄스신호를 출력하는 출력단자를 구비한다.
상기 입력단자로 감지 증폭기의 동작을 알리는 신호(VRTO_EN)가 입력되면 상기 에지신호 발생부(10)의 지연라인(G1~G3)에 의해 지연된 펄스 폭만큼의 펄스를 '하이' 논리의 펄스신호로 상기 노드(N8)로 출력하게 된다. 상기 노드(N8)가 '하이'로 전이되는 동안 상기 NMOS트랜지스터(Q9)가 턴-온되어 상기 노드(N2)의 전위를 '로우'로 만들고 상기 PMOS트랜지스터(Q7)를 턴-온시키게 된다.
따라서 감지 증폭기가 센싱될때, 즉 감지 증폭기 구동신호(VRTO_EN)가 인에이블될때 상기 제1도와 같이 초기에 많은 전류를 필요로 하는 시간동안에는 외부전압(VEXT)이 상기 PMOS트랜지스터(Q7)를 통하여 곧바로 출력단자로 공급됨으로써, 구동전압(VRTO)을 드라이브하도록 해준다. 이때 상기 외부전압(VEXT)은 내부전압(Vint)보다 크므로, 상기 출력단자로 부터의 구동전압(VRTO)이 전압강하되는 것을 감쇄시켜주고, 또한 큰 전류를 드라이브하는 능력을 갖는다.
그리고, 센싱 인에이블 신호(VRTO_EN)와 동기되어 바로 외부전압(VEXT)이 구동전압(VRTO)을 드라이브하므로, 종래의 차동 증폭 회로를 가진 감지 증폭기용 구동전압 발생기보다 빠른 응답속도를 가지며 많은 전류를 필요로 하는 시간동안 드라이브하도록 상기 에지신호 발생부(10)의 펄스 폭을 가변할 수 있다.
상기 본 발명에 의한 상기 에지신호 발생부(10)는 센싱 초기에 많은 전류를 필요로 하는 시간(본 발명의 실시예에서는15ns)동안에만 '하이'의 펄스신호를 만들어내어 외부전압(VEXT)으로 하여금 구동전압(VRTO)을 드라이브하도록 하였다.
상기 본 발명의 다른 실시예로서, 상기 에지신호 발생부(10)로 부터 '로우' 펄스신호를 출력하여 PMOS트랜지스터로 입력되도록 함으로써, 외부전압(VEXT)으로 하여금 필요한 동작 시간에 구동전압(VRTO)을 드라이브할 수 있다.
제5도는 본 발명의 실시예에 의한 시뮬레이션의 결과를 나타낸 그래프도이다.
상기 시뮬레이션에서도 볼수 있듯이 구동전압(VRTO) 레벨이 상기 제3도의 종래의 구동전압(VRTO) 레벨보다 변화가 적음을 알수 있다(0.1V이내의 범위).
따라서 감지 증폭기 바이어스 전위(RTO,/S)의 전압차이가 빨리 커짐으로 인하여 센싱속도도 빨라짐을 알수 있다.
이상에서 설명한 본 발명의 감지 증폭기용 구등전압 발생기를 반도체 기억장치의 내부에 구현하게 되면, 센싱 초기에 많은 전류를 필요로 하는 시간동안에는 외부전압(VEXT)으로 하여금 감지 증폭기를 구동하도록 함으로써, 감지 증폭기를 구동하는 구동전압 레벨을 안정시켜 센싱 속도를 향상시켰다.

Claims (5)

  1. 비트라인에 실린 데이타를 감지·증폭하는 감지 증폭기를 구동시키기 위한 구동전압 발생기에 있어서, 감지 증폭기 구동 인에이블 신호를 입력하는 입력단자와, 상기 입력단자로부터 입력된 입력신호를 일정시간 지연시키고, 이 지연된 펄스폭 만큼의 펄스 신호를 반전하여 출력하는 에지신호 발생수단과, 기준전압과 감지 증폭기 구동전위를 비교하여 차동 증폭한 신호를 제1 출력단자로 출력하기 위한 차동 증폭수단과, 상기 입력단자로 부터와 입력신호에 의해 제어되어 외부전압을 상기 제1출력단자로 공급해 주는 제1 스위치 수단과, 상기 에지신호 발생수단으로 부터의 펄스 신호에 의해 제어되어 접지전압을 상기 제1 출력단자로 전달하는 제2 스위치 수단과, 상기 제1출력단자로 부터의 출력 신호에 의해 제어되어 외부전압을 제2 출력단자로 전달하는 제3 스위치 수단과, 상기 입력 단자로 부터의 입력된 신호에 제어되어 상기 제2 출력단자로 전원전압을 공급해 주기 위한 제4 스위치 수단을 구비하는 것을 특징으로 하는 감지 증폭기용 구동전압 발생기.
  2. 제1항에 있어서, 상기 제1 내지 제4 스위치 수단이 MOS 트랜지스터로 구성된 것을 특징으로 하는 감지 증폭기용 구동전압 발생기.
  3. 제1항에 있어서, 상기 제1 스위치 수단은 PMOS 트랜지스터이고, 상기 제2 스위치 수단은 NMOS 트랜지스터이고, 상기 제3 스위치 수단은 PMOS 트랜지스터이고, 상기 제4 스위치 수단은 PMOS 트랜지스터인 것을 특징으로 하는 감지 증폭기용 구동전압 발생기.
  4. 제1항에 있어서, 상기 에지신호 발생수단은 홀수개로 이루어진 지연체인으로 구성되고, 이 지연체인에 의해 지연된 펄스신호 만큼을 반전하여 출력하는 것을 특징으로 하는 감지 증폭기용 구동전압 발생기.
  5. 제1항에 있어서, 상기 에지신호 발생수단은, 상기 입력라인에 직렬 접속된 3개의 인버터로 이루어진 지연라인과, 상기 지연라인에 의하여 지연된 입력신호와 상기 입력라인으로 부터의 입력신호를 NAND연산하는 NAND게이트와, 상기 NAND게이트(G4)로 부터의 출력된 신호를 반전시키는 인버터로 구성된 것을 특징으로 하는 감지 증폭기 구동전압 발생기.
KR1019950006319A 1995-03-24 1995-03-24 감지 증폭기용 구동전압 발생기 KR0146171B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006319A KR0146171B1 (ko) 1995-03-24 1995-03-24 감지 증폭기용 구동전압 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006319A KR0146171B1 (ko) 1995-03-24 1995-03-24 감지 증폭기용 구동전압 발생기

Publications (2)

Publication Number Publication Date
KR960035638A KR960035638A (ko) 1996-10-24
KR0146171B1 true KR0146171B1 (ko) 1998-11-02

Family

ID=19410482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006319A KR0146171B1 (ko) 1995-03-24 1995-03-24 감지 증폭기용 구동전압 발생기

Country Status (1)

Country Link
KR (1) KR0146171B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422820B1 (ko) * 1997-06-30 2004-05-24 주식회사 하이닉스반도체 반도체 메모리 소자의 감지 증폭기

Also Published As

Publication number Publication date
KR960035638A (ko) 1996-10-24

Similar Documents

Publication Publication Date Title
US5684750A (en) Semiconductor memory device with a sense amplifier including two types of amplifiers
US7038962B2 (en) Semiconductor integrated circuit
EP0639000B1 (en) Flip-flop type amplifier circuit
KR100303735B1 (ko) 메모리회로
US5949721A (en) Data output related circuit which is suitable for semiconductor memory device for high -speed operation
JPH06349274A (ja) 半導体集積回路のデータ入出力線センシング回路
KR960000894B1 (ko) 반도체 메모리 장치의 전원전압 감지회로
KR950005171B1 (ko) 전류 미러 증폭회로 및 그의 구동 방법
US5729499A (en) Sense amplifier and reading circuit with sense amplifier
US5646892A (en) Data reading circuit
JP3357634B2 (ja) 構成可能なハーフ・ラッチによる高速シングルエンド・センシング
JP3032966B2 (ja) 基準クロック発生回路
KR0146171B1 (ko) 감지 증폭기용 구동전압 발생기
KR100313603B1 (ko) 반도체 메모리의 센스앰프 제어회로
JP4017250B2 (ja) 安定したデータラッチ動作のためのｓｒａｍ及びその駆動方法
JP3016757B2 (ja) アドレス遷移検出回路
KR100762866B1 (ko) 센스 앰프의 이중 전원공급회로
KR100301820B1 (ko) 센스 앰프
KR100207497B1 (ko) 반도체장치의 신호 발생회로
KR20040078256A (ko) 반도체 메모리 장치의 메인 데이타 출력 드라이버
KR100190761B1 (ko) 비트라인 감지 증폭기
KR100365432B1 (ko) 센스 앰프 구동 신호 발생기
KR100228532B1 (ko) 스태틱램의 센스앰프회로
JP3366457B2 (ja) 半導体記憶装置のデータ読み出し方法及び半導体記憶装置
KR0142966B1 (ko) 센스 앰프

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100423

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee