KR890016391A - 개량된 입·출력 인터페이스 회로를 구비한 반도체 집적 회로장치 - Google Patents

개량된 입·출력 인터페이스 회로를 구비한 반도체 집적 회로장치 Download PDF

Info

Publication number
KR890016391A
KR890016391A KR1019890004634A KR890004634A KR890016391A KR 890016391 A KR890016391 A KR 890016391A KR 1019890004634 A KR1019890004634 A KR 1019890004634A KR 890004634 A KR890004634 A KR 890004634A KR 890016391 A KR890016391 A KR 890016391A
Authority
KR
South Korea
Prior art keywords
signal
input
semiconductor integrated
integrated circuit
external terminal
Prior art date
Application number
KR1019890004634A
Other languages
English (en)
Other versions
KR930000894B1 (en
Inventor
쇼오지 마쓰시다
마사하루 기무라
Original Assignee
야마모도 다꾸마
후지쓰 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시기가이샤 filed Critical 야마모도 다꾸마
Publication of KR890016391A publication Critical patent/KR890016391A/ko
Application granted granted Critical
Publication of KR930000894B1 publication Critical patent/KR930000894B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522—Test of Sequential circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음

Description

개량된 입·출력 인터페이스 회로를 구비한 반도체 집적 회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 원리를 나타낸 블록도, 제4도는 LSI칩의 전체 구조의 개략도, 제5도는 본 발명의 제 1 바람직한 실시예의 회로도, 제6도는 제5도 회로의 각 부분에서 얻어지는 파형도, 제7도는 본 발명의 제 2 바람직한 실시예의 회로도.

Claims (21)

  1. 외부단자 ; 제 1 신호를 소정 논리동작에 부치고 제 2 신호를 출력하기 위한 내부논리수단; 및 상기 내부논리수단에 접속되어, 상기 외부단자를 통하여 입력신호를 수신하고 상기 내부논리수단에 상기 제 1 신호로서 상기 입력신호를 공급하며 상기 내부논리수단으로 부터 공급된 상기 제 2 신호를 상기 외부단자에 출력하기 위한 입·출력 인터페이스 수단으로 구성되며, 상기 입·출력 인터페이스 수단은 ; 상기 외부단자에 접속되어, 상기 입력신호를 수신하고 상기내부논리수단에 상기 제 1 신호와 동일한 것을 공급하기 위한 입력수단 ; 상기 입력수단과 상기 내부논리수단에 접속되어상기 입력수단으로부터 공급된 상기 제 1 신호 또는 상기 내부논리수단으로부터 공급된 상기 제 2 신호중 하나를 선택하기 위한 선택수단 ; 및 상기 외부단자에 접속되어,상기 제1 및 제 2 신호중 선택된 일신호를 상기 외부단자에 출력하기위한 출력수단으로 구성되며, 상기 입력수단, 선택수단 및 출력수단에 의해 루프회로가 형성되고, 상기 루프회로는 논리적으로 기수개의 반전기를 포함하는 것을 특징으로 하는 반도체 집적회로장치.
  2. 제1항에 있어서, 상기 입력수단은 상기 출력수단과 작용적으로 분리되어 있는 것을 특징으로 하는 반도체 집적회로장치.
  3. 제1항에 있어서, 상기 입력수단, 선택수단 및 출력수단중 하나에 구비되는 것을 특징으로 하는 반도체 집적회로장치.
  4. 제3항에 있어서, 상기 반전기 수단은 반전된 제 1 신호를 발생하기 위하여 상기 입력수단으로부터 공급된 상기 제 1 신호를 반전시키고, 상기 반전된 제 1 신호는 상기 선택수단에 공급되는 것을 특징으로 하는 반도체 집적회로장치.
  5. 제3항에 있어서, 상기 반전기 수단은 상기 출력수단에 포함되는 것을 특징으로 하는 반도체 집적회로장치.
  6. 제3항에 있어서, 상기 반전기 수단은 상기 외부단자에 접속되며, 전계 효과 트랜지스터로 구성되는 것을특징으로 하는 반도체 집적회로장치.
  7. 제6항에 있어서, 상기 전계 효과 트랜지스터는 오픈 콜렉터형 전계 효과 트랜지스터인 것을 특징으로 하는 반도체 집적 회로장치.
  8. 제1항에 있어서, 상기 입력수단은 상기 입력신호를 래치하기 위한 제 1 래치수단으로 구성되며, 상기 출력수단은 상기 제1 및 제 2 신호중 선택된 하나를 래치하기 위한 제 2 래치수단으로 구성되며, 상기 제 1 래치수단은 제 1클록신호와 동기하여 상기 입력신호를 래치하며, 상기 제 2 래치수단은 상기 제 1 클록신호의 타이밍과 다른 타이밍으로변환하는 제 2 클록신호와 동기하여 상기 선택된 신호를 래치하는 것을 특징으로 하는 반도체 집적회로장치.
  9. 제1항에 있어서, 상기 입력수단은 상기 입력신호를 버퍼링하기 위한 버퍼수단으로 구성되며 상기 내부논리수단과 비동기로 동작되는 것을 특징으로 하는 반도체 집적회로장치.
  10. 제1항에 있어서, 상기 루프회로는 상기 선택수단에 접속되는 제 1 플립플롭과 상기 제 1 플립플롭이 접속되는 반전단자를 갖는 제 2 플립플롭으로 구성되며, 상기 제1 및 제 2 플립플롭은 상기 선택수단과 상기 외부단자 사이에구비되는 것을 특징으로 하는 반도체 집적회로장치.
  11. 제10항에 있어서, 상기 제 1 플립플롭은 제 1 클록신호와 동기하여 동작하며, 상기 제 2 플립플롭은 상기제 1 클록신호의 타이밍과 다른 타이밍으로 변화하는 제 2 클록신호와 동기하여 동작하는 것을 특징으로 하는 반도체 집적회로장치.
  12. 제1항에 있어서, 상기 입력수단은 제 1 클록신호와 동기하여 상기 입력신호를 래치하기 위한 제 1 래치수단 및 상기 제 1 클록신호의 타이밍과 다른 타이밍으로 변화하는 제 2 클록신호와 동기하여 상기 제 1 래치수단으로부터 공급된 상기 입력신호를 래치하기 위한 제 2 래치수단으로 구성되는 것을 특징으로 하는 반도체 집적회로장치.
  13. 제1항에 있어서, 상기 출력수단은 상기 입력수단이 테스트될 때 오픈상태로 유지되는 3상태 버퍼로 구성되는 것을 특징으로 하는 반도체 집적회로장치.
  14. 제13항에 있어서, 상기 출력수단은 상기 입력수단이 테스트될 때 오픈 및 클로즈드 상태로 교호로 유지되는 3상태 버퍼로 구성되는 것을 특징으로 하는 반도체 집적회로장치.
  15. 제14항에 있어서, 상기 3상태 버퍼가 클로즈드 상태로 절환될 때 상기 외부단자에 제 1 소정전압이 인가되고, 그리고 상기 3상태 버퍼가 다음번 클로즈드 상태로 절환될때 상기 외부단자에 제 2 소정전압이 인가되는 것을 특징으로 하는 반도체 집적회로장치.
  16. 제15항에 있어서, 상기 입력수단은 인가되는 전압이 상위 드레시홀드 전압과 동일하거나 더 클 때 제 1상태로 절환되고, 인가되는 전압이 하위 그레시홀드 전압보다 약간 더 작게 설정되는 것을 특징으로 하는 반도체 집적회로장치.
  17. 외부단자 ; 제 1 신호를 소정 논리동작에 부치고 제 2 신로를 출력하기 위해 내부논리수단 ; 및 상기 내부논리수단에 접속되어, 상기 외부단자를 통하여 입력신호를 수신하고 상기 내부논리수단에 상기 제 1 신호로서 상기 입력신호를 공급하며 상기 내부논리수단으로 부터 공급되는 상기 제 2 신호를 상기 외부단자에 출력하기 위한 입·출력 인터페이스 수단으로 구성되며, 상기 입·출력 인터페이스 수단은 : 상기 외부단자에 접속되어 상기 입력신호를 수신하고상기 제 1 신호와 동일한 것을 상기 내부논리수단에 공급하기 위한 입력수단 ; 및 상기 입력수단과 상기 외부단자에 접속되어, 상기 입력수단으로부터 공급되는 상기 제 1 신호를 소정시간에 상기 외부단자로 출력하기 위한 수단으로 구성되며, 상기 입력회로와 상기 출력회로에 의해 루프회로가 형성되며, 상기 루프회로는 기수개의 반전기를 필연적으로 포함하는것을 특징으로 하는 반도체 집적회로장치.
  18. 제17항에 있어서, 상기 수단은 기수개의 반전기를 논리적으로 포함하는 상기 루프회로를 형성하기 위해상기 입력수단으로부터 공급되는 상기 제 1 신로를 반전 시키기 위한 반전기 수단을 구비하는 것을 특징으로 하는 반도체집적회로장치.
  19. 제17항에 있어서, 상기 수단은 외부단자에 접속되는 트랜지스터 수단과 상기 소정시간에 상기 트랜지스터수단을 구동하기 위한 게이트 수단을 구비하는 것을 특징으로 하는 반도체 집적회로장치.
  20. 제19항에 있어서, 상기 트랜지스터 수단은 드레인, 소오스 및 게이트를 갖춘 P채널 MOS 트랜지스터와, 드레인, 소오스 및 게이트를 갖춘 N채널 MOS 트랜지스터를 구비하며, 상기 P채널 MOS 트랜지스터의 소오스와 드레인은 각각 포지티브 전원과 N채널 MOS트랜지스터의 드레인에 접속되어, P 및 N채널 MOS트랜지스터의 드레인은 상기 외부단자에 접속되며, 상기 N채널 MOS트랜지스터의 소오스는 네가티브 전원에 접속되고, 상기 게이트 수단은 제1 및 제2반전기, NAND 게이트 및 NOR 게이트를 구비하며, 상기 제 1 신호를 상기 NAND 게이트에 그리고 상기 제 1 반전기를 통하여 상기 NOR 게이트에 공급되며, 상기 제어신호는 상기NAND 게이트에 그리고 상기 제 2 반전기를 통하여 상기 NOR 게이트에 공급되고, 상기 NAND 게이트는 상기 P채널 MOS 트랜지스터의 게이트에 접속되고, 상기 NOR 게이트는 상기 N채널 MOS 트랜지스터의 게이트에 접속되는 것을 특징으로 하는 반도체 집적회로장치.
  21. 제17항에 있어서, 상기 입력수단은 상기 입력신호를 버퍼링하기 위한 버퍼수단, 상기 클록신호와 동기하여 상기 버퍼수단으로부터 공급된 상기 입력신호를 래치하기 위한 제 1 래치수단, 및 상기 제 1 클록신호의 타이밍과 다른 타이밍으로 변화하는 제 2 클록신호와 동기하여 상기 제 1 래치수단으로부터 공급되는 상기 입력신호를 래치하기 위한제 2 래치수단을 구비하는 것을 특징으로 하는 반도체 집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8904634A 1988-04-08 1989-04-08 Semiconductor integrated circuit device having improved input/output interface circuit KR930000894B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-86871 1988-04-08
JP63086871A JPH01259274A (ja) 1988-04-08 1988-04-08 集積回路の試験方式

Publications (2)

Publication Number Publication Date
KR890016391A true KR890016391A (ko) 1989-11-29
KR930000894B1 KR930000894B1 (en) 1993-02-11

Family

ID=13898887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8904634A KR930000894B1 (en) 1988-04-08 1989-04-08 Semiconductor integrated circuit device having improved input/output interface circuit

Country Status (5)

Country Link
US (1) US4970410A (ko)
EP (1) EP0336444B1 (ko)
JP (1) JPH01259274A (ko)
KR (1) KR930000894B1 (ko)
DE (1) DE68921086T2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2566005B2 (ja) * 1989-03-03 1996-12-25 株式会社東芝 入力切換装置
FR2660071B1 (fr) * 1990-03-23 1992-07-24 Alcatel Radiotelephone Systeme de test d'un circuit imprime pourvu de circuits integres et application de ce systeme au test d'un tel circuit imprime.
US5079442A (en) * 1990-03-28 1992-01-07 Advanced Micro Devices, Inc. Apparatus adaptable for use as a replacement output driver in a signal generating circuit
US5498976A (en) * 1990-10-26 1996-03-12 Acer Incorporated Parallel buffer/driver configuration between data sending terminal and data receiving terminal
JP2563679B2 (ja) * 1991-01-24 1996-12-11 シャープ株式会社 双方向入出力信号分離回路
US5159278A (en) * 1991-04-02 1992-10-27 Vlsi Technology, Inc. State machine architecture providing increased resolution of output timing
GB9111179D0 (en) * 1991-05-23 1991-07-17 Motorola Gmbh An implementation of the ieee 1149.1 boundary-scan architecture
US5369645A (en) * 1991-07-02 1994-11-29 Hewlett-Packard Company Testing integrated circuit pad input and output structures
US5182467A (en) * 1991-08-22 1993-01-26 Triquint Semiconductor, Inc. High performance multiplexer for improving bit error rate
US5883850A (en) * 1991-09-03 1999-03-16 Altera Corporation Programmable logic array integrated circuits
US5436575A (en) * 1991-09-03 1995-07-25 Altera Corporation Programmable logic array integrated circuits
US5311081A (en) * 1992-04-01 1994-05-10 Digital Equipment Corporation Data bus using open drain drivers and differential receivers together with distributed termination impedances
JPH0756660A (ja) * 1993-08-13 1995-03-03 Fujitsu Ltd バス回路における消費電力削減制御方法および回路
JP2671817B2 (ja) * 1994-08-26 1997-11-05 日本電気株式会社 半導体集積回路の検査方法
US5970255A (en) 1995-10-16 1999-10-19 Altera Corporation System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly
US6058443A (en) * 1997-02-18 2000-05-02 Advanced Micro Devices, Inc. System for partitioning PC chipset functions into logic and port integrated circuits
US6271679B1 (en) 1999-03-24 2001-08-07 Altera Corporation I/O cell configuration for multiple I/O standards
US6836151B1 (en) * 1999-03-24 2004-12-28 Altera Corporation I/O cell configuration for multiple I/O standards
EP1139108B1 (en) * 2000-03-02 2006-03-22 Texas Instruments Incorporated Scan interface with TDM feature for permitting signal overlay
DE10353585B4 (de) * 2003-11-17 2005-09-15 Infineon Technologies Ag Unidirektionale Eingangsschaltanordnung, Halbleiterschaltung und Verfahren zur Prüfung einer Laufzeitverzögerung eines Eingangstreibers einer Halbleiterschaltung
DE10353586A1 (de) * 2003-11-17 2005-06-30 Infineon Technologies Ag Ein/Ausgangschaltanordnung für Halbleiterschaltungen und Verfahren zur Prüfung von Treiberschaltkreisen von Halbleiterschaltungen
GB2499699A (en) 2011-12-14 2013-08-28 Wolfson Ltd Digital data transmission involving the position of and duration of data pulses within transfer periods
US9341672B2 (en) * 2013-03-12 2016-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for interconnect test
US9500700B1 (en) * 2013-11-15 2016-11-22 Xilinx, Inc. Circuits for and methods of testing the operation of an input/output port
CN114859218B (zh) * 2022-03-16 2023-06-23 厦门智多晶科技有限公司 一种fpga芯片中查找表的检测电路及检测方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4124899A (en) * 1977-05-23 1978-11-07 Monolithic Memories, Inc. Programmable array logic circuit
JPS60192276A (ja) * 1984-03-13 1985-09-30 Toshiba Corp 論理ｌｓｉのテスト方式
US4684830A (en) * 1985-03-22 1987-08-04 Monolithic Memories, Inc. Output circuit for a programmable logic array
US4691161A (en) * 1985-06-13 1987-09-01 Raytheon Company Configurable logic gate array
US4763020B1 (en) * 1985-09-06 1997-07-08 Ricoh Kk Programmable logic device having plural programmable function cells
US4703484A (en) * 1985-12-19 1987-10-27 Harris Corporation Programmable integrated circuit fault detection apparatus
US4789951A (en) * 1986-05-16 1988-12-06 Advanced Micro Devices, Inc. Programmable array logic cell
EP0253914A1 (de) * 1986-07-23 1988-01-27 Deutsche ITT Industries GmbH Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen

Also Published As

Publication number Publication date
EP0336444A2 (en) 1989-10-11
EP0336444B1 (en) 1995-02-15
EP0336444A3 (en) 1991-01-30
DE68921086D1 (de) 1995-03-23
US4970410A (en) 1990-11-13
KR930000894B1 (en) 1993-02-11
JPH01259274A (ja) 1989-10-16
DE68921086T2 (de) 1995-10-12

Similar Documents

Publication Publication Date Title
KR890016391A (ko) 개량된 입·출력 인터페이스 회로를 구비한 반도체 집적 회로장치
US5880608A (en) Pulsed domino latches
KR100853649B1 (ko) 레벨 컨버팅 기능을 포함하는 클럭-게이티드 래치
KR101848042B1 (ko) 클록 게이티드 회로 및 그것을 포함하는 디지털 시스템
US20060114029A1 (en) Domino logic compatible scannable flip-flop
US5173626A (en) Flip-flop with scan path
US7245150B2 (en) Combined multiplex or/flop
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR950024305A (ko) 논리합성방법 및 반도체집적회로
KR870004578A (ko) 단일 클록 동적논리를 갖는 프로그램 가능한 논리배열
US6573775B2 (en) Integrated circuit flip-flops that utilize master and slave latched sense amplifiers
US5742192A (en) Circuit for generating a pulse signal to drive a pulse latch
KR950014550B1 (ko) 반도체집적회로
US9473121B1 (en) Scannable flip-flop and low power scan-shift mode operation in a data processing system
US6433603B1 (en) Pulse-based high speed flop circuit
KR870009387A (ko) 반도체 대규모 집적회로
US20170257080A1 (en) Low-area low clock-power flip-flop
JPH10190416A (ja) フリップフロップ回路
KR890012319A (ko) 반도체 집적 회로장치
KR900018786A (ko) 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로
JPH03192915A (ja) フリップフロップ
JP3789251B2 (ja) レジスタ回路及びラッチ回路
US11726141B2 (en) Flip-flop circuitry
KR850004180A (ko) 반도체 집적 장치
JP2569750B2 (ja) 同期型ドライバ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960210

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee