KR950024305A - 논리합성방법 및 반도체집적회로 - Google Patents

논리합성방법 및 반도체집적회로 Download PDF

Info

Publication number
KR950024305A
KR950024305A KR1019950000821A KR19950000821A KR950024305A KR 950024305 A KR950024305 A KR 950024305A KR 1019950000821 A KR1019950000821 A KR 1019950000821A KR 19950000821 A KR19950000821 A KR 19950000821A KR 950024305 A KR950024305 A KR 950024305A
Authority
KR
South Korea
Prior art keywords
voltage source
circuit
combination
register
signal
Prior art date
Application number
KR1019950000821A
Other languages
English (en)
Other versions
KR0181550B1 (ko
Inventor
가즈다께 오하라
Original Assignee
모리시다 요이치
마즈시다 덴기 산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 마즈시다 덴기 산교 가부시기가이샤 filed Critical 모리시다 요이치
Publication of KR950024305A publication Critical patent/KR950024305A/ko
Priority to KR1019980028555A priority Critical patent/KR0181549B1/ko
Priority to KR1019980028556A priority patent/KR0181548B1/ko
Priority to KR1019980028557A priority patent/KR0181547B1/ko
Application granted granted Critical
Publication of KR0181550B1 publication Critical patent/KR0181550B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 복수의 레지스터와 그 레지스터간에 위치하는 복수의 조합회로로 되는 반도체집적회로의 톱다운 설계에 있어서, 상기 반도체집적회로를 레지스터트랜스퍼레벨에서 논리합성하는 경우에, 크리티컬패스를 가지는 조합회로를 고전압원을 전압원으로 하여 구동하는 동시에, 크리티컬패스를 가지지 않는 다른 조합회로를 저전압원을 전압원으로서 구동하고, 상기 크리티컬패스를 가지는 조합회로의 전단에 위치하는 레지스터에 저전압의 신호를 고전압의 신호로 변환하는 레벨변환회로를 설치한다. 따라서, 크리티컬패스만을 고전압원으로 구동하는 경우에 비하여 레벨변환회로를 요하는 위치의 판단이 용이하고 또한 필요로 하는 레벨변환회로의 개수가 적어도 되고, 간단하고 용이하게 설계할 수 있다. 크리티컬패스를 가지는 조합회로의 전체가 고전압원으로 구동되므로 크리티컬패스만을 고전압으로 구동하는 경우에 비하여 소비전류는 증대하나, 크리티컬패스를 가지는 조합회로는 반도체집적회로 전체중에서 극히 소수이고, 다른 크리티컬패스를 가지지 않는 조합회로가 저전압원으로 구성되므로 반도체집적회로의 저소비전력화가 도모된다.

Description

논리합성방법 및 반도체집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 있어 반도체집적회로의 보구의 레지스터 및 복수의 조합회로의 접속관계를 표시하는 도면.

Claims (24)

  1. 복수의 레지스터와 상기 복수의 레지스터 간에 위치하는 복수의 조합회로로 되는 반도체집적회로를 논리셀의 접속정보에 의거하여 합성하는 논리합성방법에 있어서, 상기 어느건가의 조합회로의 신호전달지연시간이 설계상 지연상한치 이하의 경우에는 이 조합회로를 저전압원을 전압원으로하는 제1조합회로에 합성하는 동시에, 상기 어느건가의 조합회로의 신호전달지연시간이 설계상 지연상한치를 넘을 경우에는 이 조합회로를 고전압원을 전압원으로하는 제2조합회로에 합성하는 제1공정과, 상기 합성원 어느건가의 제1조합회로의 출력이 상기 합성된 제2조합회로에 입력된 형의 혼재 유무를 판단하고, 그 혼재가 있는 경우에는 그 제1조합회로를 제2조합회로에 재합성하는 제2공정과, 상기 각 레지스터가 상기 합성 또는 재합성된 제2조합회로에 신호를 출력하는 레지스터인가 아닌가를 판단하고, 어느건가의 레지스터가 그 레지스터인 경우에는 이 레지스터를 고전압원을 전압원으로하는 레지스터에 합성하고, 그 레지스터가 아닌 경우에는 이 레지스터를 저전압원을 전압원으로하는 레지스터에 합성하는 제3공정을 가지는 것을 특징으로 하는 논리합성방법.
  2. 제1항에 있어서, 제1공정은, 최초에, 제1조합회로 및 저전압원으로 구동되는 레지스터를 사용하여 상기 저전압원으로 구동되는 레지스터 및 상기 제1조합회로를 합친 신호전달지연시간을 개산하고, 계속하여, 상기 개산결과가 설계상 지연상한치 이하로 되는 제1조합회로가 있는 경우에는 그 제1조합회로를 제1조합회로에 합성하고, 상기 개산 결과가 설계상 지연상한치를 넘는 제1조합회로가 있는 경우에는 그 제1조합회로를 제2조합회로에 합성하는 공정인 것을 특징으로 하는 논리합성방법.
  3. 제1항에 있어서. 제1공정은, 최초에, 모든 조합회로를 제1조합회로를 사용하여 합성하고, 계속하여, 상기 조합회로의 신호전달지연시간이 설계상 지연상한치를 넘는가 아닌가를 판정하고, 설계상 지연상한치를 넘는 제1조합회로가 있는 경우에는 그 제1조합회로를 제2조합회로에 재합성하는 공정인 것을 특징으로 하는 논리합성방법.
  4. 제1항에 있어서, 제2공정은, 제1조합회로를 제2조합회로에 재합성한 결과, 새로이 어느건가의 제1조합회로의 출력이 상기 합성된 제2조합회로에 입력된 형의 혼재가 생겼는가 아닌가를 판단하고, 그 혼재가 생긴 경우에는 그 제1조합회로를 제2조합회로에 재합성하는 것을 반복하는 공정을 가지는 것을 특징으로 하는 논리합성방법.
  5. 제1항에 있어서, 복수의 레지스터 및 그 각 레지스터간에 위치하는 복수의 조합회로를 기술한 레지스터트랜스퍼레벨의 설계데이터를 입력하고, 제1공정에 있어 논리셀의 접속정보는 상기 입력한 레지스터트랜스퍼레벨의 설계데이터에서 생성되는 것을 특징으로 하는 논리합성방법.
  6. 제1항에 있어서, 논리셀의 접속정보를 기재한 네트리스트를 입력하고, 제1공정에 있어 논리셀의 접속정보는 상기 입력한 네트리스트에 기재된 논리셀의 접속정보에서 생성되는 것을 특징으로 하는 논리합성 방법.
  7. 제1항에 있어서, 논리셀의 접속정보를 표시한 스키매틱을 입력하고, 제1공정에 있어 논리셀의 접속정보는 상기 입력한 스키매틱에 표시된 논리셀의 접속정보에서 생성되는 것을 특징으로 하는 논리합성방법.
  8. 제5항, 제6항 또는 제7항에 있어서, 입력된 레지스터트랜스퍼레벨, 입력된 네트리스트, 또는 입력된 스키매틱에 의거하는 논리셀의 접속정보를 최적화하고, 상기 최적화된 논리셀의 접속정보를 제1공정에 있어 논리셀의 접속정보로서 사용하는 것을 특징으로 하는 논리합성방법.
  9. 제1항, 제2항, 제3항 또는 제4항에 있어서, 제3공정후, 각 레지스터의 타이밍을 검증하는 공정을 가지는 것을 특징으로 하는 논리합성방법.
  10. 복수의 레지스터 및 상기 각 레지스터간에 위치하는 복수의 조합회로를 가지는 반도체 집적회로에 있어서, 상기 복수의 조합회로중 일부의 조합회로는 저전압원을 전압원으로하는 제1조합회로로 되고, 상기 복수의 조합회로중 다른 조합회로는 고전압원을 전압원으로하는 제2조합회로로 되며, 상기 복수의 레지스터중 입력측에 제1조합회로가 위치하는 동시에 출력측에 제2조합회로가 위치하는 레지스터는 저전압원을 전압원으로하는 데이터일시기억부와, 고전압원을 전압원으로하여 상기 데이터일시기억부의 저전압출력신호를 고전압출력신호로 레벨변환하는 레벨변환회로를 가지는 레지스터에 의해 구성되는 것을 특징으로 하는 반도체집적회로.
  11. 제10항에 있어서, 복수의 레지스터중, 입력측 및 출력측에 각각 제1조합회로가 위치하는 레지스터 및 입력측에 제2조합회로가 위치하는 동시에 출력측에 제1조합회로가 위치하는 레지스터는 각각 저전압원을 전압원으로하여 레벨변환회로를 가지지 않는 레지스터에 의해 구성되고, 상기 복수의 레지스터중, 입력측 및 출력측에 각각 제2조합회로가 위치하는 레지스터는 저전압원을 전압원으로 하는 데이터일시기억부와, 고전압원을 전압원으로하여 상기 데이터일시기억부의 저전압의 츨력신호를 고전압의 출력신호로 레벨변환하는 레벨변환회로를 가지는 레지스터에 의해 구성되는 것을 특징으로 하는 반도체 집적 회로.
  12. 제10항 또는 제11항에 있어서, 저전압원을 전압원으로 하고 또한 각 레지스터에 클럭을 공급하는 클럭공급수단을 가지는 것을 특징으로 하는 반도체집적회로.
  13. 제10항에 있어서, 레벨변환회로를 가지는 레지스터는 플립플롭회로로 되고, 상기 플립플롭회로는, 저전압원을 전압원으로 하고 직렬접속된 마스터래치 및 슬레이브래치와, 고전압원을 전압원으로 하는 출력버퍼와, 상기 슬레이브래치와 상기 출력버퍼간에 개재되어 상기 슬레이브래치에서 입력한 저전압의 신호를 고전압의 신호로 레벨변환하여 상기 출력버퍼에 출력하는 레벨변환회로를 가지는 것을 특징으로 하는 반도체집적회로.
  14. 제11항에 있어서, 레벨변환회로를 가지지 않는 레지스터는 플립플롭회로로 되고, 상기 플립플롭회로는, 저전압원을 전압원으로 하고 직렬접속된 마스터래치 및 슬레이브래치와, 저전압원을 전압원으로 하고 상기 슬레이브래치에서의 출력신호를 입력하는 출력버퍼를 가지는 것을 특징으로 하는 반도체 집적 회로.
  15. 제10항에 있어서, 레벨변환회로를 가지는 레지스터는 래치회로로 되고, 상기 래치회로는, 저전압원을 전압원으로 하는 래치부와, 고전압원을 전압원으로 하는 출력버퍼와, 상기 래치부와 상기 출력버퍼간에 개재되고 상기 래치부에서 입력한 저전압의 신호를 고전압으로 레벨변환하여 상기 출력버퍼에 출력하는 레벨변환회로를 가지는 것을 특징으로 하는 반도체집적회로.
  16. 제11항에 있어서, 레벨변환회로를 가지지 않는 레지스터는 래치회로로 되고, 상기 래치회로는, 저전압원을 전압원으로 하는 래치부와, 저전압원을 전압원으로 하고 상기 래치부에서의 출력신호를 입력하는 출력버퍼를 가지는 것을 특징으로 하는 반도체집적회로.
  17. 제10항 또는 제11항에 있어서, 각 레지스터는 스캔테스트용플리플롭회로에 의해 구성되는 것을 특징으로 하는 반도체집적회로.
  18. 제17항에 있어서, 스캔테스트용플립플롭회로중, 레벨변환회로를 가지는 스캔테스트용플립플롭회로는, 저전압원을 전압원으로 하는 동시에 외부입력되는 제어신호에 의해 복수의 입력데이터중 어느 1개의 데이터를 선택하는 멀티플렉서와, 저전압원을 전압원으로 하고 상기 멀티플렉서에서의 신호를 입력하는 직렬접속된 마스터래치 및 슬레이브래치와, 고전압원을 전압원으로 하는 출력버퍼와, 상기 슬레이브래치와 상기 출력버퍼간에 개재되어 상기 슬레이브래치에서 입력한 저전압의 신호를 고전압의 신호로 레벨변환하여 상기 출력버퍼에 출력하는 레벨변환회로를 가지는 것을 특징으로 하는 반도체집적회로.
  19. 제17항에 있어서, 스캔테스트용플립플롭회로중, 레벨변환회로를 가지는 스캔테스트용플립플롭회로는, 저전압원을 전압원으로 하고 클럭에 의해 복수의 입력데이터중 어느 1개의 데이터를 선택하는 데이터입력선택회로와, 저전압원을 전압원으로 하고 상기 데이터 입력선택회로에서의 신호를 입력하는 직렬접속된 마스터래치 및 슬레이브래치와, 고전압원을 전압원으로 하는 출력버퍼와, 상기 슬레이브래치와 상기 츨력버퍼간에 개재되고 상기 슬레이브래치에서 입력한 저전압의 신호를 고전압의 신호로 레벨변환하여 상기 출력버퍼로 출력하는 레벨변환회로를 가지는 것을 특징으로 하는 반도체집적회로.
  20. 제13항, 제15항, 제18항 또는 제19항에 있어서, 레벨변환회로는, 2개의 P MOS 형 트랜지스터와, 2개의 N MOS 형 트랜지스터에 의해 구성되고, 한쪽의 P MOS 형 트랜지스터의 게이트는 다른쪽의 P MOS 형 트랜지스터의 드레인에 접속되고, 상기 한쪽의 P MOS 형 트랜지스터의 드레인은 상기 다른쪽의 P MOS 형 트랜지스터의 게이트에 접속되고, 상기 2개의 P MOS 형 트랜지스터의 소스는 고전압원에 접속되고, 상기 2개의 N MOS 형 트랜지스터는 그 양 게이트에 상보신호를 출력하는 슬레이브래치의 상기 상보신호가 입력되고, 그 각 드레인이 상기 2개의 P MOS 형 트래지스터의 각 드레인에 접속되고, 상기 2개의 N MOS 형 트랜지스터의 각 소스가 접지되고, 상기 2개의 N MOS 형 트랜지스터의 각 드레인의 전위를 신호로서 출력하는 것을 특징으로 하는 반도체집적회로.
  21. 제13항, 제15항, 제18항 또는 제19항에 있어서, 레벨변환회로는, 2개의 P MOS 형 트랜지스터와, 3개의 C MOS 형 인버터를 구비하고, 상기 각 C MOS 형 인버터는 직렬접속된 1개의 P MOS 형 트랜지스터 및 1개의 N MOS 트랜지스터로 되는 동시에, 상기 P MOS 형 및 N MOS 형의 양 트랜지스터의 양 게이트를 입력단자로 하고, 상기 P MOS 형 및 N MOS 형의 양 트랜지스터의 직렬접속부를 출력단자로 하는 것이고, 상기 2개의 C MOS 형 인버터의 입력단자에는 상보신호를 출력하는 슬레이브래치의 상기 상보신호가 입력되고, 상기 2개의 P MOS 형 트랜지스터는 그 양 드레인이 상기 양 C MOS 형 인버터의 P MOS 형 트랜지스터의 소스에 각각 접속되고, 그 각 소스는 고전압원에 접속되고, 상기 2개의 C MOS 형 인버터의 N MOS 형 트랜지스터의 소스는 접지되고, 상기 각 C MOS 형 인버터의 출력단자는 직렬접속되지 않는 측의 P MOS 형 트랜지스터의 게이트에 각각 접속되고, 상기 2개의 C MOS 형 인버터의 각 출력단자의 전위를 신호로서 출력하는 것을 특징으로 하는 반도체집적회로.
  22. 제10항 또는 제11항에 있어서, 저전압원 및 고전압원은 각각 외부에서 입력되는 것을 특징으로 하는 반도체집적회로.
  23. 제10항 또는 제11항에 있어서, 입출력패드의 배치 영역과, 내부코어부를 가지고, 상기 내부코어부에 복수의 레지스터와 복수의 조합회로가 배치되는 동시에 메모리셀부가 배치되는 것을 특징으로 하는 반도체집적회로.
  24. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950000821A 1994-01-19 1995-01-19 반도체 집적회로 설계방법 및 반도체 집접회로 KR0181550B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980028555A KR0181549B1 (ko) 1994-01-19 1998-07-15 반도체 집적회로의 설계방법
KR1019980028556A KR0181548B1 (ko) 1994-01-19 1998-07-15 레벨변환 기능을 갖는 레지스터 및 그것을 구비한 반도체 집적회로
KR1019980028557A KR0181547B1 (ko) 1994-01-19 1998-07-15 반도체 집적회로

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP402494 1994-01-19
JP94-004024 1994-01-19

Related Child Applications (3)

Application Number Title Priority Date Filing Date
KR1019980028556A Division KR0181548B1 (ko) 1994-01-19 1998-07-15 레벨변환 기능을 갖는 레지스터 및 그것을 구비한 반도체 집적회로
KR1019980028557A Division KR0181547B1 (ko) 1994-01-19 1998-07-15 반도체 집적회로
KR1019980028555A Division KR0181549B1 (ko) 1994-01-19 1998-07-15 반도체 집적회로의 설계방법

Publications (2)

Publication Number Publication Date
KR950024305A true KR950024305A (ko) 1995-08-21
KR0181550B1 KR0181550B1 (ko) 1999-04-15

Family

ID=11573400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000821A KR0181550B1 (ko) 1994-01-19 1995-01-19 반도체 집적회로 설계방법 및 반도체 집접회로

Country Status (5)

Country Link
US (3) US5517132A (ko)
EP (4) EP0664517B1 (ko)
KR (1) KR0181550B1 (ko)
CN (3) CN1099704C (ko)
DE (4) DE69526811T2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612892A (en) * 1993-12-16 1997-03-18 Intel Corporation Method and structure for improving power consumption on a component while maintaining high operating frequency
EP0664517B1 (en) 1994-01-19 2002-05-29 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit having two supply voltage levels
JP2776262B2 (ja) * 1994-08-18 1998-07-16 日本電気株式会社 論理回路合成方法及び装置
TW305958B (ko) * 1995-05-26 1997-05-21 Matsushita Electric Ind Co Ltd
US5963730A (en) * 1995-09-26 1999-10-05 Matsushita Electric Industrial Co., Ltd. Method for automating top-down design processing for the design of LSI functions and LSI mask layouts
US5815004A (en) * 1995-10-16 1998-09-29 Xilinx, Inc. Multi-buffered configurable logic block output lines in a field programmable gate array
US5923569A (en) 1995-10-17 1999-07-13 Matsushita Electric Industrial Co., Ltd. Method for designing layout of semiconductor integrated circuit semiconductor integrated circuit obtained by the same method and method for verifying timing thereof
US6750527B1 (en) * 1996-05-30 2004-06-15 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having a plurality of wells, test method of testing the semiconductor integrated circuit device, and test device which executes the test method
US5798938A (en) * 1996-07-02 1998-08-25 Hewlett-Packard Co. System and method for verification of a precharge critical path for a system of cascaded dynamic logic gates
JPH1063703A (ja) * 1996-08-26 1998-03-06 Toshiba Corp 低消費電力回路設計方法
US6151568A (en) * 1996-09-13 2000-11-21 Sente, Inc. Power estimation software system
JPH10163843A (ja) * 1996-12-04 1998-06-19 Toshiba Corp 組み合わせ論理回路及びその設計方法
US6269468B1 (en) 1999-03-02 2001-07-31 International Business Machines Corporation Split I/O circuit for performance optimization of digital circuits
AU2319600A (en) * 2000-01-27 2001-08-07 Hitachi Limited Semiconductor device
US6539534B1 (en) * 2000-08-25 2003-03-25 Xilinx, Inc. Apparatus and method for automatically generating circuit designs that meet user output requirements
US6792582B1 (en) * 2000-11-15 2004-09-14 International Business Machines Corporation Concurrent logical and physical construction of voltage islands for mixed supply voltage designs
JP2002190572A (ja) * 2000-12-20 2002-07-05 Fujitsu Ltd 半導体装置、レイアウトデータ設計装置、及び記録媒体
US6728939B2 (en) * 2001-01-08 2004-04-27 Siemens Aktiengesellschaft Method of circuit verification in digital design
JP4082653B2 (ja) * 2001-11-15 2008-04-30 松下電器産業株式会社 高位合成方法および高位合成装置
US7205684B2 (en) * 2002-11-18 2007-04-17 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for designing the same
US7111266B2 (en) * 2003-11-24 2006-09-19 International Business Machines Corp. Multiple voltage integrated circuit and design method therefor
US7089510B2 (en) * 2003-11-24 2006-08-08 International Business Machines Corp. Method and program product of level converter optimization
US7146471B2 (en) * 2003-12-31 2006-12-05 International Business Machines Corp. System and method for variable array architecture for memories
US9220180B2 (en) 2010-12-09 2015-12-22 Richard Anthony Dunn, JR. System and methods for scalable parallel data processing and process control
JPWO2012114400A1 (ja) 2011-02-21 2014-07-07 パナソニック株式会社 集積回路
JP5772492B2 (ja) 2011-10-21 2015-09-02 富士通株式会社 演算処理装置
CN102611431B (zh) * 2012-03-08 2014-12-24 无锡华大国奇科技有限公司 带组合逻辑通路的寄存器
JP6056632B2 (ja) 2013-04-22 2017-01-11 富士通株式会社 データ保持回路、及び、半導体集積回路装置
DE102019208983A1 (de) * 2019-06-19 2020-12-24 Robert Bosch Gmbh Speichervorrichtung zur Speicherung mindestens einer Information in einem bestimmten logischen Zustand
KR20210045075A (ko) 2019-10-16 2021-04-26 삼성전자주식회사 반도체 장치

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3950636A (en) 1974-01-16 1976-04-13 Signetics Corporation High speed multiplier logic circuit
US4080539A (en) * 1976-11-10 1978-03-21 Rca Corporation Level shift circuit
JPS57162838A (en) * 1981-03-31 1982-10-06 Fujitsu Ltd Emitter coupling type logical circuit
JPS59116790A (ja) * 1982-12-24 1984-07-05 シチズン時計株式会社 マトリクス型表示装置の駆動回路
US5245224A (en) * 1983-01-31 1993-09-14 Hitachi, Ltd. Level conversion circuitry for a semiconductor integrated circuit
JPH0795395B2 (ja) 1984-02-13 1995-10-11 株式会社日立製作所 半導体集積回路
ATE50895T1 (de) * 1984-11-02 1990-03-15 Advanced Micro Devices Inc Integrierte schaltungsvorrichtung, die eingangssignale annimmt und ausgangssignale erzeugt auf den hoehen verschiedener logischer scharen.
JPS62189739A (ja) * 1986-02-17 1987-08-19 Hitachi Ltd 半導体集積回路装置
US5187385A (en) * 1986-08-29 1993-02-16 Kabushiki Kaisha Toshiba Latch circuit including filter for metastable prevention
US5115408A (en) 1988-01-29 1992-05-19 Texas Instruments Incorporated High speed multiplier
US5175693A (en) * 1989-06-01 1992-12-29 Kabushiki Kaisha Toshiba Method of designing semiconductor integrated circuit device
US4978633A (en) * 1989-08-22 1990-12-18 Harris Corporation Hierarchical variable die size gate array architecture
US5541849A (en) 1990-04-06 1996-07-30 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters
US5218551A (en) * 1990-04-30 1993-06-08 International Business Machines Corporation Timing driven placement
JPH0496369A (ja) * 1990-08-13 1992-03-27 Kawasaki Steel Corp ゲートアレー型ｌｓｉ
JP3079515B2 (ja) * 1991-01-29 2000-08-21 株式会社東芝 ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路
JPH04288865A (ja) 1991-03-06 1992-10-13 Mitsubishi Electric Corp 半導体集積回路装置
JP2674353B2 (ja) * 1991-04-04 1997-11-12 日本電気株式会社 概略配線処理方式
US5132577A (en) 1991-04-11 1992-07-21 National Semiconductor Corporation High speed passgate, latch and flip-flop circuits
JP3172211B2 (ja) * 1991-09-05 2001-06-04 富士通株式会社 回路合成システム
JPH0567963A (ja) * 1991-09-06 1993-03-19 Hitachi Ltd 論理集積回路
JPH05299624A (ja) * 1992-04-23 1993-11-12 Mitsubishi Electric Corp 半導体集積回路装置
JP2739013B2 (ja) * 1992-09-01 1998-04-08 三菱電機株式会社 論理合成装置
US5311083A (en) 1993-01-25 1994-05-10 Standard Microsystems Corporation Very low voltage inter-chip CMOS logic signaling for large numbers of high-speed output lines each associated with large capacitive loads
US5300835A (en) 1993-02-10 1994-04-05 Cirrus Logic, Inc. CMOS low power mixed voltage bidirectional I/O buffer
JP3335700B2 (ja) * 1993-03-30 2002-10-21 富士通株式会社 レベルコンバータ及び半導体集積回路
US5432467A (en) * 1993-05-07 1995-07-11 Altera Corporation Programmable logic device with low power voltage level translator
US5408138A (en) * 1993-10-04 1995-04-18 Motorola, Inc. Flip flop circuit and method therefor
EP0664517B1 (en) 1994-01-19 2002-05-29 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit having two supply voltage levels
US5557533A (en) 1994-04-19 1996-09-17 Lsi Logic Corporation Cell placement alteration apparatus for integrated circuit chip physical design automation system
TW265489B (en) * 1994-07-20 1995-12-11 Micron Technology Inc Low-to-high voltage cmos driver circuit for driving capacitive loads
US5594368A (en) 1995-04-19 1997-01-14 Kabushiki Kaisha Toshiba Low power combinational logic circuit

Also Published As

Publication number Publication date
EP0664517A3 (en) 1996-07-24
CN1113037A (zh) 1995-12-06
USRE37475E1 (en) 2001-12-18
EP0863472A2 (en) 1998-09-09
EP0862127A2 (en) 1998-09-02
EP0862127A3 (en) 1999-02-17
DE69528085D1 (de) 2002-10-10
EP0863471B1 (en) 2002-09-04
CN1221984A (zh) 1999-07-07
EP0863472A3 (en) 1999-02-10
CN1099704C (zh) 2003-01-22
US5517132A (en) 1996-05-14
CN1221923A (zh) 1999-07-07
DE69528084D1 (de) 2002-10-10
DE69526811D1 (de) 2002-07-04
KR0181550B1 (ko) 1999-04-15
DE69527814T2 (de) 2002-12-12
DE69527814D1 (de) 2002-09-19
EP0863472B1 (en) 2002-08-14
USRE38152E1 (en) 2003-06-24
EP0863471A3 (en) 1999-02-17
DE69528085T2 (de) 2003-01-02
CN1170242C (zh) 2004-10-06
EP0664517A2 (en) 1995-07-26
DE69528084T2 (de) 2003-01-02
DE69526811T2 (de) 2002-09-12
CN1172256C (zh) 2004-10-20
EP0863471A2 (en) 1998-09-09
EP0664517B1 (en) 2002-05-29
EP0862127B1 (en) 2002-09-04

Similar Documents

Publication Publication Date Title
KR950024305A (ko) 논리합성방법 및 반도체집적회로
US7492202B2 (en) Flip-flop circuit
US7301372B2 (en) Domino logic compatible scannable flip-flop
US4970410A (en) Semiconductor integrated circuit device having improved input/output interface circuit
US6456113B2 (en) Scan flip-flop circuit having scan logic output terminal dedicated to scan test
US6661270B2 (en) Data latch circuit and driving method thereof
US8067962B2 (en) Semiconductor integrated circuit device
JP3151391B2 (ja) 集積回路テスト用ローカル・クロック発生／分配回路
KR870004578A (ko) 단일 클록 동적논리를 갖는 프로그램 가능한 논리배열
EP3004903B1 (en) Circuit and layout techniques for flop tray area and power optimization
US5990706A (en) Logic circuit and method of designing the same
US5874845A (en) Non-overlapping clock phase splitter
US11366162B2 (en) Scan output flip-flop with power saving feature
JP3672184B2 (ja) 中継用マクロセル
US20030226077A1 (en) Low power level-sensitive scan mechanism
EP1087529B1 (en) Latching domino logic circuit with hold time
WO2014113787A1 (en) Scan chain in an integrated circuit
US20110072326A1 (en) Sram macro test flop
JPH09312553A (ja) 論理回路
US20040019830A1 (en) Test apparatus of semiconductor integrated circuit with hold error preventing function
JPH0575401A (ja) スキヤンセル用フリツプフロツプ回路
US20080116929A1 (en) Register circuit, scanning register circuit utilizing register circuits and scanning method thereof
KR0172428B1 (ko) 3볼트 및 5볼트 겸용 딜레이셀
JPH10134591A (ja) ダィナミックレジスタを含む半導体集積回路
SU790330A1 (ru) Быстродействующий преобразователь уровней напр жени на дополн ющих мдп транзисторах

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee