SU790330A1 - Быстродействующий преобразователь уровней напр жени на дополн ющих мдп транзисторах - Google Patents

Description

1

Изобретение относитс  к электронике , в частности к импульсной технике , и может быть использовано в ин-тегральных цифровых схемах.

Известно устройство преобразовани  уровней напр жени , содержащее входной МДП транзистор и инвертор на дополн кщих гадп транзисторах, вход и выход которого подключены соответственно к затворам п-канальных транзисторов первого и второго дополнительных инверторов, у которых затворы р-канальных транзисторов подключены перекрестно к выходам

1 .

Недостатком устройства  вл етс 

больша  потребл ема  мощность и низкое быстродействие.

-Известен преобразователь уровней напр жени  на дополн ющих МДП транзисторах , содержа пий тву ктактный инвертор на трех транзисторах (двух последовательно включенных нагрузочных р-канальных транзисторах и переключающем п -канальному , включенный между первой шиной питани  и общей шиной, и двухтактный повторитель на двух транзисторах, нагрузочном р-канальном и переключающем h-канальноМ, затвор которого подключен к второй шине питани , включенный между первой шиной питани  и входной шиной, к которой подключен также затвор переключающего тран5 зистора инвертора, шину пр мого выхода , к которой подключены стоки транзисторов повторител  и затвор первого нагрузочного транзистора инвертора , и шину инверсного выхода,

10 к которой подключен затвор нагрузочного транзистора повторител , сток переключающего транизистора инвертора и сток второго погрузочного транзистора инвертора, затвор которого подключен ко входной шине 2 .

Недостатком известного преобразовател  уровней напр жени   вл етс  низкое быстродействие,которое обусловлено различными размерами перек20 лючаюсцих и нагрузочных транзисторов инвертора и повторител ,что необходимо дл  обеспечени  условий работоспособности устройства в статическом режиме .

25 Цель изобретени  - повышение быстродействи  устройства.

Дл  достижени  поставленной цели в быстродействующий преобразователь уровней напр жени  на дополн ющих .

30 МДП транзисторах, срдержрлсий двухтактный инвертор на двух транзисторах, нагрузочном р-к нальном и переключающем п-канальиом,включенный между первой шиной питани  и общей шиной,и двухтактный повторитель на двух транзисторах , нагрузочном р-канальном и переключагачем п-канальном,затвор которого подключен ко второй шине питани , включенный между первой шиной питани  и входной шиной, к которой подключен также затвор переключающег транзистора инвертора, шину пр мого выхода, к которой подключены стоки транзисторов повторител  и затвор нагрузочного транзистора инвертора, и шину инверсного выхода, к которой подключены стоки транзисторов инвертора и затвор нагрузочного транзистора повторител , введены два форсирующих р-канальных транзистора,первый из них подключен параллельно нагрузочному транзистору инвертора, а второй параллельно нагрузочному транзистору повторител ,и два двухвходовых элемента ИЛИ с задержкой по первому входу, выход первого элемента ИЛИ подключен к затвору первого форсирующего транзистора, а его первый и второй входы - соответственно к шинам инверсного и пр мого выхода , выход второго элемента ИЛИ подключен к затвору второго форсирующего транзистора, а его первый и второй входы - соответственно к шинам пр мого и инверсного выхода. Кроме того, двухвходовый элемент ИЛИ с задержкой по первому входу содержит два каскадно включенных однотактных инвертора, подключенных между первой шиной питани  и общей шиной, двунаправленный ключ, включенный между вторым входом и выходом элемента,и р-канальный транзистор фиксации уровн , включенный между выходом элемента и первой шиной питани , причем вход первого инвертора подключен к первому входу элемента, его выход - к затворам транзистора фиксации уровн  и п-канального транзистора двунаправленного ключа, выход второго инвертора подключен к затвору р-канального транзистора двунаправленного ключа.

На фиг. 1 представлена электрическа  принципиальна  схема быстродействующего преобразовател  уровней напр жени  на дополн ющих МДП транзисторах; на фиг. 2 - то же, э;|емента, ИЛИ.

Преобразователь содержит двухтактньдй инвертор 1 на двух транзисторах , нагрузочном р-канальном транзисторе 2 и переключсишцем м-канальном транзисторе 3, включенный между первой шиной 4 питани  и общей шиной 5, двухтактный повторитель 6на двух транзисторах, нагрузочном р-канальном 7 и переключающем Vi-канальном 8, включенный между шиной

4 и входной шиной 9,к которой подклчен также затвор транзистора 3,шину пр мого выхода 10, подключенную к стокам транзисторов 7 и 8 к затвору транзистора 2, шину инверсн го выхода 11, подключенную к стокам транзисторов 2 и 3 и к затвору транзистора 7, параллельно транзисторам 2 и 7 включены соответственно форсирующие транзисторы 12 и -13, затворы которых подключены соот1ветственно к выходу 14 или 15 элементов ИЛИ 16 и 17 с задержкой по первому входу, первый и второй входы 18 и 19 элемента 16 подключены соответственно к шинам 11 и 10, а первый и второй входы 20 и 21 элемента 17 подключены соответственно к шинам 10 и 11. Затвор транзистора 3 подключен ко второй шине 22 питани .

Элемент ИЛИ 16 с задержкой по первому входу 18 содержит два каскадно включенных однотактных инвертора 23 и 24, подключенных между шиной 4 питани  и общей шиной 5, двунаправленный клю.ч 25, включенный между вторым входом 19 и выходом 14 элемента, и р-канальный транзистор 26 фиксации уровн , включенный между выходом 14 и шиной 4, вход первого инвертора подключен к первому входу элемента 18, а его выход к затворам транзистора 26 и и-каналного транзистора двунаправленного ключа 25, второго инв.ертора 24 подключен к затвору р-канальноро транзистора двунаправленного ключа 25.

Устройство работает следующим образом.

В исходном состо нием напр жение на входной шине 9 соответствует логическому О. Тогда транзисторы

8и 2 открыты./, ;а транзисторы 3 и 7 закрыты, напр жение на шине 10 соответствует логическому О, на шине 11 - 1. Поскольку на одном из входов логических элементов 16,и 17 напр жение соответствует логической 1, то такое напр жение поддерживаетс  и на выходах этих элементов,

в результате чего формирующие транзисторы 12 и 13 закрыты и не вли ют на работу устройства в стационарном состо нии.

При изменении напр жени  на шине

Claims (2)

1. 9с логического О на логическую 1 переключающий транзистор 3 открываетс , а транзистор 8 закрываетс  по истоку.в дв хтактном повторителе 6 оба транзистора 7 и 8 закрыты , и напр жение на шине 10 не измен етс . В двухтактном инверторе 1 переключающий и нагрузочный транзисторы 3 и 2 открыты. Удельна  крутизна переключающих транзисторов выбираетс  значительно большей по отношению к крутизнам нагрузочных транзисторов, которые необходимы то ко дл  удержани  статистического со то ни  логической 1 на соответствующей выходной шине. Поэтому напр жение на шине 11 достаточно быст ро переключаетс  в состо ние логического О, в результате чего открываетс  нагрузочный транзистор 7, а напр жение на выходе 15 логическо го элемента 17 также переключаетс  в состо ние логического О, открыва  форсирующий транзистор 13. Удельна -крутизна транзистора 13 выбираетс  значительно больше удель ной крутизны транзистора 7, поэтому переключение напр жени  на шине 10 в состо ние происходит достаточ но быстро. После переключени  напр жени  на шине 10 в состо ние 1 через верм , определ емое задер -ской логического элемента 17 по первому вход 20, на его выходе 15 устанавливаетс напр жение, соответствующее логической 1, и Лорсирующий транзистор 13 закрываетс . В рассматриваемой стадии переходного процесса после переключени  напр жени  на шине 11 в состо ние логического О напр жение на обоих входах 18 и 19 логического элемента 16 также соответствует логическому О. Однако в отличие от- элемента 17 напр жение на выходе элемента 16 в состо ние логического О может переключитьс  только чере врем , определ емое задержкой элемента по входу 18. Если задержка переключени  на шине 10 от момента переключени  напр жени  на шине 11 меньше, чем задержка логического элемента 16 по первому входу 13, то этот логический элемент в состо  нии О на выходе 14 не переключает с  и форсирующий транзистор 12 не открываетс . Дл  нормальной работы устройства необходим именно такой режим. , Таким образом, в преобразователе уровней напр жени  задержка по первому входу логических элементов ИЛИ необходима дл  того, чтобы в течение времени переключени  напр жени  на некоторой выходной шине в состо  ние 1 соответствующий форсирующий транзистор оставалс  открытым, а второй форсирующий транзистор оставалс  закрытым. Работа устройства при изменении напр жени  на его входной щине с логической 1 на логический О происходит аналогичным образом, с той лишь разницей, что функции первого и второго форсирующих транзисторов и первого и второго логических элементов мен ютс . Практическа  реализаци  двухвходового элемента ИЛИ с задержкой по. одному из входов приведена на Фиг. в этом элементе при поступлении на вход задержки 18 напр жени , соответствующего логическому О, двунаправленный ключ 25 открыт, а транзистор 26 фиксации уровн  закрыт и напр жение со входа 19 на выход 14 передаетс  практически без задержки . При напр жении на входе 18, соответствующем логической 1, двунаправленный ключ 25 закрыт, а транзистор 26 открыт и на выходе.14 независимо от состо ни  на входе 19 потенциал соответствует логической 1. Требуема  задержка по входу 18 достигаетс  с помощью выбора размеров транзисторов в инверторах 23 и 24. В большинстве практических случаев в качестве выходов быстродействующего преобразовател  уровней напр жени  целесообразно использовать выходы вторых однотактных инверторов логических элементов ИЛИ. При изготовлении по стандартной КМОП технологии с пороговыми напр жени ми п-канальных транзисторов 0,5-1,0 В при соответствующем расчете устройство обеспечивает достаточно быстрое преобразование уровн  логической 1 величиной / 2,0В в урювень логической 1 величиной 9-15 В (в зависимости от величины напр жени  на первой шине питани ). Напр жение на второй шине питани  необходимо выбрать не более утроенной величины входного уровн  напр жени  логической 1.При согласовании с ТТЛ схемами а.то напр жение может быть равно 5В. Моделирование показывает, что введение в известное устройство форсирующих транзисторов и элементов управлени  их работой позвол ет по крайней мере в 5 раз повысить его быстродействие при неизменной площади на кристалле (несмотр  на большее количество транзисторов). Формула изобретени  1. Быстродействующий преобразователь уровней напр жени  на дополн ющих МДП транзисторах, содержащий двухтактный инвертор.на двух транзисторах , нагрузочном р-канальном и переключающем, п-канальном, включенный между первой шиной питани  и общей шиной, и двухтактный повторитель на двух транзисторах, нагрузочном р-канальном и переключающем п-канальном , затвор которого подключен ко второй шине питани , включенный между первой шиной питани  и входной шиной, к которой подключен также затвор переключающего транзистора инвертора, шину пр мого выхода, к которой подключены стоки транзисторов повторител  и затвор нагрузочного транзистора инвертора, и шину инверсного выхода, к которой подключены стоки транзисторов инвертора и затвор нагрузочного транзистора повторител , отличающийс   тем, что, с целью повышени  быстродействи , в него введены два форсирующих р-канаЛьных транзистора, первый из них подключен параллельно нагрузочному транзистору инвертора, а второй - параллельно нагрузочному транзистору повторител , и два двухвходовых элемента ИЛИ с задержкой по первому входу, выход первого элемента ИЛИ подключен к затвору первого форсирую1т1его транзистора, а его первый и второй входы соответственно к шинам инверсного и пр мого выхода, выход второго элемента ИЛИ подключен к затвору второго форсирующего транзистора , а его первый и второй входы - соответственно к.шинам пр мого и инверсного выхода.
2. 2. Преобразователь по п. 1, о тличающийс  тем, чтодвух входовый элемент ИЛИ с задержкой по первому входу содержит два каскадно включенных однотактных инвертора, подключенных между первой шиной питани  и общей шиной, двухнаправленный ключ, включенный между вторым входом 5 и выходом элемента, и р-канальный транзистор .фиксации уровн , включенный между выходом элемента и первой шиной питани , причем вход первого инвертора подключен к первому входу элемента, его выход - к затворам транзистора фиксации уровн  и 1-канального транзистора двунаправленного ключа, выход второго инвертора подключен к затвору р-каS нального транзистора двунаправленного ключа.

   Источники информации, прин тые во внимание при экспертизе 0 1. Авторское свидетельство СССР № 513502, кл. Н 03 К 19/00, 1974.

   2. Авторское свидетельство СССР № 558400, кл. Н 03 К 19/00, 1976.

   Фиг.1

   fue.2