KR870004578A - 단일 클록 동적논리를 갖는 프로그램 가능한 논리배열 - Google Patents

단일 클록 동적논리를 갖는 프로그램 가능한 논리배열 Download PDF

Info

Publication number
KR870004578A
KR870004578A KR1019860008856A KR860008856A KR870004578A KR 870004578 A KR870004578 A KR 870004578A KR 1019860008856 A KR1019860008856 A KR 1019860008856A KR 860008856 A KR860008856 A KR 860008856A KR 870004578 A KR870004578 A KR 870004578A
Authority
KR
South Korea
Prior art keywords
logic
signal
clock signal
output
array
Prior art date
Application number
KR1019860008856A
Other languages
English (en)
Other versions
KR900008021B1 (ko
Inventor
엠. 정 랜달
에스. 마스터스 브래들리
Original Assignee
로버트 루이스 에릭숀
웨스턴 디지탈 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 루이스 에릭숀, 웨스턴 디지탈 코포레이숀 filed Critical 로버트 루이스 에릭숀
Publication of KR870004578A publication Critical patent/KR870004578A/ko
Application granted granted Critical
Publication of KR900008021B1 publication Critical patent/KR900008021B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
    • H03K19/1772—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register with synchronous operation of at least one of the logical matrixes

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

단일 클록 동적논리를 갖는 프로그램 가능한 논리배열
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 프로그램 가능한 논리배열의 전체 설계를 도시한 블록도.
제2도는 제1도에 도시한 논리 플레인의 n 및 p타입 소자구조를 도시한 블록도,
제3도는 특정 논리회로가 PLA에 의해 실현되는 본 발명의 한 특별한 실시예를 도시한 상세도,
도면중 부호설명
10 : NAND플레인 12 : NOR플레인 14 : 입력
16 : 출력 20 : 제1렛치인버터 22 : 제2렛치인버터
36,38,40 : 논리게이트 68,70,72,100,102,104 : 렛치/인버터
24,26,32,34,42,44,46,48,52,54,56,60,74,76,78 : 트랜지스터
88,90,92 : NOR 게이트

Claims (8)

  1. 동적 CMOS논리를 사용한 프로그램 가능의 논리배열에 있어서,
    클록신호와 보조 클록신호를 공급하기 위한 클록수단,
    외부로부터 제공된 다수의 입력 논리신호를 수신하고 이에 따라 제1의 예정된 논리동작을 수행하며,
    그리고 진술한 논리입력 신호에 따라 수행된 전술한 논리 동작에 상응하는 제1의 논리출력신호를 제공하기 위한 제1의 논리배열 수단으로, 전술한 제1의 논리동작의 타이밍이 전술한 클록신호 및 전술한 보조클록신호에 의해 제어되는 제1의 논리배열수단,
    전술한 제1논리배열 수단으로부터 전술한 제1논리출력신호를 수신하고, 전술한 클록신호의 예정된 위상중 제1논리출력신호를 래치하기 위한 래치수단, 그리고
    전술의 래치된 제1논리출력신호를 수신하고 이에 따라 제2의 예정된 논리동작을 수행하며, 그리고 전술한 제2논리동작의 결과를 제2논리출력신호로 제공하기 위한 제2논리배열수단으로, 전술한 제2의 예정된 논리동작이 전술한 보조클록신호에 의해 동기화되어지는 제2논리배열수단을 포함함을 특징으로 하는프로그램 가능한 논리배열.
  2. 제1항에 있어서, 전술한 제1논리배열수단이 하나 또는 그 이상의 선택된 입력논리신호를 수신하고 그리고 이에 상응하는 보조논리신호를 제공하기 위한 하나 또는 그 이상의 인버터 논리게이트를 포함하며, 전술한 제1논리배열수단이 전술한 보조논리신호 및 전술한 입력논리신호중 선택된 신호들에 따라 NAND논리동작을 수행함을 특징으로 하는 프로그램 가능한 논리배열.
  3. 제1항에 있어서, 전술한 제1논리배열이 NAND 논리동작을 수행하기 위해 전술한 보조클록신호에 응답하는 NAND 논리수단,
    전술한 입력논리신호중 선택된 신호들에 따라 NOR 논리 동작을 수행하고 NOR 출력신호를 제공하기 위해 전술한 클록 신호에 응답하는 NOR 논리수단,
    전술한 입력논리신호중 선택된 신호들에 따라 논리적 보조동작을 수행하고 논리적 보조신호를 제공하기 위해 전술한 클록신호에 응답하는 인버터 수단을 포함하여, 전술한 NAND 논리수단이 전술한 입력신호, NOR 출력신호 그리고 논리적보조신호중 선택된 신호에 따라 NAND 논리동작을 수행함을 특징으로 하는 프로그램 가능한 논리배열.
  4. 제1항에 있어서, 전술한 논리배열이 NAND 게이트, 인버터 게이트 그리고 NOR 제이트의 배열을 포함하며, 전술한 제2논리배열수단이 NOR 게이트 배열을 포함함을 특징으로 하는 프로그램 가능의 논리배열.
  5. 제1항에 있어서, 전술한 제1논리배열이 다수의 제1논리게이트를 포함하며, 이때 전술한 제1논리게이트가 전술한 클록신호의 제1위상중 예정된 출력으로 예비충전되고, 전술한 클록신호의 제2위상중 전술한 논리게이트의 논리상태가 평가되어지고, 그리고 전술한 제2논리배열수단이 다수의 제2논리게이트를 포함하며, 이때 전술한 논리게이트가 전술한 보조클록신호의 제1위상중 예비충전되고 제2의 다수논리게이트의 논리상태가 전술한 보조클록신호의 제2위상중에 평가되어짐을 특징으로 하는 프로그램 가능의 논리배열.
  6. 전압 공급과 회로 그라운드(ground)를 갖는 보조의 금속산화막 반도체 집적회로로 실현되는 프로그램 가능의 논리 배열에 있어서,
    다수의 입력논리신호를 수신하기 위한 다수의 입력, 단일 클록신호와 단일 보조 클록신호를 제공하기 위한 클록수단,
    전술한 입력논리신호를 수신하고 이에 따라 예정된 논리 동작을 수행하며 다수의 제1출력논리신호를 출력시키기 위한 제1의 논리 플레인 수단,
    전술한 제1출력논리신호와 전술한 클록신호 및 전술한 보조클록신호에 응답하여 전술한 제1출력논리신호에 따라 논리적 반전동작을 수행하고, 이에 상응하는 다수의 래치된 출력신호를 출력시키기 위한 제1의 래치수단, 그리고
    전술한 다수의 래치된 출력신호를 수신하고, 이에 따른 제2의 예정된 논리동작을 수행하며, 출력논리신호를 제공하기 위한 제2 논리 플레인 수단을 포함하며,
    이때 전술한 제1논리 플레인 수단이,
    전원에 연결된 제1의 다수 클록된 p타입 트랜지스터 수단으로, 전도통로를 전술한 전원에 선택적으로 제공하기 위해 이중 선택된 것이 전술한 클록신호를 수신하고 또다른 선택된 것이 전술한 보조클록신호를 수신하는 p타입 트랜지스터 수단,
    회로접지에 연결된 하나 또는 그 이상의 클록된 n타입 트랜지스터 수단으로, 진도경로를 회로접지에 선택적으로 제공하기 위해 이중선택된 것이 전술한 클록신호를 수신하며 또다른 선택된 것이 전술한 보조클록신호를 수신하는 n타입 트랜지스터 수단,
    전술한 입력신호중 선택된 신호를 수신하고 n단계 출력 논리신호를 출력시키기 위한 다수의 n타입 트랜지스터수단, 그리고,
    전술한 입력신호중 선택된 신호와 전술한 n단계 출력논리신호중 선택된 신호를 수신하고 전술한 제1출력논리신호를 출력시키기 위한 다수의 p타입 트랜지스터 수단을 포함하고,
    제2논리 플레인 수단이, 전술한 보조클록신호를 수신하고 전술한 보조클록신호에 응답하여 전술한 전원에 선택적으로 전도통로를 제공하기 위해 전원에 연결된 제2의 클록된 다수의 p타입 트랜지스터 수단,
    전술한 보조 클록신호를 수신하고 전술한 보조클록신호에 응답하여 선택적으로 회로접지에 전도통로를 제공하기 위해 회로접지에 연결된 하나 또는 그 이상의 클록된 n 타입 트랜지스터 수단, 그리고
    전술한 래치된 출력신호를 수신하고 전술한 출력논리신호를 제공하기 위해 전술한 클록된 p타입 트랜지스터와 전술한 클록된 n타입 트랜지스터에 연결된 다수의 n타입 트랜지스터 수단을 포함함을 특징으로 하는 프로그램 가능의 논리 배열.
  7. CMOS 사용 프로그램 가능의 논리배열에 있어서,
    다수의 입력논리신호를 수신하기 위한 다수의 입력, 클록신호와 보조클록신호 공급원,
    예정된 논리동작을 수행하기 위한 제1논리수단의 제1논리 플레인,
    전술한 제1출력신호를 수신하고 전술한 클록신호의 예정된 위상중 전술한 제1출력신호를 래치시키기 위한 클록된 래치수단,
    전술한 래치된 출력신호에 따라 예정된 논리동작을 수행하고 제2출력신호를 제공하기 위한 제2논리수단으로, 각각이 전술한 보조클록신호에 응답하는 한 블록의 n채널 트랜지스터를 가지며 선택의 래치된 출력신호를 수신하는 제2논리수단을 포함하며, 이때 제1논리수단의 제1논리 플레인이,
    전술한 클록신호에 응답하여, 선택된 입력에 연결된 하나 또는 그 이상의 n타입 트랜지스터를 갖는 한 블록의 n타입 트랜지스터,
    전술한 보조클록신호에 응답하며, 선택된 입력에 연결된 하나 또는 그 이상의 p타입 트랜지스터를 포함하는 한 블록의 p타입 트랜지스터를 포함하고,
    전술한 제1논리 플레인이 선택된 입력논리신호에 따라 수행된 전술한 예정된 논리동작에 상응하는 하나 또는 그 이상의 제1출력신호를 포함함을 특징으로 하는 프로그램 가능의 논리배열.
  8. 제7항에 있어서, 전술한 제2출력신호를 수신하고 전술한 보조클록신호의 예정된 위상중에 전술한 제2출력신호를 래치시키기 위한 제2의 클록된 래치수단을 더욱더 포함함을 특징으로 하는 프로그램 가능의 논리배열.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860008856A 1985-10-21 1986-10-21 단일 클록 동적논리를 갖는 프로그램 가능한 논리배열 KR900008021B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US789,383 1985-10-21
US06/789,383 US4740721A (en) 1985-10-21 1985-10-21 Programmable logic array with single clock dynamic logic
US789383 1985-10-21

Publications (2)

Publication Number Publication Date
KR870004578A true KR870004578A (ko) 1987-05-11
KR900008021B1 KR900008021B1 (ko) 1990-10-29

Family

ID=25147488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008856A KR900008021B1 (ko) 1985-10-21 1986-10-21 단일 클록 동적논리를 갖는 프로그램 가능한 논리배열

Country Status (7)

Country Link
US (1) US4740721A (ko)
JP (1) JPS62168424A (ko)
KR (1) KR900008021B1 (ko)
CA (1) CA1260560A (ko)
DE (1) DE3635761A1 (ko)
FR (1) FR2593652A1 (ko)
GB (1) GB2182472B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4841174A (en) * 1985-10-21 1989-06-20 Western Digital Corporation CMOS circuit with racefree single clock dynamic logic
US4899308A (en) * 1986-12-11 1990-02-06 Fairchild Semiconductor Corporation High density ROM in a CMOS gate array
FR2611099B1 (fr) * 1987-02-12 1993-02-12 Bull Sa Reseau logique dynamique
JPH0193927A (ja) * 1987-10-06 1989-04-12 Fujitsu Ltd プログラム可能な論理回路
US5056053A (en) * 1988-02-11 1991-10-08 The Mitre Corporation Algebraic transform machine
JPH01221916A (ja) * 1988-02-29 1989-09-05 Nec Corp プログラマブル・ロジック・アレイ
US4912342A (en) * 1988-05-05 1990-03-27 Altera Corporation Programmable logic device with array blocks with programmable clocking
US5629907A (en) * 1991-06-18 1997-05-13 Dallas Semiconductor Corporation Low power timekeeping system
US4959646A (en) * 1988-06-17 1990-09-25 Dallas Semiconductor Corporation Dynamic PLA timing circuit
US5544078A (en) * 1988-06-17 1996-08-06 Dallas Semiconductor Corporation Timekeeping comparison circuitry and dual storage memory cells to detect alarms
EP0348539A1 (de) * 1988-06-28 1990-01-03 Deutsche ITT Industries GmbH Programmierbares CMOS-Logik-Feld
US5008569A (en) * 1989-09-11 1991-04-16 Northern Telecom Limited High-speed dynamic CMOS circuit and precharge generator
US4950928A (en) * 1989-09-14 1990-08-21 Advanced Micro Devices, Inc. Dynamic PLA circuit with no "virtual grounds"
NL8902820A (nl) * 1989-11-15 1991-06-03 Philips Nv Geintegreerde halfgeleiderschakeling van het master slice type.
US5121005A (en) * 1991-04-01 1992-06-09 Motorola, Inc. Programmable logic array with delayed active pull-ups on the column conductors
US5155393A (en) * 1991-09-06 1992-10-13 Atmel Corporation Clock selection for storage elements of integrated circuits
JPH08510885A (ja) * 1993-05-28 1996-11-12 リージェンツ オブ ザ ユニバーシティー オブ カリフォルニア ダイナミックロジックコアに動的に相互接続するフィールドプログラマブル・ロジックデバイス
US5528463A (en) * 1993-07-16 1996-06-18 Dallas Semiconductor Corp. Low profile sockets and modules for surface mountable applications
US5579206A (en) * 1993-07-16 1996-11-26 Dallas Semiconductor Corporation Enhanced low profile sockets and module systems
EP0669720B1 (en) * 1994-02-18 2000-01-26 STMicroelectronics S.r.l. Programmable logic array structure for semiconductor nonvolatile memories, particularly flash-EPROMs
US5576636A (en) * 1995-08-15 1996-11-19 Intel Corporation Low power programmable logic arrays
US5587672A (en) * 1995-09-25 1996-12-24 Neomagic Corp. Dynamic logic having power-down mode with periodic clock refresh for a low-power graphics controller
JP3966873B2 (ja) * 2003-10-08 2007-08-29 株式会社東芝 論理回路装置、動作電圧変更方法
US7116131B1 (en) 2004-09-15 2006-10-03 Xilinx, Inc. High performance programmable logic devices utilizing dynamic circuitry
US8438522B1 (en) 2008-09-24 2013-05-07 Iowa State University Research Foundation, Inc. Logic element architecture for generic logic chains in programmable devices
US8661394B1 (en) 2008-09-24 2014-02-25 Iowa State University Research Foundation, Inc. Depth-optimal mapping of logic chains in reconfigurable fabrics

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1042852B (it) * 1974-09-30 1980-01-30 Siemens Ag Disposizione di circuiti logici integrata e programmabile
DE2544434A1 (de) * 1975-10-04 1977-04-14 Philips Patentverwaltung Integrierte schaltung in dynamischer cmos-technik
JPS5411651A (en) * 1977-06-28 1979-01-27 Fujitsu Ltd Logic circuit
JPS5897922A (ja) * 1981-12-07 1983-06-10 Toshiba Corp 論理積和回路

Also Published As

Publication number Publication date
GB2182472A (en) 1987-05-13
DE3635761A1 (de) 1987-04-23
JPS62168424A (ja) 1987-07-24
GB2182472B (en) 1989-11-29
FR2593652A1 (fr) 1987-07-31
CA1260560A (en) 1989-09-26
GB8625201D0 (en) 1986-11-26
KR900008021B1 (ko) 1990-10-29
US4740721A (en) 1988-04-26

Similar Documents

Publication Publication Date Title
KR870004578A (ko) 단일 클록 동적논리를 갖는 프로그램 가능한 논리배열
US5880608A (en) Pulsed domino latches
KR0155993B1 (ko) Pla 회로
KR950024305A (ko) 논리합성방법 및 반도체집적회로
KR890016391A (ko) 개량된 입·출력 인터페이스 회로를 구비한 반도체 집적 회로장치
KR960702214A (ko) 연속적으로 클럭되는 도미노-로직 셀(sequentially clocked domino-logic cells)
US6788122B2 (en) Clock controlled power-down state
KR850003617A (ko) 프로그램어블 리드-온리 메모리장치
US5874845A (en) Non-overlapping clock phase splitter
KR910002127A (ko) 전원절환회로
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
EP1087529B1 (en) Latching domino logic circuit with hold time
KR890012319A (ko) 반도체 집적 회로장치
US4129793A (en) High speed true/complement driver
KR970060218A (ko) 단일의 전하 인출 트랜지스터를 갖는 논리 회로 및 이를 사용한 반도체 집적 회로
US4893034A (en) Stop/restart latch
KR970051214A (ko) 메모리의 어드레스 천이 검출회로
KR890007503A (ko) 반도체집적회로
KR970022759A (ko) 메모리의 어드레스 천이 검출회로
KR20000069742A (ko) 처음과 마지막 스테이지에는 클록을 그리고 마지막 스테이지에는 래치를 구비한 단일-위상 도미노 시간 빌림 논리
KR890001104A (ko) 반도체집적회로
KR19990030231A (ko) 인에이블 입력을 가진 ｒｓ 플립-플롭
US6271684B1 (en) Method and apparatus for stalling OTB domino circuits
US6377096B1 (en) Static to dynamic logic interface circuit
US6737888B1 (en) Method for skipping a latch in timing-sensitive dynamic circuits of a multi-clocked system with unspecific underlap requirement

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee