JP2566005B2 - 入力切換装置 - Google Patents
入力切換装置Info
- Publication number
- JP2566005B2 JP2566005B2 JP1051710A JP5171089A JP2566005B2 JP 2566005 B2 JP2566005 B2 JP 2566005B2 JP 1051710 A JP1051710 A JP 1051710A JP 5171089 A JP5171089 A JP 5171089A JP 2566005 B2 JP2566005 B2 JP 2566005B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- control
- signal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
- H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は入力切換装置に関し、特に論理用MOS集積回
路に使用されるものである。
路に使用されるものである。
（従来の技術） この種の入力切換装置の従来技術を、第５図にブロッ
ク図で示す。図中１はレジスタ、2,3は論理回路、4,5は
フラグ回路、６〜13は信号である。この構成は、レジス
タ１の任意の入力信号６の供給端とレジスタ１の出力信
号７の供給端が論理回路２の入力に接続されており、論
理回路２に、もう一方の入力としてフラグ回路４の出力
信号12の供給端が接続されている。レジスタ１に接続さ
れるクロック信号８と他の回路入力９の供給端は、それ
ぞれ論理回路３の出力に接続されており、論理回路３の
入力に、信号８とフラグ回路５の出力信号13の供給端が
接続されている。
ク図で示す。図中１はレジスタ、2,3は論理回路、4,5は
フラグ回路、６〜13は信号である。この構成は、レジス
タ１の任意の入力信号６の供給端とレジスタ１の出力信
号７の供給端が論理回路２の入力に接続されており、論
理回路２に、もう一方の入力としてフラグ回路４の出力
信号12の供給端が接続されている。レジスタ１に接続さ
れるクロック信号８と他の回路入力９の供給端は、それ
ぞれ論理回路３の出力に接続されており、論理回路３の
入力に、信号８とフラグ回路５の出力信号13の供給端が
接続されている。
第５図において、入力信号６とレジスタ１の出力信号
７は、これらのいずれかが論理回路２により選択され、
信号11として出力される。論理回路２での信号選択切換
は、フラグ回路４のフラグ状態により決定されていた。
また入力信号10は、レジスタ１を制御するクロック信号
８として使用されるか、または他の回路入力９として使
用される。つまり信号10は、クロック信号８と他の回路
入力９の兼用とされたものである。なぜこのようになっ
ているかというと、ICのパッド14の数を減らすためであ
る。
７は、これらのいずれかが論理回路２により選択され、
信号11として出力される。論理回路２での信号選択切換
は、フラグ回路４のフラグ状態により決定されていた。
また入力信号10は、レジスタ１を制御するクロック信号
８として使用されるか、または他の回路入力９として使
用される。つまり信号10は、クロック信号８と他の回路
入力９の兼用とされたものである。なぜこのようになっ
ているかというと、ICのパッド14の数を減らすためであ
る。
第６図は論理回路２の一例であり、ここでは信号12の
論理状態によって、信号６または７が出力される。第７
図は論理回路３の一例であり、信号13の論理状態によっ
て、クロック信号８または他の回路入力９を出力する。
論理状態によって、信号６または７が出力される。第７
図は論理回路３の一例であり、信号13の論理状態によっ
て、クロック信号８または他の回路入力９を出力する。
（発明が解決しようとする課題） 上記従来技術において、フラグ４の出力12がレジスタ
１の出力７を選択し、これを信号11としようとすると
き、フラグ５の出力13が、入力信号10を論理回路３によ
って信号９に切換えた状態であるなら、クロック信号８
が供給される信号源は無く、レジスタ１は動作せず、従
って誤動作となる。換言すれば、信号７を出力11へ出し
たい時、クロック信号８はレジスタ１に入力されて該レ
ジスタ１を動作させてなければいけない。このときフラ
グ５の設定が、信号10を信号９とする設定状態となって
いた場合、レジスタ１はその制御クロックなしのため動
作せず、レジスタ１の出力７が、正常に出力11へ伝達さ
れたとは云えない。この原因は、フラグ４と５の出力設
定が別々に行なわれていたためである。
１の出力７を選択し、これを信号11としようとすると
き、フラグ５の出力13が、入力信号10を論理回路３によ
って信号９に切換えた状態であるなら、クロック信号８
が供給される信号源は無く、レジスタ１は動作せず、従
って誤動作となる。換言すれば、信号７を出力11へ出し
たい時、クロック信号８はレジスタ１に入力されて該レ
ジスタ１を動作させてなければいけない。このときフラ
グ５の設定が、信号10を信号９とする設定状態となって
いた場合、レジスタ１はその制御クロックなしのため動
作せず、レジスタ１の出力７が、正常に出力11へ伝達さ
れたとは云えない。この原因は、フラグ４と５の出力設
定が別々に行なわれていたためである。
またフラグ４の設定が信号６を選択しているとき、仮
にフラグ５の設定が、クロックとして信号10を、論理回
路３によってクロック信号８に切換えている状態である
と、動作的には問題を生じないが、機能的に使用されて
いないレジスタ１に常にクロックが入っているため、無
駄な消費電力を費してしまう欠点があった。
にフラグ５の設定が、クロックとして信号10を、論理回
路３によってクロック信号８に切換えている状態である
と、動作的には問題を生じないが、機能的に使用されて
いないレジスタ１に常にクロックが入っているため、無
駄な消費電力を費してしまう欠点があった。
またフラグ4,5のフラグ設定動作が、各々のフラグに
対し必要であるし、２つのフラグ回路分の集積回路パタ
ーン面積が必要であるという無駄が生じていた。
対し必要であるし、２つのフラグ回路分の集積回路パタ
ーン面積が必要であるという無駄が生じていた。
そこで本発明の目的は、上記従来技術の各欠点を解消
することにある。
することにある。
［発明の構成］ （課題を解決するための手段と作用） 本発明は、第１の入力端と出力端と第１のコントロー
ル信号入力端を有した論理回路と、少なくとも該論理回
路の出力を入力とし、第２のコントロール信号に応じて
出力を導出する第１の制御回路と、前記第１のコントロ
ール信号と他の回路への入力を供給する第２の入力端
と、前記第２のコントロール信号に応じて前記第２の入
力を、前記論理回路への第１のコントロール信号とする
かまたは前記他の回路への入力とするかの信号選択を行
なう第２の制御回路と、前記第1,第２の制御回路に共通
に前記第２のコントロール信号を与える第３の制御回路
とを具備したことを特徴とする入力切換装置である。
ル信号入力端を有した論理回路と、少なくとも該論理回
路の出力を入力とし、第２のコントロール信号に応じて
出力を導出する第１の制御回路と、前記第１のコントロ
ール信号と他の回路への入力を供給する第２の入力端
と、前記第２のコントロール信号に応じて前記第２の入
力を、前記論理回路への第１のコントロール信号とする
かまたは前記他の回路への入力とするかの信号選択を行
なう第２の制御回路と、前記第1,第２の制御回路に共通
に前記第２のコントロール信号を与える第３の制御回路
とを具備したことを特徴とする入力切換装置である。
さらに、本発明は、それぞれ第１の入力の入力端と出
力端と第１のコントロール信号の入力端を有した複数の
論理回路と、上記複数の論理回路に対応して設けられ、
それぞれ少なくとも各論理回路の出力及び他の経路から
の各第２の入力を入力とし、これら各両入力を各第２の
コントロール信号に応じて前記各両入力のうちのいずれ
かを選択して導出する複数の第１の制御回路と、前記第
１のコントロール信号と該コントロール信号に対応する
他の回路への入力とを共通化した第３の入力の入力端
と、前記複数の論理回路に対して１個設けられ、前記各
第２のコントロール信号に応じて前記第３の入力を、前
記複数の論理回路への共通の第１のコントロール信号と
するかまたは前記他の回路への入力とするかの信号選択
を行なう第２の制御回路と、上記複数の論理回路に対応
して設けられ、前記複数の第１の制御回路のそれぞれに
前記第２のコントロール信号を与えるとともにこれら第
２のコントロール信号を前記第２の制御回路に与える複
数の第３の制御回路とを具備したことを特徴とする入力
切換装置である。
力端と第１のコントロール信号の入力端を有した複数の
論理回路と、上記複数の論理回路に対応して設けられ、
それぞれ少なくとも各論理回路の出力及び他の経路から
の各第２の入力を入力とし、これら各両入力を各第２の
コントロール信号に応じて前記各両入力のうちのいずれ
かを選択して導出する複数の第１の制御回路と、前記第
１のコントロール信号と該コントロール信号に対応する
他の回路への入力とを共通化した第３の入力の入力端
と、前記複数の論理回路に対して１個設けられ、前記各
第２のコントロール信号に応じて前記第３の入力を、前
記複数の論理回路への共通の第１のコントロール信号と
するかまたは前記他の回路への入力とするかの信号選択
を行なう第２の制御回路と、上記複数の論理回路に対応
して設けられ、前記複数の第１の制御回路のそれぞれに
前記第２のコントロール信号を与えるとともにこれら第
２のコントロール信号を前記第２の制御回路に与える複
数の第３の制御回路とを具備したことを特徴とする入力
切換装置である。
即ち本発明は、信号選択を個別に行なう第1,第２の制
御回路の切換え信号をつくる第３の制御回路を単一化し
た、つまり従来の個別設定されるフラグ回路を単一化し
た如き構成とすることにより、設定の誤りによる誤動
作，制御出力設定動作，パターン面積，論理回路動作に
よる消費電力等を減少させ、性能及び信頼性の高い入力
切換装置を提供するものである。
御回路の切換え信号をつくる第３の制御回路を単一化し
た、つまり従来の個別設定されるフラグ回路を単一化し
た如き構成とすることにより、設定の誤りによる誤動
作，制御出力設定動作，パターン面積，論理回路動作に
よる消費電力等を減少させ、性能及び信頼性の高い入力
切換装置を提供するものである。
（実施例） 以下図面を参照して本発明の実施例を説明する。第１
図は同実施例を示す回路図であるが、これは前記従来例
と対応させた場合の例であるから、対応個所には同一符
号を付して説明を省略し、特徴とする点を説明する。21
は、例えば不揮発性記憶素子を含み、その記憶情報に応
じた共通論理出力12、13を出力する制御回路としてのフ
ラグ回路、22は他の回路入力９またはクロック信号８
を、信号10として与える集積回路パッドである。制御回
路としての論理回路２は、信号選択を行なうアンド回路
23,24,オア回路25を有し、制御回路としての論理回路３
は、信号選択を行なうアンド回路26,27を有する。
図は同実施例を示す回路図であるが、これは前記従来例
と対応させた場合の例であるから、対応個所には同一符
号を付して説明を省略し、特徴とする点を説明する。21
は、例えば不揮発性記憶素子を含み、その記憶情報に応
じた共通論理出力12、13を出力する制御回路としてのフ
ラグ回路、22は他の回路入力９またはクロック信号８
を、信号10として与える集積回路パッドである。制御回
路としての論理回路２は、信号選択を行なうアンド回路
23,24,オア回路25を有し、制御回路としての論理回路３
は、信号選択を行なうアンド回路26,27を有する。
第１図において、仮にフラグ21の出力12,13が“H"
（高）レベルであるとすると、論理回路２は、レジスタ
１の出力７を有効として出力11を導出する。また論理回
路３は、信号13が“H"レベルのため、信号10を出力８に
伝達している。即ち信号10はレジスタ１のクロック信号
として使用される。逆にフラグ21の出力が“L"（低）レ
ベルであるとすると、論理回路２は、信号６を有効と
し、これを出力11に伝達する。また論理回路３は、信号
12が“L"レベルのため、信号10を他の回路入力９として
伝達している。
（高）レベルであるとすると、論理回路２は、レジスタ
１の出力７を有効として出力11を導出する。また論理回
路３は、信号13が“H"レベルのため、信号10を出力８に
伝達している。即ち信号10はレジスタ１のクロック信号
として使用される。逆にフラグ21の出力が“L"（低）レ
ベルであるとすると、論理回路２は、信号６を有効と
し、これを出力11に伝達する。また論理回路３は、信号
12が“L"レベルのため、信号10を他の回路入力９として
伝達している。
以上の動作により、フラグ回路21を１つ使うことで、
論理回路２での選択動作と、論理回路３での選択動作が
連動しており、誤動作しない。また第４図のものと比べ
てフラグ回路21が１つ少ないため、その分のパターン面
積が減少できる。また信号６を出力11としたい場合、フ
ラグ16でゲート26を閉じているため、レジスタ１が動作
せず、低消費電力化が実現できる。
論理回路２での選択動作と、論理回路３での選択動作が
連動しており、誤動作しない。また第４図のものと比べ
てフラグ回路21が１つ少ないため、その分のパターン面
積が減少できる。また信号６を出力11としたい場合、フ
ラグ16でゲート26を閉じているため、レジスタ１が動作
せず、低消費電力化が実現できる。
第２図に第１図の構成を複数使用した場合の実施例を
示す。ブロック311はフラグ211によって、ブロック312
はフラグ212によって、ブロック313はフラグ213によっ
て、それぞれ機能選択のため接続されている。ここで特
徴なのが論理回路３である。フラグ211〜213のそれぞれ
のフラグ状態をオア回路32を通して検知し、各フラグが
１つでも“H"レベル、つまり各ブロック311〜313内のど
れか１つのレジスタ１にクロック信号８が必要である場
合、信号10をクロック信号８として伝達している。一
方、フラグ211〜213のそれぞれのフラグ状態が、仮に全
て“L"レベル、つまり各ブロック311〜313内の各レジス
タ１の全てがクロック信号を必要としない場合、フラグ
211〜213のそれぞれの出力131〜133が全て“L"レベルの
ため、信号10は他回路入力９として与えられる。
示す。ブロック311はフラグ211によって、ブロック312
はフラグ212によって、ブロック313はフラグ213によっ
て、それぞれ機能選択のため接続されている。ここで特
徴なのが論理回路３である。フラグ211〜213のそれぞれ
のフラグ状態をオア回路32を通して検知し、各フラグが
１つでも“H"レベル、つまり各ブロック311〜313内のど
れか１つのレジスタ１にクロック信号８が必要である場
合、信号10をクロック信号８として伝達している。一
方、フラグ211〜213のそれぞれのフラグ状態が、仮に全
て“L"レベル、つまり各ブロック311〜313内の各レジス
タ１の全てがクロック信号を必要としない場合、フラグ
211〜213のそれぞれの出力131〜133が全て“L"レベルの
ため、信号10は他回路入力９として与えられる。
このように論理回路３によって、論理回路311〜313内
の機能選択に対応した必要最少限のクロック信号８を供
給したり、禁止することができ、確実かつ良好な入力切
換動作が可能となる。
の機能選択に対応した必要最少限のクロック信号８を供
給したり、禁止することができ、確実かつ良好な入力切
換動作が可能となる。
第３図は、上記実施例を或るシステムへ適用し使用し
た場合の例である。図中41はICパッド、42はバッファ回
路、43,44は例えばメモリマトリクスである。このよう
にして信号８と９のいずれかを選択使用できるものであ
る。
た場合の例である。図中41はICパッド、42はバッファ回
路、43,44は例えばメモリマトリクスである。このよう
にして信号８と９のいずれかを選択使用できるものであ
る。
この第３図は、パッド41より入力信号が入ると、バッ
ファ42を介しメモリマトリクス43へ信号が入力される。
この出力信号はメモリマトリクス44へ入力される。更に
このメモリマトリクス44の出力信号６は例えば制御回路
２の入力信号となり、またレジスタ１のＤ入力としての
信号にもなり、またレジスタ１を通過することで出力信
号７とし制御回路２の入力となる。制御回路２は、信号
６を信号11として導出するか、信号７を信号11として導
出するかを制御し、通過させる回路である。またレジス
タ１を制御するクロック信号８は、パッド22から入力さ
れる信号を、制御信号３がメモリマトリクス43の入力９
とするか、それともクロック信号８とするかの制御でつ
くられる信号である。もし仮に制御回路２が信号６を信
号11として導出する制御なら、制御回路３はパッド22に
入力される信号をメモリマトリクス43の入力信号９とし
て導出する。逆をいうと、制御回路２が信号７を信号11
として導出する制御なら、制御回路３はパッド22に入力
される信号をレジスタ１のクロック８として導出する。
ファ42を介しメモリマトリクス43へ信号が入力される。
この出力信号はメモリマトリクス44へ入力される。更に
このメモリマトリクス44の出力信号６は例えば制御回路
２の入力信号となり、またレジスタ１のＤ入力としての
信号にもなり、またレジスタ１を通過することで出力信
号７とし制御回路２の入力となる。制御回路２は、信号
６を信号11として導出するか、信号７を信号11として導
出するかを制御し、通過させる回路である。またレジス
タ１を制御するクロック信号８は、パッド22から入力さ
れる信号を、制御信号３がメモリマトリクス43の入力９
とするか、それともクロック信号８とするかの制御でつ
くられる信号である。もし仮に制御回路２が信号６を信
号11として導出する制御なら、制御回路３はパッド22に
入力される信号をメモリマトリクス43の入力信号９とし
て導出する。逆をいうと、制御回路２が信号７を信号11
として導出する制御なら、制御回路３はパッド22に入力
される信号をレジスタ１のクロック８として導出する。
第４図は本発明の入力切換装置を使用するシステムの
具体例の図である。PLD等を含む論理回路51（第３図の4
3,44等に相当）の入力に、入力パッド41に接続される信
号52と制御回路３の出力に接続される信号９が接続され
ている。論理回路51の出力58,59はそれぞれ制御回路60
（第３図の1,2等に相当）の入力に接続されている。こ
の制御回路60の出力61,62はそれぞれ出力パッド63,64に
接続されている。また制御回路60の他の入力として信号
８が接続されており、この信号８の他端に制御回路３の
出力が接続されている。
具体例の図である。PLD等を含む論理回路51（第３図の4
3,44等に相当）の入力に、入力パッド41に接続される信
号52と制御回路３の出力に接続される信号９が接続され
ている。論理回路51の出力58,59はそれぞれ制御回路60
（第３図の1,2等に相当）の入力に接続されている。こ
の制御回路60の出力61,62はそれぞれ出力パッド63,64に
接続されている。また制御回路60の他の入力として信号
８が接続されており、この信号８の他端に制御回路３の
出力が接続されている。
第４図の回路は、通常の入力として使用される信号52
を入力してやると、PLD等を含む論理回路51は、内部の
論理に応じて、信号58,59として出力する。この信号が
それぞれを出力信号61,62として導出する場合、この信
号61,62は、制御回路60の内部の論理と制御によって変
わる。制御回路３は、入力パッド22から入力される信号
10をPLD等を含めた論理回路51への入力信号９とする
か、制御回路60を制御する信号８とするかをフラグ回路
21によって決める回路である。もし仮に、制御回路60の
信号８による制御がいらない場合、制御回路３によって
信号10を信号９に導出してやればよい。また逆に制御信
号60の信号８による制御の場合、制御信号３によって信
号10を信号８に導出してやればよい。
を入力してやると、PLD等を含む論理回路51は、内部の
論理に応じて、信号58,59として出力する。この信号が
それぞれを出力信号61,62として導出する場合、この信
号61,62は、制御回路60の内部の論理と制御によって変
わる。制御回路３は、入力パッド22から入力される信号
10をPLD等を含めた論理回路51への入力信号９とする
か、制御回路60を制御する信号８とするかをフラグ回路
21によって決める回路である。もし仮に、制御回路60の
信号８による制御がいらない場合、制御回路３によって
信号10を信号９に導出してやればよい。また逆に制御信
号60の信号８による制御の場合、制御信号３によって信
号10を信号８に導出してやればよい。
なお本発明は実施例のみに限られず種々の応用が可能
である。例えば実施例では、フラグ21の出力論理値を不
揮発性記憶素子の記憶情報から得たが、フラグ21の出力
論理値を適宜変えたい場合はEPROM（紫外線消去型PRO
M）等を使えばよい。
である。例えば実施例では、フラグ21の出力論理値を不
揮発性記憶素子の記憶情報から得たが、フラグ21の出力
論理値を適宜変えたい場合はEPROM（紫外線消去型PRO
M）等を使えばよい。
［発明の効果］ 以上説明した如く本発明によれば、誤動作がなく、パ
ターン面積及び消費電力を減少でき、信頼性に富んだ入
力切換装置が提供できる。
ターン面積及び消費電力を減少でき、信頼性に富んだ入
力切換装置が提供できる。
第１図は本発明の一実施例を示す回路図、第２図，第３
図及び第４図は同実施例の応用例を示す回路図、第５図
は従来装置の構成図、第６図，第７図は同構成の一部詳
細図である。 １……レジスタ（論理回路）、2,3……論理回路（第1,
第２の制御回路）、21……フラグ回路（第３の制御回
路）、22……クロック、他回路への信号入力パッド。
図及び第４図は同実施例の応用例を示す回路図、第５図
は従来装置の構成図、第６図，第７図は同構成の一部詳
細図である。 １……レジスタ（論理回路）、2,3……論理回路（第1,
第２の制御回路）、21……フラグ回路（第３の制御回
路）、22……クロック、他回路への信号入力パッド。
Claims (6)
- 【請求項１】第１の入力の入力端と出力端と第１のコン
トロール信号の入力端を有した論理回路と、少なくとも
該論理回路の出力及び他の経路からの第２の入力を入力
とし、これら両入力を第２のコントロール信号に応じて
前記両入力のうちのいずれかを選択して導出する第１の
制御回路と、前記第１のコントロール信号と該コントロ
ール信号に対応する他の回路への入力とを共通化した第
３の入力の入力端と、前記第２のコントロール信号に応
じて前記第３の入力を、前記論理回路への第１のコント
ロール信号とするかまたは前記他の回路への入力とする
かの信号選択を行なう第２の制御回路と、前記第１、第
２の制御回路に共通に前記第２のコントロール信号を与
える第３の制御回路とを具備し、前記第３の制御回路に
より、第１の制御回路の入力として前記論理回路の出力
を選択するときは、第１のコントロール信号で前記論理
回路を動作状態とし、前記第２の入力を前記第１の制御
回路への入力とするときは、第１のコントロール信号で
前記論理回路を非動作状態としたことを特徴とする入力
切換装置。 - 【請求項２】前記第１の制御回路は、前記第１の入力と
該入力が前記論理回路を通過した信号とを、前記第２の
コントロール信号に応じて選択的に通過させるものであ
る請求項１に記載の入力切換装置。 - 【請求項３】前記論理回路がレジスタであり、前記第１
のコントロール信号がクロック信号であることを特徴と
する請求項１または２に記載の入力切換装置。 - 【請求項４】前記第２の入力が集積回路パッドからの入
力であることを特徴とする請求項１または２に記載の入
力切換装置。 - 【請求項５】前記第３の制御回路は、不揮発性記憶素子
を含み、該素子の記憶情報に応じて出力が決まるもので
あることを特徴とする請求項１または２に記載の入力切
換装置。 - 【請求項６】それぞれ第１の入力の入力端と出力端と第
１のコントロール信号の入力端を有した複数の論理回路
と、上記複数の論理回路に対応して設けられ、それぞれ
少なくとも各論理回路の出力及び他の経路からの各第２
の入力を入力とし、これら各両入力を各第２のコントロ
ール信号に応じて前記各両入力のうちのいずれかを選択
して導出する複数の第１の制御回路と、前記第１のコン
トロール信号と該コントロール信号に対応する他の回路
への入力とを共通化した第３の入力の入力端と、前記複
数の論理回路に対して１個設けられ、前記各第２のコン
トロール信号に応じて前記第３の入力を、前記複数の論
理回路への共通の第１のコントロール信号とするかまた
は前記他の回路への入力とするかの信号選択を行なう第
２の制御回路と、上記複数の論理回路に対応して設けら
れ、前記複数の第１の制御回路のそれぞれに前記第２の
コントロール信号を与えるとともにこれら第２のコント
ロール信号を前記第２の制御回路に与える複数の第３の
制御回路とを具備し、前記複数の第３の制御回路によ
り、複数の第１の制御回路のうち少なくとも１つの第１
の制御回路の入力として対応する前記論理回路の出力を
選択するときは、第１のコントロール信号で前記複数の
論理回路を動作状態とし、前記各第２の入力を対応する
前記第１の制御回路への入力とするときは、前記第１の
コントロール信号で前記複数の論理回路を非動作状態と
したことを特徴とする入力切換装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051710A JP2566005B2 (ja) | 1989-03-03 | 1989-03-03 | 入力切換装置 |
| US07/486,766 US5017810A (en) | 1989-03-03 | 1990-03-01 | Input switching device used in a logic MOS integrated circuit |
| EP90104036A EP0385482B1 (en) | 1989-03-03 | 1990-03-02 | Input switching device used in a logic mos integrated circuit |
| DE69014352T DE69014352T2 (de) | 1989-03-03 | 1990-03-02 | In einer integrierten MOS-Logikschaltung verwendete Eingangsschalteinrichtung. |
| KR1019900002779A KR930005648B1 (ko) | 1989-03-03 | 1990-03-03 | 입력절환장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051710A JP2566005B2 (ja) | 1989-03-03 | 1989-03-03 | 入力切換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02231813A JPH02231813A (ja) | 1990-09-13 |
| JP2566005B2 true JP2566005B2 (ja) | 1996-12-25 |
Family
ID=12894452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1051710A Expired - Fee Related JP2566005B2 (ja) | 1989-03-03 | 1989-03-03 | 入力切換装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5017810A (ja) |
| EP (1) | EP0385482B1 (ja) |
| JP (1) | JP2566005B2 (ja) |
| KR (1) | KR930005648B1 (ja) |
| DE (1) | DE69014352T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19536226C2 (de) * | 1995-09-28 | 2003-05-08 | Infineon Technologies Ag | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken |
| US5739704A (en) * | 1996-07-22 | 1998-04-14 | Bimba Manufacturing Company | Logic selection circuit |
| US7653168B2 (en) * | 2005-01-12 | 2010-01-26 | Nokia Corporation | Digital clock dividing circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56100525A (en) * | 1980-01-17 | 1981-08-12 | Matsushita Electric Works Ltd | Electronic timer circuit |
| JPS60253315A (ja) * | 1984-05-30 | 1985-12-14 | Nec Corp | 可変遅延回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4717912A (en) * | 1982-10-07 | 1988-01-05 | Advanced Micro Devices, Inc. | Apparatus for producing any one of a plurality of signals at a single output |
| JPS6186855A (ja) * | 1984-09-28 | 1986-05-02 | アドバンスト・マイクロ・デイバイシズ・インコーポレーテツド | 出力ロジツク回路 |
| US4933577A (en) * | 1985-03-22 | 1990-06-12 | Advanced Micro Devices, Inc. | Output circuit for a programmable logic array |
| US4758746A (en) * | 1985-08-12 | 1988-07-19 | Monolithic Memories, Inc. | Programmable logic array with added array of gates and added output routing flexibility |
| US4763020B1 (en) * | 1985-09-06 | 1997-07-08 | Ricoh Kk | Programmable logic device having plural programmable function cells |
| US4789951A (en) * | 1986-05-16 | 1988-12-06 | Advanced Micro Devices, Inc. | Programmable array logic cell |
| JPS63260319A (ja) * | 1987-04-17 | 1988-10-27 | Ricoh Co Ltd | 論理集積回路装置 |
| US4835414A (en) * | 1988-03-14 | 1989-05-30 | Advanced Micro Devices, Inc. | Flexible, reconfigurable terminal pin |
| JPH01259274A (ja) * | 1988-04-08 | 1989-10-16 | Fujitsu Ltd | 集積回路の試験方式 |
| US4879481A (en) * | 1988-09-02 | 1989-11-07 | Cypress Semiconductor Corporation | Dual I/O macrocell for high speed synchronous state machine |
-
1989
- 1989-03-03 JP JP1051710A patent/JP2566005B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-01 US US07/486,766 patent/US5017810A/en not_active Expired - Lifetime
- 1990-03-02 DE DE69014352T patent/DE69014352T2/de not_active Expired - Fee Related
- 1990-03-02 EP EP90104036A patent/EP0385482B1/en not_active Expired - Lifetime
- 1990-03-03 KR KR1019900002779A patent/KR930005648B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56100525A (en) * | 1980-01-17 | 1981-08-12 | Matsushita Electric Works Ltd | Electronic timer circuit |
| JPS60253315A (ja) * | 1984-05-30 | 1985-12-14 | Nec Corp | 可変遅延回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5017810A (en) | 1991-05-21 |
| EP0385482A2 (en) | 1990-09-05 |
| DE69014352T2 (de) | 1995-05-04 |
| JPH02231813A (ja) | 1990-09-13 |
| KR930005648B1 (ko) | 1993-06-23 |
| KR900015458A (ko) | 1990-10-27 |
| EP0385482A3 (en) | 1992-03-04 |
| EP0385482B1 (en) | 1994-11-30 |
| DE69014352D1 (de) | 1995-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5329178A (en) | Integrated circuit device with user-programmable conditional power-down means | |
| KR100223623B1 (ko) | 비휘발성 기억셀용 테스트 회로 | |
| JP2566005B2 (ja) | 入力切換装置 | |
| US5099453A (en) | Configuration memory for programmable logic device | |
| JPS6364088B2 (ja) | ||
| JPH0114739B2 (ja) | ||
| US20030214834A1 (en) | Device that makes it possible to selectively use nonvolatile memory as RAM or ROM | |
| JPH04223617A (ja) | 半導体集積回路装置のインターフェース | |
| JPH01296499A (ja) | 半導体集積回路装置 | |
| US5491825A (en) | Microprocessor having a functionally multiplexed input and output terminal | |
| US5566311A (en) | Semiconductor memory controller for reducing pass through current | |
| JPH0360523A (ja) | センスアンプ回路 | |
| EP0352745A2 (en) | Microprocessor | |
| US7058832B2 (en) | Idle power reduction for state machines | |
| JP2548911B2 (ja) | テスト回路を備えたプログラマブル・ロジツク・デバイス | |
| JP3888571B2 (ja) | モード切替回路 | |
| JP3057710B2 (ja) | 半導体メモリ装置 | |
| JPH0789143B2 (ja) | 半導体集積回路装置 | |
| JP2552316B2 (ja) | Ｃｍｏｓ半導体集積回路 | |
| JPH05173876A (ja) | 増設メモリボード | |
| JPS6326892A (ja) | メモリ装置 | |
| JPS60128717A (ja) | 集積回路装置 | |
| JPH08137757A (ja) | 半導体集積回路装置 | |
| US20010048323A1 (en) | Digital circuit | |
| JPH04347786A (ja) | Ｉｃメモリ内蔵記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |