JPH0360523A - センスアンプ回路 - Google Patents
センスアンプ回路Info
- Publication number
- JPH0360523A JPH0360523A JP1197501A JP19750189A JPH0360523A JP H0360523 A JPH0360523 A JP H0360523A JP 1197501 A JP1197501 A JP 1197501A JP 19750189 A JP19750189 A JP 19750189A JP H0360523 A JPH0360523 A JP H0360523A
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- circuit
- turned
- switch
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Read Only Memory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、プログラマブル・ロジック・アレイ（ＰＬ
Ａ）等のＡＮＤアレイ回路に用いられるセンスアンプ回
路に関する。
Ａ）等のＡＮＤアレイ回路に用いられるセンスアンプ回
路に関する。
［従来の技術］
第４図に示すように、ＰＬＡ等のＡＮＤアレイｌのビッ
トラインにおけるセンスアンプ回路２は、選択スイッチ
３により、オンとなったスイッチＳＷｌを介してＯＥ、
ＣＬＫ等の被選択時に使用されるようになっており、従
来、他の通常の論理を構成するビットラインにおけるセ
ンスアンプと同様、非選択時にも常時電源Ｖｃｃより給
電されている。
トラインにおけるセンスアンプ回路２は、選択スイッチ
３により、オンとなったスイッチＳＷｌを介してＯＥ、
ＣＬＫ等の被選択時に使用されるようになっており、従
来、他の通常の論理を構成するビットラインにおけるセ
ンスアンプと同様、非選択時にも常時電源Ｖｃｃより給
電されている。
［発明が解決しようとする課題］
従って、スイッチＳＷ２がオンで他のＩＣよりの信号が
選択されている場合でも、センスアンプ回路２は、常時
動作状態となっているために消費電流の増加につながっ
ていた。
選択されている場合でも、センスアンプ回路２は、常時
動作状態となっているために消費電流の増加につながっ
ていた。
本発明はＯＥ、ＣＬＫのビットラインにおけるセンスア
ンプ回路の被選択時にのみ自動的に動作状態にすること
により、センスアンプ回路の消費電流を低減しようとす
るものである。
ンプ回路の被選択時にのみ自動的に動作状態にすること
により、センスアンプ回路の消費電流を低減しようとす
るものである。
［課題を解決するための手段］
この発明のセンスアンプ回路は、ＮＤアレイ回路のビッ
トラインに設けられるセンスアンプ及び該センスアンプ
の出力を選択するためのスイッチを備えたセンスアンプ
回路であって、前記センスアンプの電源スイッチを設け
、該センスアンプの出力を選択するスイッチに対するオ
ン信号を用いて前記電源スイッチをオンにすることを特
徴とする。
トラインに設けられるセンスアンプ及び該センスアンプ
の出力を選択するためのスイッチを備えたセンスアンプ
回路であって、前記センスアンプの電源スイッチを設け
、該センスアンプの出力を選択するスイッチに対するオ
ン信号を用いて前記電源スイッチをオンにすることを特
徴とする。
［作用コ
上記センスアンプの出力がスイッチにより選択されると
きは、このスイッチに対するオン信号を用いて電源スイ
ッチがオンにされ、センスアンプは動作状態となるが、
一方、このセンスアンプのスイッチに対してオフ信号が
送出され、該センスアンプのが選択されないときは、前
記オフ信号により、電源スイッチがオフとなり、センス
アンプは無電圧となり電流を消費しなくなる。
きは、このスイッチに対するオン信号を用いて電源スイ
ッチがオンにされ、センスアンプは動作状態となるが、
一方、このセンスアンプのスイッチに対してオフ信号が
送出され、該センスアンプのが選択されないときは、前
記オフ信号により、電源スイッチがオフとなり、センス
アンプは無電圧となり電流を消費しなくなる。
［実施例］
第１図は、本発明のセンスアンプ回路を適用したＰＬＡ
回路の一実施例を示している。センスアンプ２は、トラ
ンジスタＴを介して電源Ｖｃｃに接続されており、この
トランジスタＴのゲートには、選択回路３よりスイッチ
ＳＷＩ 、ＳＷ２に印加される制御信号が入力される。
回路の一実施例を示している。センスアンプ２は、トラ
ンジスタＴを介して電源Ｖｃｃに接続されており、この
トランジスタＴのゲートには、選択回路３よりスイッチ
ＳＷＩ 、ＳＷ２に印加される制御信号が入力される。
上記の構成により、選択回路３よりの制御信号が“Ｈ”
のときは、トランジスタＴがオンとなり、センスアンプ
２は動作状態となり、このセンスアンプ２よりの出力信
号は、オン状態のスイッチＳＷｌを介して後段に導かれ
る。一方、選択信号が“Ｌ”のときは、ＳＷ２がオンと
なり、他のＩＣ回路よりの信号が後段に導かれ、センス
アンプ２は、オフになったトランジスタＴにより、その
給電がしゃ断される。
のときは、トランジスタＴがオンとなり、センスアンプ
２は動作状態となり、このセンスアンプ２よりの出力信
号は、オン状態のスイッチＳＷｌを介して後段に導かれ
る。一方、選択信号が“Ｌ”のときは、ＳＷ２がオンと
なり、他のＩＣ回路よりの信号が後段に導かれ、センス
アンプ２は、オフになったトランジスタＴにより、その
給電がしゃ断される。
第２図は、上記選択回路３の回路例を示している。２１
は、ＦＲＯＭあるいはＥＰＲＯＭのセルであり、プログ
ラムされていなければ導通（オン）状態となるため、■
点の電位は論理的に“Ｌ“となり、■点は“Ｌ”となる
のでスイッチＳＷ２がオンとなる。一方、プログラムさ
れていればセル２１はオフとなり、■点の電位は論理的
に“Ｈ”となり、■点は“Ｈ”となるのでスイッチＳＷ
１がオンとなる。
は、ＦＲＯＭあるいはＥＰＲＯＭのセルであり、プログ
ラムされていなければ導通（オン）状態となるため、■
点の電位は論理的に“Ｌ“となり、■点は“Ｌ”となる
のでスイッチＳＷ２がオンとなる。一方、プログラムさ
れていればセル２１はオフとなり、■点の電位は論理的
に“Ｈ”となり、■点は“Ｈ”となるのでスイッチＳＷ
１がオンとなる。
第３図は、上記センスアンプ２の構成例を示している。
３１はビットラインであり、複数個のＦＲＯＭまたはＥ
ＰＲＯＭのセル３２を介してＧＮＤに接続されている。
ＰＲＯＭのセル３２を介してＧＮＤに接続されている。
３３はワードラインであり、それぞれセル３２のゲート
に接続されている。
に接続されている。
通常の動作時には、ビットライン３１ヘトランジスタ３
４．３５を介して電流が供給され、セル３２が総てオフ
の時には■点の電位は論理的に“Ｈ”となり、出力は“
Ｈ“となる。また、各セル３２のうち１つでもオンとな
ればＧＮＤへ電流が流れ、それ故、電流が消費される。
４．３５を介して電流が供給され、セル３２が総てオフ
の時には■点の電位は論理的に“Ｈ”となり、出力は“
Ｈ“となる。また、各セル３２のうち１つでもオンとな
ればＧＮＤへ電流が流れ、それ故、電流が消費される。
■点の電位は、論理的に“Ｌ”となり、出力は“Ｌ”と
なる。また、電源供給部のトランジスタ３４のゲートに
はフィードバックがかけられており、■点の電位の振れ
を最小限に抑え、高速なセンス動作を可能としている。
なる。また、電源供給部のトランジスタ３４のゲートに
はフィードバックがかけられており、■点の電位の振れ
を最小限に抑え、高速なセンス動作を可能としている。
図中のトランジスタ３５及び３６が第１図におけるトラ
ンジスタＴに相当し、これらのトランジスタにより、セ
ンスアンプ２の出力の被選択時には、選択回路３よりの
制御信号が“Ｈ”であることより、トランジスタ３６が
オフ、トランジスタ３５がオンとなり、先に説明した通
常のセンス動作を行うが、このセンスアンプ２の出力が
使用されない場合には、前記制御信号が“Ｌ”となって
おり、トランジスタ３６がオン、トランジスタ３５がオ
フとなり、■点の電位はトランジスタ３６より供給され
る電流により強制的に“Ｈ”となり、トランジスタ３４
はオフ、出力は“Ｈ”に固定される。また、ビットライ
ン３１へのラインがオフすることにより、電流消費をＯ
にすることが可能となる。
ンジスタＴに相当し、これらのトランジスタにより、セ
ンスアンプ２の出力の被選択時には、選択回路３よりの
制御信号が“Ｈ”であることより、トランジスタ３６が
オフ、トランジスタ３５がオンとなり、先に説明した通
常のセンス動作を行うが、このセンスアンプ２の出力が
使用されない場合には、前記制御信号が“Ｌ”となって
おり、トランジスタ３６がオン、トランジスタ３５がオ
フとなり、■点の電位はトランジスタ３６より供給され
る電流により強制的に“Ｈ”となり、トランジスタ３４
はオフ、出力は“Ｈ”に固定される。また、ビットライ
ン３１へのラインがオフすることにより、電流消費をＯ
にすることが可能となる。
以上の関係を表にまとめる。
表１
［発明の効果］
本発明を使用することにより、ＰＡＬＳＰＬＡ等のＡＮ
ＤＮレアレイ中Ｅ、ＣＬＫ等に使用するビットラインの
センスアンプ回路をその未使用時にパワーダウンさせる
ことが自動的に可能となり。
ＤＮレアレイ中Ｅ、ＣＬＫ等に使用するビットラインの
センスアンプ回路をその未使用時にパワーダウンさせる
ことが自動的に可能となり。
ＩＣの消費電流を低減させることができる。
第１図はこの発明のセンスアンプ回路を適用したＰＬＡ
回路の一実施例を示す制御ブロック図、第２図は、第１
図における選択回路の一例を示す回路図、第３図は、第
１図における、センスアンプの一例を示す回路固渋、第
４図は、従来のセンスアンプ回路よりなるＰＬＡ回路を
示す図である。 １・・・ＡＮＤアレイ、２・・・センスアンプ、３・・
・選択回路、Ｔ・・・トランジスタ、ＳＷｌ 、ＳＷ２
・・・スイッチ。
回路の一実施例を示す制御ブロック図、第２図は、第１
図における選択回路の一例を示す回路図、第３図は、第
１図における、センスアンプの一例を示す回路固渋、第
４図は、従来のセンスアンプ回路よりなるＰＬＡ回路を
示す図である。 １・・・ＡＮＤアレイ、２・・・センスアンプ、３・・
・選択回路、Ｔ・・・トランジスタ、ＳＷｌ 、ＳＷ２
・・・スイッチ。
Claims (1)
- （１）ＡＮＤアレイ回路のビットラインに設けられるセ
ンスアンプ及び該センスアンプの出力を選択するための
スイッチを備えたセンスアンプ回路であって、前記セン
スアンプの電源スイッチを設け、該センスアンプの出力
を選択するスイッチに対するオン信号を用いて前記電源
スイッチをオンにすることを特徴とするセンスアンプ回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1197501A JP2760851B2 (ja) | 1989-07-28 | 1989-07-28 | センスアンプ回路 |
| US07/556,842 US5079449A (en) | 1989-07-28 | 1990-07-23 | Sense amplifier circuit having a power supply switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1197501A JP2760851B2 (ja) | 1989-07-28 | 1989-07-28 | センスアンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360523A true JPH0360523A (ja) | 1991-03-15 |
| JP2760851B2 JP2760851B2 (ja) | 1998-06-04 |
Family
ID=16375524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1197501A Expired - Fee Related JP2760851B2 (ja) | 1989-07-28 | 1989-07-28 | センスアンプ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5079449A (ja) |
| JP (1) | JP2760851B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345112A (en) * | 1992-09-14 | 1994-09-06 | Cypress Semiconductor Corporation | Integrated circuit with programmable speed/power adjustment |
| GB2286271B (en) * | 1994-01-31 | 1998-02-18 | Advanced Risc Mach Ltd | Data memory with sense amplifier |
| JP3770836B2 (ja) * | 2002-01-23 | 2006-04-26 | 株式会社ルネサステクノロジ | 高速に電源スイッチのオンオフが可能な論理回路及び同論理回路における電流低減方法 |
| US7888962B1 (en) | 2004-07-07 | 2011-02-15 | Cypress Semiconductor Corporation | Impedance matching circuit |
| US8036846B1 (en) | 2005-10-20 | 2011-10-11 | Cypress Semiconductor Corporation | Variable impedance sense architecture and method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2554475B2 (ja) * | 1986-09-11 | 1996-11-13 | 株式会社リコー | プログラマブル・ロジツク・デバイス |
| JPS63260319A (ja) * | 1987-04-17 | 1988-10-27 | Ricoh Co Ltd | 論理集積回路装置 |
| JPH01109921A (ja) * | 1987-10-23 | 1989-04-26 | Ricoh Co Ltd | プログラマブルロジックアレイ |
| US4982363A (en) * | 1988-12-05 | 1991-01-01 | Motorola, Inc. | Sensing structure for single ended input |
| US4959564A (en) * | 1989-01-06 | 1990-09-25 | Sgs-Thomson Microelectronics, Inc. | Sense amplifier power down circuitry for programmable logic device |
-
1989
- 1989-07-28 JP JP1197501A patent/JP2760851B2/ja not_active Expired - Fee Related
-
1990
- 1990-07-23 US US07/556,842 patent/US5079449A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2760851B2 (ja) | 1998-06-04 |
| US5079449A (en) | 1992-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5969543A (en) | Input signal interface with independently controllable pull-up and pull-down circuitry | |
| US4680487A (en) | Input/output port including auxiliary low-power transistors | |
| CA2033020C (en) | C-mos differential sense amplifier | |
| JPS6447126A (en) | Programming circuit for programmable logic array i/o cell | |
| JP2000101024A (ja) | 内部電源電圧発生回路 | |
| EP1170749B1 (en) | Semiconductor device | |
| JP2734551B2 (ja) | 電源電圧変換回路 | |
| JPH0360523A (ja) | センスアンプ回路 | |
| JP2872074B2 (ja) | デジタル・アナログ変換装置 | |
| JPH0432092A (ja) | 半導体集積メモリ回路 | |
| US5563527A (en) | Power-managed sense amplifier for programmable logic device | |
| WO2004055821A3 (en) | Architecture for high-speed magnetic memories | |
| US5530384A (en) | Sense amplifier having selectable power and speed modes | |
| JPH0730408A (ja) | 半導体集積回路 | |
| JP2912158B2 (ja) | 信号線切替回路 | |
| US5631583A (en) | Sense amplifier for programmable logic device having selectable power modes | |
| EP0352524B1 (en) | EPROM low voltage sense amplifier | |
| KR940005690B1 (ko) | 전류미러 센스증폭기 | |
| KR19990086673A (ko) | 뱅크 동작제어에 의한 전력절감형 메모리 소자 | |
| JP3057710B2 (ja) | 半導体メモリ装置 | |
| KR100239882B1 (ko) | 기입 동작시 소모되는 전류를 줄이기 위한 워드라인 구동회로 및 이를 이용한 sram 장치 | |
| KR100250028B1 (ko) | 디램의 리던던시 워드라인 구동회로 | |
| JPH07106918A (ja) | 入出力装置 | |
| JPH0217705A (ja) | 電源電圧変換回路 | |
| JPH09312097A (ja) | ワードドライバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |