JPH0217705A - 電源電圧変換回路 - Google Patents
電源電圧変換回路Info
- Publication number
- JPH0217705A JPH0217705A JP63168387A JP16838788A JPH0217705A JP H0217705 A JPH0217705 A JP H0217705A JP 63168387 A JP63168387 A JP 63168387A JP 16838788 A JP16838788 A JP 16838788A JP H0217705 A JPH0217705 A JP H0217705A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage conversion
- conversion circuit
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 52
- 230000004913 activation Effects 0.000 abstract description 3
- 230000000415 inactivating effect Effects 0.000 abstract 3
- 230000003213 activating effect Effects 0.000 abstract 1
- 230000002779 inactivation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 230000009849 deactivation Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電源電圧変換回路に関し、特に外部電源から与
えられた電圧を変換しである値の電圧を得る電源電圧変
換回路に関する。
えられた電圧を変換しである値の電圧を得る電源電圧変
換回路に関する。
第６図は従来の差動増幅器を用いた電源電圧変換回路の
一例を示す回路図である。
一例を示す回路図である。
第６図では差動増幅器としてオペアンプが例として用い
られている。この電源電圧変換回路は例えば大負荷容量
を持つパスラインのある電圧値への充電及びその電圧値
の維持といったような用途に用いられる。各ブロックの
役割を説明すると、まず外部電源電圧（以下Ｖｃｃ）を
レファレンス電圧発生回路６１によっである所望の値の
レファレンス電圧（以下Ｖ、Ｅ、）に変換する。そのＶ
ＲＥＦをオペアンプ６２の反転入力端子（−）に入れ、
そのオフアンプ６２と負荷ドライバ６３（図ではソース
がＶｃ、、ゲートがオペアンプの出力、ドレインが電源
電圧変換回路の出力である変換電圧ノード（以下１ｎｔ
Ｖｃｃ）に接続されたＰチャネル型ＭＯ３）ランジスタ
）からなり、パスライン等の充電及び定電圧の維持を行
う。
られている。この電源電圧変換回路は例えば大負荷容量
を持つパスラインのある電圧値への充電及びその電圧値
の維持といったような用途に用いられる。各ブロックの
役割を説明すると、まず外部電源電圧（以下Ｖｃｃ）を
レファレンス電圧発生回路６１によっである所望の値の
レファレンス電圧（以下Ｖ、Ｅ、）に変換する。そのＶ
ＲＥＦをオペアンプ６２の反転入力端子（−）に入れ、
そのオフアンプ６２と負荷ドライバ６３（図ではソース
がＶｃ、、ゲートがオペアンプの出力、ドレインが電源
電圧変換回路の出力である変換電圧ノード（以下１ｎｔ
Ｖｃｃ）に接続されたＰチャネル型ＭＯ３）ランジスタ
）からなり、パスライン等の充電及び定電圧の維持を行
う。
例えば１ｎｔＶｃｃの電位がＶＲＥＦよりも低くなると
オペアンプ６２の出力はローレベルへと向い、従って、
負荷ドライバ６３のＰＭＯＳトランジスタが導通して１
ｎｔＶｃｃへ電流が供給され、１ｎｔＶｃｃの電位が上
がる。逆に１ｎｔＶ（Ｂ（、の電位がＶＲＥＦよりも高
くなるとオペアンプ６２の出力が高電位になりｉ ｎ
ｔ ＶＣＣへの電流の供給が止まる。
オペアンプ６２の出力はローレベルへと向い、従って、
負荷ドライバ６３のＰＭＯＳトランジスタが導通して１
ｎｔＶｃｃへ電流が供給され、１ｎｔＶｃｃの電位が上
がる。逆に１ｎｔＶ（Ｂ（、の電位がＶＲＥＦよりも高
くなるとオペアンプ６２の出力が高電位になりｉ ｎ
ｔ ＶＣＣへの電流の供給が止まる。
この一連の動作により１ｎｔＶｃｃレベルが変換電圧に
保たれるのである。
保たれるのである。
しかし、第６図に示したような従来の電源電圧変換回路
を用いて大きな負荷容量をもつパスライン等を定電圧に
充電あるいは維持を行う時には、差動増幅器に多大な電
流を供給していなければならない、従ってこの差動増幅
器に電流を供給するトランジスタも電流駆動能力のある
ものにする必要がある。これは、例えばこの電源電圧変
換回路をＤＲＡＭのビット線のハイレベルの供給に応用
すると、実際に変換電圧に必要とされるのはセンスアン
プ起動時であるといっなように全回路動作のうちのある
特定の期間だけである場合にはスタンバイ時の消費電力
の浪費につながる。
を用いて大きな負荷容量をもつパスライン等を定電圧に
充電あるいは維持を行う時には、差動増幅器に多大な電
流を供給していなければならない、従ってこの差動増幅
器に電流を供給するトランジスタも電流駆動能力のある
ものにする必要がある。これは、例えばこの電源電圧変
換回路をＤＲＡＭのビット線のハイレベルの供給に応用
すると、実際に変換電圧に必要とされるのはセンスアン
プ起動時であるといっなように全回路動作のうちのある
特定の期間だけである場合にはスタンバイ時の消費電力
の浪費につながる。
この問題の解決策としては、既に用いられている方法と
して、１９８６年発行のアイ・イー・イー・イー、ジャ
ーナル・オフ・ソリッド・ステート・サーキット第２１
巻の５ （Ｉ Ｅ Ｅ Ｅ 、Ｊｏｕｒｎａｌｏｆ ５
ｏｌｉｄ ５ｔａｔｅ Ｃ１ｒｃｕｉｔ ｖｏｌ、 ５
Ｃ−２１Ｎｏ 。
して、１９８６年発行のアイ・イー・イー・イー、ジャ
ーナル・オフ・ソリッド・ステート・サーキット第２１
巻の５ （Ｉ Ｅ Ｅ Ｅ 、Ｊｏｕｒｎａｌｏｆ ５
ｏｌｉｄ ５ｔａｔｅ Ｃ１ｒｃｕｉｔ ｖｏｌ、 ５
Ｃ−２１Ｎｏ 。
５）６０８ページのＦｉｇ、７に示されているものがあ
る。この文献の例は前述のように電源電圧変換回路をＤ
ＲＡＭのビット線電位の供給に応用したものであるが、
その概念を第７図で説明する。
る。この文献の例は前述のように電源電圧変換回路をＤ
ＲＡＭのビット線電位の供給に応用したものであるが、
その概念を第７図で説明する。
第７図は第６図に示した従来例の改良形を示す回路図で
ある。まず、センスアンプ起動時、すなわち変換電圧（
本例では３．５ Ｖ ）が必要な時にはクロックφをロ
ーレベルにおとし、トランジスタＱ１（コンダクタンス
大）を導通させてアンプに大電流を供給して大負荷の駆
動を行う。一方、センスが終了し、もはや変換電圧を必
要としない時にはクロックφをハイレベルにしてアンプ
に流れる電流をトランジスタＱ２（コンダクタンス小）
による分、のみにし、消費電流を小さくしている。
ある。まず、センスアンプ起動時、すなわち変換電圧（
本例では３．５ Ｖ ）が必要な時にはクロックφをロ
ーレベルにおとし、トランジスタＱ１（コンダクタンス
大）を導通させてアンプに大電流を供給して大負荷の駆
動を行う。一方、センスが終了し、もはや変換電圧を必
要としない時にはクロックφをハイレベルにしてアンプ
に流れる電流をトランジスタＱ２（コンダクタンス小）
による分、のみにし、消費電流を小さくしている。
しかしながら、第７図に示した従来回路ではトランジス
タＱ１が非導通状態となった瞬間に、出力ノードＯＵＴ
の電位が下がってしまう、そして、この時トランジスタ
Ｑ２の電流供給能力が小さいため、出力ノードＯＵＴの
レベルは再度トランジスタＱ１が導通しない限りハイに
ならない、このことにより、次にこの電源電圧変換回路
を用いる際にドライバトランジスタＱＤが導通となって
いるために１ｎｔＶｃｃレベルが所望の変換電圧を越え
る高電位になる。すると前記のメモリへの応用の例で、
１ｎｔＶ（、ｃを介して必要以上の高電圧が変換電圧と
して耐圧の小さいメモリセル部のトランジスタに供給さ
れてしまい、トランジスタの破壊を引き起こすという重
゛大な問題を生ずる。
タＱ１が非導通状態となった瞬間に、出力ノードＯＵＴ
の電位が下がってしまう、そして、この時トランジスタ
Ｑ２の電流供給能力が小さいため、出力ノードＯＵＴの
レベルは再度トランジスタＱ１が導通しない限りハイに
ならない、このことにより、次にこの電源電圧変換回路
を用いる際にドライバトランジスタＱＤが導通となって
いるために１ｎｔＶｃｃレベルが所望の変換電圧を越え
る高電位になる。すると前記のメモリへの応用の例で、
１ｎｔＶ（、ｃを介して必要以上の高電圧が変換電圧と
して耐圧の小さいメモリセル部のトランジスタに供給さ
れてしまい、トランジスタの破壊を引き起こすという重
゛大な問題を生ずる。
本発明の目的は上記問題点を解決し、本電源電圧変換回
路を内部のスイッチによって非活性化した時にもオペア
ンプの出力ノードＯＵＴのレベルをハイレベルに保ち、
ドライバトランジスタＱＤを非導通にしておくことによ
り、１ｎｔＶｃｃレベルを定電圧にしておく電源電圧変
換回路を提供することにある。
路を内部のスイッチによって非活性化した時にもオペア
ンプの出力ノードＯＵＴのレベルをハイレベルに保ち、
ドライバトランジスタＱＤを非導通にしておくことによ
り、１ｎｔＶｃｃレベルを定電圧にしておく電源電圧変
換回路を提供することにある。
本発明の電源電圧変換回路は、レファレンス電圧発生回
路と差動増幅器と負荷ドライブ回路とを備え、前記差動
増幅器の一方の入力端子に前記レファレンス電圧発生回
路からの出力を、もう一方の入力端子に電源電圧変換回
路の出力をフィードバック入力し、前記差動増幅器の出
力を前記負荷ドライブ回路の入力としてなる電源電圧変
換回路において、前記差動増幅器はこの差動増幅器の動
作／非動作を制御するためのスイッチを内蔵し且つこの
スイッチは差動増幅器非動作時に前記負荷ドライブ回路
が働かないように設けられていることを特徴とする。
路と差動増幅器と負荷ドライブ回路とを備え、前記差動
増幅器の一方の入力端子に前記レファレンス電圧発生回
路からの出力を、もう一方の入力端子に電源電圧変換回
路の出力をフィードバック入力し、前記差動増幅器の出
力を前記負荷ドライブ回路の入力としてなる電源電圧変
換回路において、前記差動増幅器はこの差動増幅器の動
作／非動作を制御するためのスイッチを内蔵し且つこの
スイッチは差動増幅器非動作時に前記負荷ドライブ回路
が働かないように設けられていることを特徴とする。
本発明の電源電圧変換回路は、変換電圧必要時には内部
スイッチによって本回路を活性化して定電圧を供給し、
逆に変換電圧を要しない場合には内部スイッチを遮断し
て本回路を非活性化し回路に流れる電流を節約するとと
もに、その時負荷ドライブ部の回路を働かせないように
前記内部スイ。
スイッチによって本回路を活性化して定電圧を供給し、
逆に変換電圧を要しない場合には内部スイッチを遮断し
て本回路を非活性化し回路に流れる電流を節約するとと
もに、その時負荷ドライブ部の回路を働かせないように
前記内部スイ。
ッチを設ける。それによって、電源電圧変換回路非活性
時に必要以上の高電位を本回路の出力である変換電圧ノ
ードに与えないようにすることにより、消費電力削減を
はかるとともに本電源電圧変換回路を内蔵する回路の正
常な動作を保証するものである。
時に必要以上の高電位を本回路の出力である変換電圧ノ
ードに与えないようにすることにより、消費電力削減を
はかるとともに本電源電圧変換回路を内蔵する回路の正
常な動作を保証するものである。
次に、本発明の実施例について第１図〜第５図を参照し
て説明する。
て説明する。
第１図、第２図、第３図は本発明の電源電圧変換回路の
第１．第２．第３の実施例を示す回路図、第４図、第５
図は本発明の電源電圧変換回路に用いられる差動増幅器
の第１．第２の例を示す回路図である。
第１．第２．第３の実施例を示す回路図、第４図、第５
図は本発明の電源電圧変換回路に用いられる差動増幅器
の第１．第２の例を示す回路図である。
第１図に示す第１の実施例と第２図に示す第２の実施例
は差動増幅器として差動入力部にＰチャネル型Ｍ Ｉ
５ＦＥＴであるようなカレントミラー型アンプを用いた
例、第３図に示す第３の実施例は差動入力部がＮチャネ
ル型ＭＩＳＦＥＴであるようなカレントミラー型アンプ
を用いた例である。
は差動増幅器として差動入力部にＰチャネル型Ｍ Ｉ
５ＦＥＴであるようなカレントミラー型アンプを用いた
例、第３図に示す第３の実施例は差動入力部がＮチャネ
ル型ＭＩＳＦＥＴであるようなカレントミラー型アンプ
を用いた例である。
まず第１図で、第１のブロックはＶＲＥＦを発生するレ
ファレンス電圧発生回路１１、第２のブロックは本回路
の出力の１ｎｔＶｃｃとレファレンス電圧発生回路１１
により発生しなＶ 、、、の差電圧を増幅して出力する
差動増幅器１２、第３のブロックは１ｎｔＶｃｃのノー
ドへ電流を供給し負荷を駆動するドライバ回路１３であ
る。レファレンス電圧発生回路は外部から与えられるＶ
ＣＣを変換しである値の■λεＦを提供する回路であれ
ばどんな形式の回路でもよい、また、差動増幅器は第１
の実施例ではＭＩＳＦＥＴにより構成されるカレントミ
ラー型アンプが用いられているが、実際には差動増幅器
であればどのような回路でもよく、第４図に示すような
バイポーラトランジスタから構成されるアンプを用いて
もよいし、第５図に示すようなカレントミラー型でない
定電流回路を用いたアンプでもよい、また、バイポーラ
トランジスタとＭＩＳＦＥＴ複合の回路で構成されたア
ンプでもよい、第５図に示す例ではアンプの定電流回路
部５１として単純な抵抗Ｒを用いている。ドライバ回路
は外部電源より内部電源線１ｎｔＶｃｃに電流を供給す
る回路で、第１の実施例ではＰチャネル型ＭＩＳＦＥＴ
が例示されているが、これも上記目的を果たすものであ
ればＮチャネル型ＭＩＳＦＥＴでも、バイポーラトラン
ジスタでも、あるいは複数のトランジスタからなる回路
を用いてもよい。
ファレンス電圧発生回路１１、第２のブロックは本回路
の出力の１ｎｔＶｃｃとレファレンス電圧発生回路１１
により発生しなＶ 、、、の差電圧を増幅して出力する
差動増幅器１２、第３のブロックは１ｎｔＶｃｃのノー
ドへ電流を供給し負荷を駆動するドライバ回路１３であ
る。レファレンス電圧発生回路は外部から与えられるＶ
ＣＣを変換しである値の■λεＦを提供する回路であれ
ばどんな形式の回路でもよい、また、差動増幅器は第１
の実施例ではＭＩＳＦＥＴにより構成されるカレントミ
ラー型アンプが用いられているが、実際には差動増幅器
であればどのような回路でもよく、第４図に示すような
バイポーラトランジスタから構成されるアンプを用いて
もよいし、第５図に示すようなカレントミラー型でない
定電流回路を用いたアンプでもよい、また、バイポーラ
トランジスタとＭＩＳＦＥＴ複合の回路で構成されたア
ンプでもよい、第５図に示す例ではアンプの定電流回路
部５１として単純な抵抗Ｒを用いている。ドライバ回路
は外部電源より内部電源線１ｎｔＶｃｃに電流を供給す
る回路で、第１の実施例ではＰチャネル型ＭＩＳＦＥＴ
が例示されているが、これも上記目的を果たすものであ
ればＮチャネル型ＭＩＳＦＥＴでも、バイポーラトラン
ジスタでも、あるいは複数のトランジスタからなる回路
を用いてもよい。
ここで、本発明の特徴的な点について説明する。
第１の実施例では、本電源電圧変換回路の動作／非動作
を制御するスイッチをドライバがＰチャネル型ＭＩＳＦ
ＥＴの場合差動増幅器の出力のノードと接地点の間に設
けている。こうすることにより、本発明の主旨の一つで
ある「差動増幅器非活性時に負荷ドライブ回路が働かな
い」構造のうちの一つを達成できたことになる。逆に、
ドライバがＮチャネル型ＭＩＳＦＥＴの場合はス、イッ
チを差動増幅器出力ノードと電源の間に入れる。ドライ
バにバイポーラを用いる時も同様の考慮を払う０本実施
例ではソースを接地点に、トレインを差動増幅器のく本
発明のスイッチを設けない場合における）接地点に接続
されるノードに、そしてゲートに本電源電圧変換回路の
動作／非動作を制御するクロックφを入れたＮチャネル
型ＭＩＳＦＥＴがこのスイッチＱＳＷに相当する。この
ようにスイッチを設けると、ＱＳＷが非導通になった際
にはオペアンプの出力ノードＯＵＴの電位は高くなり、
ドライバトランジスタＱＤは非導通となり１ｎｔＶｃｃ
へ電流が流れ込むことはない、第２の実施例は第１の実
施例と異なる方法でスイッチを設けた例である。本実施
例では電源電圧変換回路の動作／非動作を制御するスイ
ッチＱＳＷ、ＱＳＷ′を差動増幅器２２の差動入力部と
定電流回路部の間に設けている０本実施例でも、スイッ
チＱＳＷ及びＱＳＷ’が非導通になる際の１ｎｔＶＣＣ
への電流の流れ込みはない。
を制御するスイッチをドライバがＰチャネル型ＭＩＳＦ
ＥＴの場合差動増幅器の出力のノードと接地点の間に設
けている。こうすることにより、本発明の主旨の一つで
ある「差動増幅器非活性時に負荷ドライブ回路が働かな
い」構造のうちの一つを達成できたことになる。逆に、
ドライバがＮチャネル型ＭＩＳＦＥＴの場合はス、イッ
チを差動増幅器出力ノードと電源の間に入れる。ドライ
バにバイポーラを用いる時も同様の考慮を払う０本実施
例ではソースを接地点に、トレインを差動増幅器のく本
発明のスイッチを設けない場合における）接地点に接続
されるノードに、そしてゲートに本電源電圧変換回路の
動作／非動作を制御するクロックφを入れたＮチャネル
型ＭＩＳＦＥＴがこのスイッチＱＳＷに相当する。この
ようにスイッチを設けると、ＱＳＷが非導通になった際
にはオペアンプの出力ノードＯＵＴの電位は高くなり、
ドライバトランジスタＱＤは非導通となり１ｎｔＶｃｃ
へ電流が流れ込むことはない、第２の実施例は第１の実
施例と異なる方法でスイッチを設けた例である。本実施
例では電源電圧変換回路の動作／非動作を制御するスイ
ッチＱＳＷ、ＱＳＷ′を差動増幅器２２の差動入力部と
定電流回路部の間に設けている０本実施例でも、スイッ
チＱＳＷ及びＱＳＷ’が非導通になる際の１ｎｔＶＣＣ
への電流の流れ込みはない。
第３の実施例は第１及び第２の実施例と異なり、オペア
ンプへの電流供給トランジスタＱ１が差動部分と接地点
の間に入っている例である。このタイプのオペアンプを
使用した場合、ＰチャネルＭＩＳＦＥＴのドライバ回路
１３を駆動するようなこれまでの例ではオペアンプへの
電流供給トランジスタＱ１がそのまま電源電圧変換回路
の制御スイッチになり得、電流供給トランジスタＱ１の
ゲートにクロックφを入れることによってそのまま本電
源電圧変換回路の活性／非活性を制御するスイッチとな
り得るので、第１または第２の実施例のように従来の電
源電圧変換回路にトランジスタを新たに付は加えること
なく本発明の効果を得ることができる。
ンプへの電流供給トランジスタＱ１が差動部分と接地点
の間に入っている例である。このタイプのオペアンプを
使用した場合、ＰチャネルＭＩＳＦＥＴのドライバ回路
１３を駆動するようなこれまでの例ではオペアンプへの
電流供給トランジスタＱ１がそのまま電源電圧変換回路
の制御スイッチになり得、電流供給トランジスタＱ１の
ゲートにクロックφを入れることによってそのまま本電
源電圧変換回路の活性／非活性を制御するスイッチとな
り得るので、第１または第２の実施例のように従来の電
源電圧変換回路にトランジスタを新たに付は加えること
なく本発明の効果を得ることができる。
以上の説明から明らかなように、本発明の電源電圧変換
回路を用いることにより、従来の電源電圧変換回路より
も消費電力の大幅な削減をはかれる。すなわち、「従来
の技術」の項で記した本電源電圧変換回路のメモリへの
応用では、本回路を必要とするビット線の充電時のみ電
流を消費し、それ以外の時にはトランジスタのリーク等
による極く小さい電流を無視すれば消費電流がゼロとな
るので、従来の電源電圧変換回路を用いたものと比べ、
大きく消費電力を削減することができる。
回路を用いることにより、従来の電源電圧変換回路より
も消費電力の大幅な削減をはかれる。すなわち、「従来
の技術」の項で記した本電源電圧変換回路のメモリへの
応用では、本回路を必要とするビット線の充電時のみ電
流を消費し、それ以外の時にはトランジスタのリーク等
による極く小さい電流を無視すれば消費電流がゼロとな
るので、従来の電源電圧変換回路を用いたものと比べ、
大きく消費電力を削減することができる。
それと同時に、電源電圧変換回路の活性／非活性切替え
時に必要以上の高電位を与えることがなく定電圧を供給
できるという効果が得られる。
時に必要以上の高電位を与えることがなく定電圧を供給
できるという効果が得られる。
第１図、第２図、第３図は本発明の電源電圧変換回路の
第１．第２．第３の実施例を示す回路図、第４図、第５
図は本発明の電源電圧変換回路に用いられる差動増幅器
の第１．第２の例を示す回路図、第６図は従来の差動増
幅器を用いた電源電圧変換回路の一例を示す回路図、第
７図は第６図に示した従来例の改良形を示す回路図であ
る。 １１・・・レファレンス電圧発生回路、１２．２２゜３
２・・・差動増幅器、１３・・・ドライバ回路、４１゜
５１・・・定電流回路部、４２・・・差動入力部、ＱＳ
Ｗ。 ＱＳＷ’・・・スイッチ、Ｑｌ・・・電流供給トランジ
スタ、ＱＤ・・・ドライバトランジスタ。
第１．第２．第３の実施例を示す回路図、第４図、第５
図は本発明の電源電圧変換回路に用いられる差動増幅器
の第１．第２の例を示す回路図、第６図は従来の差動増
幅器を用いた電源電圧変換回路の一例を示す回路図、第
７図は第６図に示した従来例の改良形を示す回路図であ
る。 １１・・・レファレンス電圧発生回路、１２．２２゜３
２・・・差動増幅器、１３・・・ドライバ回路、４１゜
５１・・・定電流回路部、４２・・・差動入力部、ＱＳ
Ｗ。 ＱＳＷ’・・・スイッチ、Ｑｌ・・・電流供給トランジ
スタ、ＱＤ・・・ドライバトランジスタ。
Claims (1)
- レファレンス電圧発生回路と差動増幅器と負荷ドライブ
回路とを備え、前記差動増幅器の一方の入力端子に前記
レファレンス電圧発生回路からの出力を、もう一方の入
力端子に電源電圧変換回路の出力をフィードバック入力
し、前記差動増幅器の出力を前記負荷ドライブ回路の入
力としてなる電源電圧変換回路において、前記差動増幅
器はこの差動増幅器の動作／非動作を制御するためのス
イッチを内蔵し且つこのスイッチは差動増幅器非動作時
に前記負荷ドライブ回路が働かないように設けられてい
ることを特徴とする電源電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168387A JP2643325B2 (ja) | 1988-07-05 | 1988-07-05 | 電源電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168387A JP2643325B2 (ja) | 1988-07-05 | 1988-07-05 | 電源電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0217705A true JPH0217705A (ja) | 1990-01-22 |
| JP2643325B2 JP2643325B2 (ja) | 1997-08-20 |
Family
ID=15867164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168387A Expired - Lifetime JP2643325B2 (ja) | 1988-07-05 | 1988-07-05 | 電源電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643325B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5934432A (ja) * | 1982-08-23 | 1984-02-24 | Toyota Motor Corp | 内燃機関の空燃比制御装置 |
| US6976378B2 (en) | 2000-02-17 | 2005-12-20 | Sanoh Kogyo Kabushiki Kaisha | Bending machine |
| US7776194B2 (en) | 2004-04-16 | 2010-08-17 | Denso Corporation | Gas concentration measuring apparatus designed to compensate for output error |
-
1988
- 1988-07-05 JP JP63168387A patent/JP2643325B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5934432A (ja) * | 1982-08-23 | 1984-02-24 | Toyota Motor Corp | 内燃機関の空燃比制御装置 |
| JPH0415386B2 (ja) * | 1982-08-23 | 1992-03-17 | Toyota Motor Co Ltd | |
| US6976378B2 (en) | 2000-02-17 | 2005-12-20 | Sanoh Kogyo Kabushiki Kaisha | Bending machine |
| US7269988B2 (en) | 2000-02-17 | 2007-09-18 | Sanoh Kogyo Kabushiki Kaisha | Bending machine |
| US7776194B2 (en) | 2004-04-16 | 2010-08-17 | Denso Corporation | Gas concentration measuring apparatus designed to compensate for output error |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2643325B2 (ja) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2022056B1 (en) | Sram leakage reduction circuit | |
| US5526253A (en) | Low power voltage boost circuit with regulated output | |
| KR100298584B1 (ko) | 내부전원전압발생회로 | |
| US20080061881A1 (en) | Differential amplifier circuit, voltage regulator using the differential amplifier circuit, and method for controlling the differential amplifier circuit | |
| JPH03290895A (ja) | 半導体集積回路装置 | |
| KR980004992A (ko) | 전류/전압 변화기와 이를 이용하는 센스 증폭기 및 센싱방법 | |
| KR970059867A (ko) | 전원 강압 회로 및 반도체 장치 | |
| JP2734551B2 (ja) | 電源電圧変換回路 | |
| US7843183B2 (en) | Real time clock (RTC) voltage regulator and method of regulating an RTC voltage | |
| JP2003114727A (ja) | 電源回路 | |
| JPH0217705A (ja) | 電源電圧変換回路 | |
| KR20030097024A (ko) | 외부 전압의 변화에 무관하게 안정된 출력 전압을발생하는 어레이용 내부전압 발생회로 | |
| JPH1074394A (ja) | 半導体記憶装置 | |
| JP2737943B2 (ja) | 電源電圧変換回路 | |
| KR960038968A (ko) | 반도체 메모리장치의 전원전압발생회로 | |
| JP2643325C (ja) | ||
| JP3540872B2 (ja) | 起動回路 | |
| KR980004960A (ko) | 누설 전류를 줄이는 기능을 갖는 디램 | |
| KR100506046B1 (ko) | 내부전압 발생장치 | |
| KR100312478B1 (ko) | 고전압 발생기 | |
| KR100434967B1 (ko) | 센스 앰프 구동장치 | |
| KR20000038583A (ko) | 내부전압 발생장치 | |
| JPH03288218A (ja) | 半導体集積回路装置 | |
| KR20030054216A (ko) | 반도체기억소자의 이중 중간 전압 발생기 | |
| KR20000073199A (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |