JP2643325C - - Google Patents
Info
- Publication number
- JP2643325C JP2643325C JP2643325C JP 2643325 C JP2643325 C JP 2643325C JP 2643325 C JP2643325 C JP 2643325C
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- supply voltage
- differential amplifier
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 37
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000002779 inactivation Effects 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電源電圧変換回路に関し、特に外部電源から与えられた電圧を変換し
てある値の電圧を得る電源電圧変換回路に関する。 〔従来の技術〕 第６図は従来の差動増幅器を用いた電源電圧変換回路の一例を示す回路図であ
る。 第６図では差動増幅器としてオペアンプが例として用いられている。この電源
電圧変換回路は例えば大負荷容量を持つバスラインのある電圧値への充電及びそ
の電圧値の維持といったような用途に用いられる。各ブロックの役割を説明する
と、まず外部電源電圧（以下Ｖcc）をレファレンス電圧発生回路61によってある
所望の値のレファレンス電圧（以下ＶＲＥＦ）に変換する。そのＶＲＥＦをオペ
アンプ62の反転入力端子（−）に入れ、そのオペアンプ62と負荷ドライバ63（図
ではソースがＶＣＣ,ゲートがオペアンプの出力，ドレインげ電源電圧変換回路
の出力である変換電圧ノード（以下intＶＣＣに接続されたＰチャネル型ＭＯＳ
トランジスタ）からなり、バスライン等の充電及び定電圧の維持を行う。 例えばintＶＣＣの電位がＶＲＥＦよりも低くなるとオペアンプ62の出力はロ
ーレベルへと向い、従って、負荷ドライバ63のＰＭＯＳトランジスタが導通して
intＶＣＣへ電流が供給され、intＶＣＣの電位が上がる。逆にintＶＣＣの電位
がＶＲＥＦよりも高くなるとオペアンプ62の出力が高電位になりintＶＣＣへの
電流の供給が止まる。この一連の動作によりintＶＣＣレベルが変換電圧に保た
れるのである。 しかし、第６図に示したような従来の電源電圧変換回路を用いて大きな負荷容
量をもつバスライン等を定電圧に充電あるいは維持を行う時には、差動増幅器に
多大な電流を供給していなければならない。従ってこの差動増幅器に電流を供給
するトランジスタも電流駆動能力のあるものにする必要がある。これは、例えば
この電源電圧変換回路をＤＲＡＭのビット線のハイレベルの供給に応用すると、
実際に変換電圧に必要とされるのはセンスアンプ起動時であるといったように全
回路動作のうちのある特定の期間だけである場合にはスタンバイ時の消費電力の
浪費につながる。 この問題の解決策としては、既に用いられている方法として、1986年発行のア
イ・イー・イー・イー，ジャーナル・オブ・ソリッド・ステート・サーキット第
21巻の５（ＩＥＥＥ,Ｊournal of Ｓolid Ｓtate Ｃircuit vol.ＳＣ-21 Ｎo.5
）608ページのＦig.7に示されているものがある。この文献の例は前述のように
電源電圧変換回路をＤＲＡＭのビット線電位の供給に応用したものであるが、そ
の概念を第７図で説明する。第７図は第６図に示した従来例の改良形を示す回路
図である。まず、センスアンプ起動時、すなわち変換電圧（本例では3.5Ｖ）が
必要な時にはクロックφをローレベルにおとし、トランジスタＱ1（コンダクタ
ンス大）を導通させてアンプに大電流を供給して大負荷の駆動を行う。一方、セ
ンスが終了し、もはや変換電圧を必要としない時にはクロックφをハイレベルに
してアンプに流れる電流をトランジスタＱ2（コンダクタンス小）による分のみ
にし、消費電流を小さくしている。 〔発明が解決しようとする課題〕 しかしながら、第７図に示した従来回路ではトランジスタＱ1が非導通状態と
なった瞬間に、出力ノードＯＵＴの電位が下がってしまう。そして、この時のト
ランジスタＱ2の電流供給能力が小さいため、出力ノードＯＵＴのレベルは再度 トランジスタＱ1が導通しない限りハイにならない。このことにより、次にこの
電源電圧変換回路を用いる際にドライバトランジスタＱＤが導通となっているた
めにintＶＣＣレベルが所望の変換電圧を越える高電位になる。すると前記のメ
モリへの応用の例で、intＶＣＣを介して必要以上の高電圧が変換電圧として耐
圧の小さいメモリセル部のトランジスタに供給されてしまい、トランジスタの破
壊を引き起こすという重大な問題を生ずる。 本発明の目的は上記問題点を解決し、本電源電圧変換回路を内部のスイッチに
よって非活性化した時にもオペアンプの出力ノードＯＵＴのレベルをハイレベル
に保ち、ドライバトランジスタＱＤを非導通にしておくことにより、intＶＣＣ
レベルを定電圧にしておく電源電圧変換回路を提供することにある。 〔課題を解決するための手段〕 差動増幅器と負荷ドライブ回路とを備え、前記差動増幅器の一方の入力端子に前
記レファレンス電圧発生回路からの出力を、もう一方の入力端子に電源電圧変換
回路の出力をフィードバック入力し、前記差動増幅器の出力を前記負荷ドライブ
回路の入力としてなる電源電圧変換回路において、前記差動増幅器は差動部分と つこのスイッチは差動増幅器非動作時に前記負荷ドライブ回路が働かないように
設けられていることを特徴とする。 〔作用〕 本発明の電源電圧変換回路は、変換電圧必要時には、内部スイッチによって本
回路を活性化して定電圧を供給し、逆に変換電圧を要しない場合には内部スイッ
チを遮断して本回路を非活性化し回路に流れる電流を節約するとともに、その時
負荷ドライブ部の回路を働かせないように前記内部スイッチを設ける。それによ
って、電源電圧変換回路非活性時に必要以上の高電位を本回路の出力である変換
電圧ノードに与えないようにすることにより、消費電力削減をはかるとともに本
電源電圧変換回路を内蔵する回路の正常な動作を保証するものである。 〔実施例〕 次に、本発明の実施例について第１図〜第５図を参照して説明する。 動入力部にＰチャネル型ＭＩＳＦＥＴであるようなカレントミラー型アンプを用
い るようなカレントミラー型アンプを用いた例である。 まず第１図で、第１のブロックはＶＲＥＦを発生するレファレンス電圧発生回
路11、第２のブロックは本回路の出力のintＶＣＣとレファレンス電圧発生回路1
1により発生したＶＲＥＦの差電圧を増幅して出力する差動増幅器12、第３のブ
ロックはintＶＣＣのノードへ電流を供給し負荷を駆動するドライバ回路13であ
る。レファレンス電圧発生回路は外部から与えられるＶＣＣを変換してある値の
ＶＲＥＦを提供する回路であればどんな形式の回路でもよい。また、差動増幅器
は れているが、実際には差動増幅器であればどのような回路でもよく、第４図に示
すようなバイポーラトランジスタから構成されるアンプを用いてもよいし、第５
図に示すようなカレントミラー型でない定電流回路を用いたアンプでもよい。ま
た、バイポーラトランジスタとＭＩＳＦＥＴ複合の回路で構成されたアンプでも
よい。第５図に示す例ではアンプの定電流回路部51として単純な抵抗Ｒを用いて
いる。ドライバ回路は外部電源より内部電源線intＶＣＣに電流を供給する回路
で、を果たすものであればＮチャネル型ＭＩＳＦＥＴでも、バイポーラトランジスタ
でも、あるいは複数のトランジスタからなる回路を用いてもよい。 ドライバがＰチャネル型ＭＩＳＦＥＴの場合差動増幅器の出力のノードと接地点
の 路が働かない」構造のうちの一つを達成できたことになる。逆に、ドライバがＮ
チャネル型ＭＩＳＦＥＴの場合はスイッチを差動増幅器出力ノードと電源の間に
入 スを接地点に、ドレインを差動増幅器の（本発明のスイッチを設けない場合にお
ける）接地点に接続されるノードに、そしてゲートに本電源電圧変換回路の動作
／非動作を制御するクロックφを入れたＮチャネル型ＭＩＳＦＥＴがこのスイッ
チＱＳＷに相当する。このようにスイッチを設けると、ＱＳＷが非導通になった
際にはオペアンプの出力ノードＯＵＴの電位は高くなり、ドライバトランジスタ
ＱＤ の動作／非動作を制御するスイッチＱＳＷ,ＱＳＷ′を差動増幅器22の差動入力
部が非導通になる際のintＶＣＣへの電流の流れ込みはない。 ランジスタＱ1が差動部分と接地点の間に入っている例である。このタイプのオ
ペアンプを使用した場合、ＰチャネルＭＩＳＦＥＴのドライバ回路13を駆動する
ようなこれまでの例ではオペアンプへの電流供給トランジスタＱ1がそのまま電
源電圧変換回路の制御スイッチになり得、電流供給トランジスタＱ1のゲートに
クロックφを入れることによってそのまま本電源電圧変換回路の活性／非活性を
制 圧変換回路にトランジスタを新たに付け加えることなく本発明の効果を得ること
ができる。 〔発明の効果〕 以上の説明から明らかなように、本発明の電源電圧変換回路を用いることによ
り、従来の電源電圧変換回路よりも消費電力の大幅な削減をはかれる。すなわち
、「従来の技術」の項で記した本電源電圧変換回路のメモリへの応用では、本回
路を必要とするビット線の充電時のみ電流を消費し、それ以外の時にはトランジ
スタのリーク等による極く小さい電流を無視すれば消費電流がゼロとなるので、
従来の電源電圧変換回路を用いたものと比べ、大きく消費電力を削減することが
できる。それと同時に、電源電圧変換回路の活性／非活性切替え時に必要以上の
高電位を与えることがなく定電圧を供給できるという効果が得られる。
てある値の電圧を得る電源電圧変換回路に関する。 〔従来の技術〕 第６図は従来の差動増幅器を用いた電源電圧変換回路の一例を示す回路図であ
る。 第６図では差動増幅器としてオペアンプが例として用いられている。この電源
電圧変換回路は例えば大負荷容量を持つバスラインのある電圧値への充電及びそ
の電圧値の維持といったような用途に用いられる。各ブロックの役割を説明する
と、まず外部電源電圧（以下Ｖcc）をレファレンス電圧発生回路61によってある
所望の値のレファレンス電圧（以下ＶＲＥＦ）に変換する。そのＶＲＥＦをオペ
アンプ62の反転入力端子（−）に入れ、そのオペアンプ62と負荷ドライバ63（図
ではソースがＶＣＣ,ゲートがオペアンプの出力，ドレインげ電源電圧変換回路
の出力である変換電圧ノード（以下intＶＣＣに接続されたＰチャネル型ＭＯＳ
トランジスタ）からなり、バスライン等の充電及び定電圧の維持を行う。 例えばintＶＣＣの電位がＶＲＥＦよりも低くなるとオペアンプ62の出力はロ
ーレベルへと向い、従って、負荷ドライバ63のＰＭＯＳトランジスタが導通して
intＶＣＣへ電流が供給され、intＶＣＣの電位が上がる。逆にintＶＣＣの電位
がＶＲＥＦよりも高くなるとオペアンプ62の出力が高電位になりintＶＣＣへの
電流の供給が止まる。この一連の動作によりintＶＣＣレベルが変換電圧に保た
れるのである。 しかし、第６図に示したような従来の電源電圧変換回路を用いて大きな負荷容
量をもつバスライン等を定電圧に充電あるいは維持を行う時には、差動増幅器に
多大な電流を供給していなければならない。従ってこの差動増幅器に電流を供給
するトランジスタも電流駆動能力のあるものにする必要がある。これは、例えば
この電源電圧変換回路をＤＲＡＭのビット線のハイレベルの供給に応用すると、
実際に変換電圧に必要とされるのはセンスアンプ起動時であるといったように全
回路動作のうちのある特定の期間だけである場合にはスタンバイ時の消費電力の
浪費につながる。 この問題の解決策としては、既に用いられている方法として、1986年発行のア
イ・イー・イー・イー，ジャーナル・オブ・ソリッド・ステート・サーキット第
21巻の５（ＩＥＥＥ,Ｊournal of Ｓolid Ｓtate Ｃircuit vol.ＳＣ-21 Ｎo.5
）608ページのＦig.7に示されているものがある。この文献の例は前述のように
電源電圧変換回路をＤＲＡＭのビット線電位の供給に応用したものであるが、そ
の概念を第７図で説明する。第７図は第６図に示した従来例の改良形を示す回路
図である。まず、センスアンプ起動時、すなわち変換電圧（本例では3.5Ｖ）が
必要な時にはクロックφをローレベルにおとし、トランジスタＱ1（コンダクタ
ンス大）を導通させてアンプに大電流を供給して大負荷の駆動を行う。一方、セ
ンスが終了し、もはや変換電圧を必要としない時にはクロックφをハイレベルに
してアンプに流れる電流をトランジスタＱ2（コンダクタンス小）による分のみ
にし、消費電流を小さくしている。 〔発明が解決しようとする課題〕 しかしながら、第７図に示した従来回路ではトランジスタＱ1が非導通状態と
なった瞬間に、出力ノードＯＵＴの電位が下がってしまう。そして、この時のト
ランジスタＱ2の電流供給能力が小さいため、出力ノードＯＵＴのレベルは再度 トランジスタＱ1が導通しない限りハイにならない。このことにより、次にこの
電源電圧変換回路を用いる際にドライバトランジスタＱＤが導通となっているた
めにintＶＣＣレベルが所望の変換電圧を越える高電位になる。すると前記のメ
モリへの応用の例で、intＶＣＣを介して必要以上の高電圧が変換電圧として耐
圧の小さいメモリセル部のトランジスタに供給されてしまい、トランジスタの破
壊を引き起こすという重大な問題を生ずる。 本発明の目的は上記問題点を解決し、本電源電圧変換回路を内部のスイッチに
よって非活性化した時にもオペアンプの出力ノードＯＵＴのレベルをハイレベル
に保ち、ドライバトランジスタＱＤを非導通にしておくことにより、intＶＣＣ
レベルを定電圧にしておく電源電圧変換回路を提供することにある。 〔課題を解決するための手段〕 差動増幅器と負荷ドライブ回路とを備え、前記差動増幅器の一方の入力端子に前
記レファレンス電圧発生回路からの出力を、もう一方の入力端子に電源電圧変換
回路の出力をフィードバック入力し、前記差動増幅器の出力を前記負荷ドライブ
回路の入力としてなる電源電圧変換回路において、前記差動増幅器は差動部分と つこのスイッチは差動増幅器非動作時に前記負荷ドライブ回路が働かないように
設けられていることを特徴とする。 〔作用〕 本発明の電源電圧変換回路は、変換電圧必要時には、内部スイッチによって本
回路を活性化して定電圧を供給し、逆に変換電圧を要しない場合には内部スイッ
チを遮断して本回路を非活性化し回路に流れる電流を節約するとともに、その時
負荷ドライブ部の回路を働かせないように前記内部スイッチを設ける。それによ
って、電源電圧変換回路非活性時に必要以上の高電位を本回路の出力である変換
電圧ノードに与えないようにすることにより、消費電力削減をはかるとともに本
電源電圧変換回路を内蔵する回路の正常な動作を保証するものである。 〔実施例〕 次に、本発明の実施例について第１図〜第５図を参照して説明する。 動入力部にＰチャネル型ＭＩＳＦＥＴであるようなカレントミラー型アンプを用
い るようなカレントミラー型アンプを用いた例である。 まず第１図で、第１のブロックはＶＲＥＦを発生するレファレンス電圧発生回
路11、第２のブロックは本回路の出力のintＶＣＣとレファレンス電圧発生回路1
1により発生したＶＲＥＦの差電圧を増幅して出力する差動増幅器12、第３のブ
ロックはintＶＣＣのノードへ電流を供給し負荷を駆動するドライバ回路13であ
る。レファレンス電圧発生回路は外部から与えられるＶＣＣを変換してある値の
ＶＲＥＦを提供する回路であればどんな形式の回路でもよい。また、差動増幅器
は れているが、実際には差動増幅器であればどのような回路でもよく、第４図に示
すようなバイポーラトランジスタから構成されるアンプを用いてもよいし、第５
図に示すようなカレントミラー型でない定電流回路を用いたアンプでもよい。ま
た、バイポーラトランジスタとＭＩＳＦＥＴ複合の回路で構成されたアンプでも
よい。第５図に示す例ではアンプの定電流回路部51として単純な抵抗Ｒを用いて
いる。ドライバ回路は外部電源より内部電源線intＶＣＣに電流を供給する回路
で、を果たすものであればＮチャネル型ＭＩＳＦＥＴでも、バイポーラトランジスタ
でも、あるいは複数のトランジスタからなる回路を用いてもよい。 ドライバがＰチャネル型ＭＩＳＦＥＴの場合差動増幅器の出力のノードと接地点
の 路が働かない」構造のうちの一つを達成できたことになる。逆に、ドライバがＮ
チャネル型ＭＩＳＦＥＴの場合はスイッチを差動増幅器出力ノードと電源の間に
入 スを接地点に、ドレインを差動増幅器の（本発明のスイッチを設けない場合にお
ける）接地点に接続されるノードに、そしてゲートに本電源電圧変換回路の動作
／非動作を制御するクロックφを入れたＮチャネル型ＭＩＳＦＥＴがこのスイッ
チＱＳＷに相当する。このようにスイッチを設けると、ＱＳＷが非導通になった
際にはオペアンプの出力ノードＯＵＴの電位は高くなり、ドライバトランジスタ
ＱＤ の動作／非動作を制御するスイッチＱＳＷ,ＱＳＷ′を差動増幅器22の差動入力
部が非導通になる際のintＶＣＣへの電流の流れ込みはない。 ランジスタＱ1が差動部分と接地点の間に入っている例である。このタイプのオ
ペアンプを使用した場合、ＰチャネルＭＩＳＦＥＴのドライバ回路13を駆動する
ようなこれまでの例ではオペアンプへの電流供給トランジスタＱ1がそのまま電
源電圧変換回路の制御スイッチになり得、電流供給トランジスタＱ1のゲートに
クロックφを入れることによってそのまま本電源電圧変換回路の活性／非活性を
制 圧変換回路にトランジスタを新たに付け加えることなく本発明の効果を得ること
ができる。 〔発明の効果〕 以上の説明から明らかなように、本発明の電源電圧変換回路を用いることによ
り、従来の電源電圧変換回路よりも消費電力の大幅な削減をはかれる。すなわち
、「従来の技術」の項で記した本電源電圧変換回路のメモリへの応用では、本回
路を必要とするビット線の充電時のみ電流を消費し、それ以外の時にはトランジ
スタのリーク等による極く小さい電流を無視すれば消費電流がゼロとなるので、
従来の電源電圧変換回路を用いたものと比べ、大きく消費電力を削減することが
できる。それと同時に、電源電圧変換回路の活性／非活性切替え時に必要以上の
高電位を与えることがなく定電圧を供給できるという効果が得られる。
【図面の簡単な説明】
来の差動増幅器を用いた電源電圧変換回路の一例を示す回路図、第７図は第６図
に示した従来例の改良形を示す回路図である。11……レファレンス電圧発生回路
、12,22,32……差動増幅器、13……ドライバ回路、41,51……定電流回路部、42
……差動入力部、ＱＳＷ,ＱＳＷ′……スイッチ、Ｑ1……電流供給トランジスタ
、ＱＤ……ドライバトランジスタ。
に示した従来例の改良形を示す回路図である。11……レファレンス電圧発生回路
、12,22,32……差動増幅器、13……ドライバ回路、41,51……定電流回路部、42
……差動入力部、ＱＳＷ,ＱＳＷ′……スイッチ、Ｑ1……電流供給トランジスタ
、ＱＤ……ドライバトランジスタ。
Claims (1)
- 【特許請求の範囲】 ライブ回路とを備え、前記差動増幅器の一方の入力端子に前記レファレンス電圧
発生回路からの出力を、もう一方の入力端子に電源電圧変換回路の出力をフィー
ドバック入力し、前記差動増幅器の出力を前記負荷ドライブ回路の入力としてな
る電源電圧変換回路において、前記差動増幅器は差動部分と接地あるいは電源の の動作／非動作を制御するためのスイッチとしても用い、且つこのスイッチは差
動増幅器非動作時に前記負荷ドライブ回路が働かないように設けられていること
を特徴とする電源電圧変換回路。
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8416633B2 (en) | SRAM leakage reduction circuit | |
| KR960009394B1 (ko) | 동적 임의 접근 메모리용 전원 회로 | |
| JP2000306382A5 (ja) | ||
| JPH0447591A (ja) | 半導体集積回路装置 | |
| JP3123463B2 (ja) | レベル変換回路 | |
| US5889431A (en) | Current mode transistor circuit method | |
| KR960032900A (ko) | 반도체 집적회로용 입력 버퍼 회로 | |
| JPH02302990A (ja) | 電源供給電圧変換回路 | |
| US6532178B2 (en) | Reducing level shifter standby power consumption | |
| JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
| US5889430A (en) | Current mode transistor circuit | |
| JPH0270264A (ja) | 電源電圧変換回路 | |
| JPH05114291A (ja) | 基準電圧発生回路 | |
| JP2643325B2 (ja) | 電源電圧変換回路 | |
| JP2003114727A (ja) | 電源回路 | |
| JP2643325C (ja) | ||
| US6650152B2 (en) | Intermediate voltage control circuit having reduced power consumption | |
| US20020079955A1 (en) | Circuit for generating internal power voltage in a semiconductor device | |
| KR20010025819A (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| KR100506046B1 (ko) | 내부전압 발생장치 | |
| JP3540872B2 (ja) | 起動回路 | |
| JPH09312095A (ja) | 半導体集積回路 | |
| KR100434967B1 (ko) | 센스 앰프 구동장치 | |
| JP2855720B2 (ja) | 電圧変換回路 | |
| KR100312478B1 (ko) | 고전압 발생기 |