JPH0270264A - 電源電圧変換回路 - Google Patents
電源電圧変換回路Info
- Publication number
- JPH0270264A JPH0270264A JP63219368A JP21936888A JPH0270264A JP H0270264 A JPH0270264 A JP H0270264A JP 63219368 A JP63219368 A JP 63219368A JP 21936888 A JP21936888 A JP 21936888A JP H0270264 A JPH0270264 A JP H0270264A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- supply voltage
- power supply
- load
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 230000004913 activation Effects 0.000 claims description 4
- 230000009849 deactivation Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000002779 inactivation Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は外部電源より与えられた電圧を変換して所定電
圧を得る電源電圧変換回路に関する。
圧を得る電源電圧変換回路に関する。
従来知られている差動増幅器を用いた電源電圧変換回路
として、第１０図に示す回路がある。この電源電圧変換
回路は、１９８６年１０月発行の雑誌［アイ・イー・イ
ー・イー・ジャーナル・オフ・ンリッド・ステート・サ
ーキット（ＩＥＥＥ。
として、第１０図に示す回路がある。この電源電圧変換
回路は、１９８６年１０月発行の雑誌［アイ・イー・イ
ー・イー・ジャーナル・オフ・ンリッド・ステート・サ
ーキット（ＩＥＥＥ。
Ｊｏｕｒｎａｌ ｏｆ ５ｏｌｉｄ ５ｔａｔｅ Ｃ１
ｒｃｕｉｔｓ ） ｊ 、第２１巻第５号の６０８頁に
示されている。この回路は、まずＦ Ｅ Ｔ Ｑ、、〜
Ｑｌｓからなる基準電圧発生回路１で、所望の基準電圧
ＶＲＥＦを発生する。
ｒｃｕｉｔｓ ） ｊ 、第２１巻第５号の６０８頁に
示されている。この回路は、まずＦ Ｅ Ｔ Ｑ、、〜
Ｑｌｓからなる基準電圧発生回路１で、所望の基準電圧
ＶＲＥＦを発生する。
この基準電圧発生回路１でつくられた電圧ＶＲＥＦは、
” ” ＴＱ ｚ ＋ Ｑ ｓ ＋ Ｑｂ〜Ｑ９からな
る差動増幅器２０反転入力端子に入力され、この差動増
幅器２で電源電圧変換回路の出力電圧ＶＯＵＴ と電圧
ＶＲＥＦ この差電圧を増幅する。この差動増幅器２の
出力は負荷駆動回路３に入力される。この負荷駆動回路
３は、ンースが電源電圧ＶＣＣに、ドレインが出力Ｖ。
” ” ＴＱ ｚ ＋ Ｑ ｓ ＋ Ｑｂ〜Ｑ９からな
る差動増幅器２０反転入力端子に入力され、この差動増
幅器２で電源電圧変換回路の出力電圧ＶＯＵＴ と電圧
ＶＲＥＦ この差電圧を増幅する。この差動増幅器２の
出力は負荷駆動回路３に入力される。この負荷駆動回路
３は、ンースが電源電圧ＶＣＣに、ドレインが出力Ｖ。
ＵＴに接続され、ゲートに差動増幅器２からの出力が接
続されたＰチャネル型ＭＩ８ＦＥＴ（以下ＰＭＩＳＦＥ
Ｔといり）Ｑ＝ｏが用いられている。
続されたＰチャネル型ＭＩ８ＦＥＴ（以下ＰＭＩＳＦＥ
Ｔといり）Ｑ＝ｏが用いられている。
この電源電圧変換回路の動作は次のように行われる。出
力電圧Ｖ ＯＵＴが電圧値Ｖ ＩｔＥＦより低い時は、
差動増幅器２の出力がロウレベルになジ、負荷駆動回路
３であるＰＭＩＳＦＥＴＱ２ｏが導通して電流が供給さ
れ、出力電圧ｖｏｕ’ｒの電圧レベルが上がる。逆に、
出力電圧ｖｏｔｙ’ｒのレベルが所望のレベルよジ高い
時は差動増幅器２の出力がハイレベルになり負荷駆動回
路３が非導通になシ、出力電圧ｖｏｕ’ｒへの電流の供
給が止まる。このようにして出力電圧が基準電圧Ｖ Ｒ
ＥＦのレベルに保たれる。
力電圧Ｖ ＯＵＴが電圧値Ｖ ＩｔＥＦより低い時は、
差動増幅器２の出力がロウレベルになジ、負荷駆動回路
３であるＰＭＩＳＦＥＴＱ２ｏが導通して電流が供給さ
れ、出力電圧ｖｏｕ’ｒの電圧レベルが上がる。逆に、
出力電圧ｖｏｔｙ’ｒのレベルが所望のレベルよジ高い
時は差動増幅器２の出力がハイレベルになり負荷駆動回
路３が非導通になシ、出力電圧ｖｏｕ’ｒへの電流の供
給が止まる。このようにして出力電圧が基準電圧Ｖ Ｒ
ＥＦのレベルに保たれる。
第１０図の電源電圧変換回路は、外部から与えられた電
源電圧ＶＣＣを変換して出力電圧ＶＯＵＴ をつくり、
この出力電圧ＶＯＵＴのレベルを任意の回路に供給する
のである。
源電圧ＶＣＣを変換して出力電圧ＶＯＵＴ をつくり、
この出力電圧ＶＯＵＴのレベルを任意の回路に供給する
のである。
この電源電圧変換回路のうち基準電圧発生回路１には、
第１Ｏ図のようにＦ Ｅ Ｔ Ｑｕ〜Ｑｔａで構成され
た回路や、第１１図のようＩｃＲ，、几、の抵抗分割に
よジ基準電圧を得る回路等があるが、いずれの回路も定
常電流パスが存在する。
第１Ｏ図のようにＦ Ｅ Ｔ Ｑｕ〜Ｑｔａで構成され
た回路や、第１１図のようＩｃＲ，、几、の抵抗分割に
よジ基準電圧を得る回路等があるが、いずれの回路も定
常電流パスが存在する。
このように従来の電源電圧変換回路で大きな容１１を持
つ負荷を駆動しようとした場合、負荷駆動回路３を駆動
能力の大きなものにする必要がある。
つ負荷を駆動しようとした場合、負荷駆動回路３を駆動
能力の大きなものにする必要がある。
その結果、差動増幅器２も負荷駆動回路３に応じて駆動
能力を持たせねばならないため、消費電力の増大を招く
。このことは、例えば電源電圧変換回路をメモリに適用
しピット線の駆動に用いるというように、大負荷容量の
駆動を要する期間がメモリの全動作のうちのある一期間
であり、その他の期間では比較的小さな容量を定電圧に
保っておくだけでよいような場合に適用する時には消費
電力の無駄となる。
能力を持たせねばならないため、消費電力の増大を招く
。このことは、例えば電源電圧変換回路をメモリに適用
しピット線の駆動に用いるというように、大負荷容量の
駆動を要する期間がメモリの全動作のうちのある一期間
であり、その他の期間では比較的小さな容量を定電圧に
保っておくだけでよいような場合に適用する時には消費
電力の無駄となる。
また、電源電圧変換回路に用いられる基準電圧発生回路
１は定常電びＬパスが存在するので、電源電圧変換回路
内の単位電源電圧変換回路の数に応じて多数の基準電圧
発生回路が同時に用いられるとやはり消費電流の無駄に
つながる。
１は定常電びＬパスが存在するので、電源電圧変換回路
内の単位電源電圧変換回路の数に応じて多数の基準電圧
発生回路が同時に用いられるとやはり消費電流の無駄に
つながる。
本発明の目的は、このような問題を解決し、大負荷容量
の駆動を必贋としない場合に消費電力を低減すると共に
、基準電圧発生回路の消９．１！流の低減をした電源電
圧変換回路を提供することにある。
の駆動を必贋としない場合に消費電力を低減すると共に
、基準電圧発生回路の消９．１！流の低減をした電源電
圧変換回路を提供することにある。
本発明の電源電圧変換回路の構成は、基準電圧発生回路
と、この基準電圧発生回路の出力を入力端子の一方に接
続した差動増幅器と、この差動増幅器の出力を入力して
負荷を駆動する負荷駆動回路とからなり、前記差動増幅
器のもう一方の入力端子には前記負荷駆動回路の出力電
圧を帰還接続した単位の電源電圧変換回路を複数個備え
、これら複数の単位電源電圧変換回路の出方端を共通接
続して出力端子とし、駆動すべき負荷容量の大きさに応
じて前記複数回路のうちいずれが１つあるいは複数を選
択して所望の電源電圧出力することを特徴とする。
と、この基準電圧発生回路の出力を入力端子の一方に接
続した差動増幅器と、この差動増幅器の出力を入力して
負荷を駆動する負荷駆動回路とからなり、前記差動増幅
器のもう一方の入力端子には前記負荷駆動回路の出力電
圧を帰還接続した単位の電源電圧変換回路を複数個備え
、これら複数の単位電源電圧変換回路の出方端を共通接
続して出力端子とし、駆動すべき負荷容量の大きさに応
じて前記複数回路のうちいずれが１つあるいは複数を選
択して所望の電源電圧出力することを特徴とする。
本発明の電源電圧変換回路によれば、大負荷容量駆動を
要する時には駆動能力の大きい負荷駆動回路を持つ単位
電源電圧変換回路で所望の出方電圧を得、それ以外の比
較的小さい負荷容量を駆動する時には、電源電圧変換回
路の差動増幅器中あるいは差動増幅器と負荷駆動回路の
両方の中に設けたスイッチを切り換えることにょυ、駆
動能力の小さい負荷駆動回路を持つ単位電源電圧変換回
路で所望の出力電圧を得ているので、大負荷容量の駆動
をしない時に消費電力で所望の定電圧を出力することが
できる。
要する時には駆動能力の大きい負荷駆動回路を持つ単位
電源電圧変換回路で所望の出方電圧を得、それ以外の比
較的小さい負荷容量を駆動する時には、電源電圧変換回
路の差動増幅器中あるいは差動増幅器と負荷駆動回路の
両方の中に設けたスイッチを切り換えることにょυ、駆
動能力の小さい負荷駆動回路を持つ単位電源電圧変換回
路で所望の出力電圧を得ているので、大負荷容量の駆動
をしない時に消費電力で所望の定電圧を出力することが
できる。
また、単位電源電圧変換回路を差動増幅器中あるいは差
動増幅器と負荷駆動回路の両方の中に設けたスイッチに
よって非活性化した際に、同時に基準電圧発生回路も内
部に設けたスイッチ回路に入れた制御信号によシ非活性
化して、低消費電力化がはかられる。
動増幅器と負荷駆動回路の両方の中に設けたスイッチに
よって非活性化した際に、同時に基準電圧発生回路も内
部に設けたスイッチ回路に入れた制御信号によシ非活性
化して、低消費電力化がはかられる。
次に、本発明の電源電圧変換回路及び基準電圧発生回路
の実施例について図面を用いて説明する。
の実施例について図面を用いて説明する。
第１図は本発明の一実施例の回路図で、ｌ、基準電圧発
生回路１１，１２、差動増幅器２１，２２、およびＰＭ
ＩＳＦＥＴＱ３ｔ、Ｑｓｚからなる負荷駆動回路とから
構成される。差動増幅器２１．２２の一方の入力端子に
基準電圧発生回路１１．１２からの出力ｖＲＥＦ １
もう一方の入力端子に、この電源電圧変換回路の出力電
圧ＶＯＵＴの帰還信号が入力され、また差動増幅器２１
．２２の出力は負荷駆動回路であるＰＭＩＳＦＥＴＱｓ
ｒｓＱ３２のゲートに入力されて単位電源電圧変換回路
を構成している。この単位電源電圧変換回路は出力端子
１０で２台並列に接続され、電圧ＶＯＵＴ を出力す
る。なお、基準電圧発生回路１１．１２は、必要な基準
電圧を与える回路であればどのような形式の回路でもよ
い。
生回路１１，１２、差動増幅器２１，２２、およびＰＭ
ＩＳＦＥＴＱ３ｔ、Ｑｓｚからなる負荷駆動回路とから
構成される。差動増幅器２１．２２の一方の入力端子に
基準電圧発生回路１１．１２からの出力ｖＲＥＦ １
もう一方の入力端子に、この電源電圧変換回路の出力電
圧ＶＯＵＴの帰還信号が入力され、また差動増幅器２１
．２２の出力は負荷駆動回路であるＰＭＩＳＦＥＴＱｓ
ｒｓＱ３２のゲートに入力されて単位電源電圧変換回路
を構成している。この単位電源電圧変換回路は出力端子
１０で２台並列に接続され、電圧ＶＯＵＴ を出力す
る。なお、基準電圧発生回路１１．１２は、必要な基準
電圧を与える回路であればどのような形式の回路でもよ
い。
本実施例に用いられる差動増幅器２１．２２は、−例と
して第２図に示す回路がある。この回路は、一般ニカレ
ントずラー型と呼ばれるタイプの差動増幅器である。ま
た、負荷駆動回路３としては、ＰＭＩＳＦＥＴが用いら
れているが、このＰＭＩＳＦＥＴに限ることはなく、Ｎ
チャネル型ＭＩＳＦＥＴ（以下ＮＭＩＳＦＥＴという）
やバイポーラトランジスタ、あるいは複数の素子よりな
る回路が用いられる。
して第２図に示す回路がある。この回路は、一般ニカレ
ントずラー型と呼ばれるタイプの差動増幅器である。ま
た、負荷駆動回路３としては、ＰＭＩＳＦＥＴが用いら
れているが、このＰＭＩＳＦＥＴに限ることはなく、Ｎ
チャネル型ＭＩＳＦＥＴ（以下ＮＭＩＳＦＥＴという）
やバイポーラトランジスタ、あるいは複数の素子よりな
る回路が用いられる。
これら基準電圧発生回路、差動増幅器、負荷駆動回路に
ついての説明は以下のすべての実施例について共通にあ
てはまる仁とである。
ついての説明は以下のすべての実施例について共通にあ
てはまる仁とである。
第１図の実施例では、負荷駆動能力の大きい負荷駆動回
路、いいかえるとコンダクタンスの大きいＰＭＩ８ＦＢ
ＴＱ３、を有する第１の回路と、駆動能力の比較的小さ
い負荷駆動回路、すなわちコンダクタンスの小さいＰＭ
Ｉ Ｓ ＦＥＴ Ｑ３２を有する第２の回路この２個の
単位電源電圧変換回路を有し、これら第１．第２の回路
には各々の活性／非活性を制御する信号φＡｌ 、φム
２が入力される。
路、いいかえるとコンダクタンスの大きいＰＭＩ８ＦＢ
ＴＱ３、を有する第１の回路と、駆動能力の比較的小さ
い負荷駆動回路、すなわちコンダクタンスの小さいＰＭ
Ｉ Ｓ ＦＥＴ Ｑ３２を有する第２の回路この２個の
単位電源電圧変換回路を有し、これら第１．第２の回路
には各々の活性／非活性を制御する信号φＡｌ 、φム
２が入力される。
この第１図の回路の使用方法をメモリへの応用例によシ
説明する。ビット線の充電時のように大きな負荷を駆動
する必要のある場合は、信号φ人１を適当なレベルに設
定して第１回路の基準電圧発生回路１１及び差動増幅器
２１を活性化し、定電圧を供給する。この第１の回路は
能力の大きい負荷駆動回路を有するので大負荷駆動に有
効である。
説明する。ビット線の充電時のように大きな負荷を駆動
する必要のある場合は、信号φ人１を適当なレベルに設
定して第１回路の基準電圧発生回路１１及び差動増幅器
２１を活性化し、定電圧を供給する。この第１の回路は
能力の大きい負荷駆動回路を有するので大負荷駆動に有
効である。
次に、メモリのスタンバイ時のように、大きな負荷駆動
を必要としな場合は、信号φＡｔにより第１の回路を非
活性化し、逆に第２の回路を信号φＡ２によシ活性化し
て定電圧を供給する。第２の回路は能力の小さい負荷駆
動回路を有し、従って負荷駆動回路を駆動する差動増幅
器２２の消費電流も小さくて済み、低消費電力化に有効
である。
を必要としな場合は、信号φＡｔにより第１の回路を非
活性化し、逆に第２の回路を信号φＡ２によシ活性化し
て定電圧を供給する。第２の回路は能力の小さい負荷駆
動回路を有し、従って負荷駆動回路を駆動する差動増幅
器２２の消費電流も小さくて済み、低消費電力化に有効
である。
差動増幅器への制御信号φ人の導入方法の一例を、第２
図により説明する。図では、ンースを接地し、ドレイン
をンースカップルの差動入力部トランジスタＱｓ、Ｑｓ
のンースに接続したＮＭＩ８ＦＥＴＱ、を有し、このＮ
ＭＩＳＦＥＴＱｌのゲートに制御信号φ人を入れ、回路
活性化の時にはφＡをハイレベルにしてＮＭＩＳＦＥＴ
Ｑｌを導通させ、非活性化の時にはφ人をロウレベルに
してＮＭＩＦＥＴＱ、を非導通にする。このように回路
の活性／非活性を制御することができるが、差動増幅器
の形式が変われば信号による制御の方法も変わる。
図により説明する。図では、ンースを接地し、ドレイン
をンースカップルの差動入力部トランジスタＱｓ、Ｑｓ
のンースに接続したＮＭＩ８ＦＥＴＱ、を有し、このＮ
ＭＩＳＦＥＴＱｌのゲートに制御信号φ人を入れ、回路
活性化の時にはφＡをハイレベルにしてＮＭＩＳＦＥＴ
Ｑｌを導通させ、非活性化の時にはφ人をロウレベルに
してＮＭＩＦＥＴＱ、を非導通にする。このように回路
の活性／非活性を制御することができるが、差動増幅器
の形式が変われば信号による制御の方法も変わる。
このように、本実施例の電源電圧変換回路は駆動しなけ
ればならない負荷の大きさに対応する適当な負荷駆動回
路を用いて定電圧ｖｏｔｙ’ｒを出力するので、一つの
電源電圧変換回路によυ定電圧を出力する場合に比べ低
消費電力で動作を行わせることができる。
ればならない負荷の大きさに対応する適当な負荷駆動回
路を用いて定電圧ｖｏｔｙ’ｒを出力するので、一つの
電源電圧変換回路によυ定電圧を出力する場合に比べ低
消費電力で動作を行わせることができる。
第３図は本発明の第２の実施例の回路図であり、第２の
回路の方の差動増幅器２２を制御する信号φＡ２をなく
し、この第２の回路を常に活性化させておくものである
。この場合、スタンバイ時等に駆動しなければならない
負荷が小さいために第２の回路２の負荷駆動能力が小さ
くて済み、その結果消費電流が小さい場合には、制御信
号が少なくなるという利点がある。
回路の方の差動増幅器２２を制御する信号φＡ２をなく
し、この第２の回路を常に活性化させておくものである
。この場合、スタンバイ時等に駆動しなければならない
負荷が小さいために第２の回路２の負荷駆動能力が小さ
くて済み、その結果消費電流が小さい場合には、制御信
号が少なくなるという利点がある。
第４図は本発明の第３の実施例の回路図で、ｎ個（ｎ≧
２）の単位電源電圧変換回路を並列に接続した例である
。それぞれの基準電圧発生回路１１〜１ｎ１差動増幅器
２１〜２ｎおよびＰＩ’ｖｌＩＳＦＥ Ｔ Ｑ３１−Ｑ
ａｎを有し、駆動しなければならない負荷の容量値が数
段階に分かれている時等に、それぞれの負荷容量値にあ
わせた負荷駆動回路を持つ単位電源電圧変換回路を切り
替えて使用するものである。
２）の単位電源電圧変換回路を並列に接続した例である
。それぞれの基準電圧発生回路１１〜１ｎ１差動増幅器
２１〜２ｎおよびＰＩ’ｖｌＩＳＦＥ Ｔ Ｑ３１−Ｑ
ａｎを有し、駆動しなければならない負荷の容量値が数
段階に分かれている時等に、それぞれの負荷容量値にあ
わせた負荷駆動回路を持つ単位電源電圧変換回路を切り
替えて使用するものである。
第５図は本発明の第４の実施例の回路図で、負荷駆動回
路３を非活性時に確実に遮断する回路を設けたものであ
る。具体的には、ソースを外部電源ＶＣＣに、ドレイン
を負荷Ｅ動回路であるＰＭＩ８ Ｆ Ｅ Ｔ Ｑｓｌ、
Ｑ３！のゲートに接続し、ゲートにその制御信号φｓ
＋ （ｉ ：正の整数）を入れたＰＭ” Ｓ”ＥＴＱ４
１ 、Ｑ４２を設けている。このＰＭＩＳＦＥＴＱ４１
．Ｑｌを含む単位電源電圧変換回路が選択された場合は
、制御信号φｓｉをハイレベルにしてＱｌ１ ＋ Ｑｓ
ｚを非導通にしておく。逆に単位電源電圧変換回路が非
選択となった場合には、信号φ８１をロウレベルにして
ＰＭＩ Ｓ Ｆ ＥＴ Ｑｌ１ ＋ Ｑｕを導通サセ、
負荷［ａ回路ｃＤＰＭＩＳＦＥＴＱ、１゜Ｑ３２のゲー
トをハイレベルとし、当該単位電源電圧変換回路を完全
に非活性とする。なお信号φｓ＋は信号φＡ１と同じで
もよいし別の信号であってもよい。
路３を非活性時に確実に遮断する回路を設けたものであ
る。具体的には、ソースを外部電源ＶＣＣに、ドレイン
を負荷Ｅ動回路であるＰＭＩ８ Ｆ Ｅ Ｔ Ｑｓｌ、
Ｑ３！のゲートに接続し、ゲートにその制御信号φｓ
＋ （ｉ ：正の整数）を入れたＰＭ” Ｓ”ＥＴＱ４
１ 、Ｑ４２を設けている。このＰＭＩＳＦＥＴＱ４１
．Ｑｌを含む単位電源電圧変換回路が選択された場合は
、制御信号φｓｉをハイレベルにしてＱｌ１ ＋ Ｑｓ
ｚを非導通にしておく。逆に単位電源電圧変換回路が非
選択となった場合には、信号φ８１をロウレベルにして
ＰＭＩ Ｓ Ｆ ＥＴ Ｑｌ１ ＋ Ｑｕを導通サセ、
負荷［ａ回路ｃＤＰＭＩＳＦＥＴＱ、１゜Ｑ３２のゲー
トをハイレベルとし、当該単位電源電圧変換回路を完全
に非活性とする。なお信号φｓ＋は信号φＡ１と同じで
もよいし別の信号であってもよい。
第６図は本発明の第５の実施例の回路図で、負荷駆動回
路３をＰＭＩＳＦＥＴＱ３１．Ｑ３２でなくバイポーラ
トランジスタＱ２１ ｒ Ｑ２２にした例である。
路３をＰＭＩＳＦＥＴＱ３１．Ｑ３２でなくバイポーラ
トランジスタＱ２１ ｒ Ｑ２２にした例である。
第７図は本発明の第６の実施例の回路図で、第１１ ｄ
礒ｘ 、 １％ｘの抵抗分割による基準電圧発生回路に
適用し、基準電圧発生回路の定常電流バスにスイッチ回
路であるＰＭＩＳＦＥＴＱ４．を設け、制御信号φＲに
よシこの回路の活性／非活性を制御できるようにしたも
のである。
礒ｘ 、 １％ｘの抵抗分割による基準電圧発生回路に
適用し、基準電圧発生回路の定常電流バスにスイッチ回
路であるＰＭＩＳＦＥＴＱ４．を設け、制御信号φＲに
よシこの回路の活性／非活性を制御できるようにしたも
のである。
本実施例の電源電圧変換回路を用いる際、例えば第１図
の基準電圧発生回路に本実施例の基準電圧発生回路を使
用した場合について説明する。第１図で信号φ＾ｌによ
シ第１の回路が非活性化された時、信号φＲをハイレベ
ルにして基準電圧発生回路を非活性化し、定常電流バス
を遮断することによって電流を流さないようにする。こ
の第１の回路が活性化された時には信号φＲをロウレベ
ルにして基準電圧発生回路を活性化し、を源電圧変換回
路を動作させる。こうして、単位電源電圧変換回路が使
用されない時に基準電圧発生回路も非活性化し、その消
費電流を低減することができる。
の基準電圧発生回路に本実施例の基準電圧発生回路を使
用した場合について説明する。第１図で信号φ＾ｌによ
シ第１の回路が非活性化された時、信号φＲをハイレベ
ルにして基準電圧発生回路を非活性化し、定常電流バス
を遮断することによって電流を流さないようにする。こ
の第１の回路が活性化された時には信号φＲをロウレベ
ルにして基準電圧発生回路を活性化し、を源電圧変換回
路を動作させる。こうして、単位電源電圧変換回路が使
用されない時に基準電圧発生回路も非活性化し、その消
費電流を低減することができる。
これは、例えば、第４図のように多数の単位電源制御す
るスイッチ回路は第７図のタイプのものに限らない。
るスイッチ回路は第７図のタイプのものに限らない。
第８図は本発明の第７の実施例の回路図で、第７図のス
イッチ回路Ｑ１８をＮＭＩＳＦＥＴＱｌ、にした例であ
る。この構成では制御の仕方が変わシ、基準電圧発生回
路を非活性とする時にはφＲをロウレベルとし、活性化
する時にはφＲをハイレペ生回路の回路図で、第１０図
のＦＥ Ｔ Ｑｓｚ ！ Ｑｌ２の代υに、ゲート制御
信号φＲを接続したＦＥＴＱ １１ｒ Ｑ ｔ ＊が用
いられたものである。第９図と第１０図を比較するとわ
かるように、新たにスイッチ回路としてトランジスタを
付加しなくとも、既に基準電圧発生回路内のトランジス
タのゲートに制御信号φＲを入れて本発明を実現するこ
ともできる。
イッチ回路Ｑ１８をＮＭＩＳＦＥＴＱｌ、にした例であ
る。この構成では制御の仕方が変わシ、基準電圧発生回
路を非活性とする時にはφＲをロウレベルとし、活性化
する時にはφＲをハイレペ生回路の回路図で、第１０図
のＦＥ Ｔ Ｑｓｚ ！ Ｑｌ２の代υに、ゲート制御
信号φＲを接続したＦＥＴＱ １１ｒ Ｑ ｔ ＊が用
いられたものである。第９図と第１０図を比較するとわ
かるように、新たにスイッチ回路としてトランジスタを
付加しなくとも、既に基準電圧発生回路内のトランジス
タのゲートに制御信号φＲを入れて本発明を実現するこ
ともできる。
以上説明したように、本発明の電源電圧変換回路を用い
ることにより、スタンバイ時等の大きな負荷容量を駆動
しない時の電源電圧変換回路の消費電流を大幅に削減す
ることができる。
ることにより、スタンバイ時等の大きな負荷容量を駆動
しない時の電源電圧変換回路の消費電流を大幅に削減す
ることができる。
また、本発明の電源電圧変換回路をメモリに適用したシ
ミーレーション結果によると、差動増幅器部分の消費電
流は増幅器内のソースを接地し、ドレインをソースカッ
プルの差動入力部トランジスタのソースに接続したＭＩ
ＳＦＥＴ（Ｑｌ）のゲート幅Ｗにほぼ比例しているので
、従来の電源電圧変換回路に比べて、スタンバイ時に電
源電圧変換回路の差動増幅器のサイズが小さくなった割
合だけ消費電流が小さくなるという効果が得られる。
ミーレーション結果によると、差動増幅器部分の消費電
流は増幅器内のソースを接地し、ドレインをソースカッ
プルの差動入力部トランジスタのソースに接続したＭＩ
ＳＦＥＴ（Ｑｌ）のゲート幅Ｗにほぼ比例しているので
、従来の電源電圧変換回路に比べて、スタンバイ時に電
源電圧変換回路の差動増幅器のサイズが小さくなった割
合だけ消費電流が小さくなるという効果が得られる。
また、スイッチ回路により切替えられる基準電圧発生回
路を用いることにより、多数の基準電圧発生回路を用い
る必要が生じた場合にも、使用していない基準電圧発生
回路の定常電流をなくして低消費電力化をはかられると
いう効果がある。
路を用いることにより、多数の基準電圧発生回路を用い
る必要が生じた場合にも、使用していない基準電圧発生
回路の定常電流をなくして低消費電力化をはかられると
いう効果がある。
Ｑ １ｌ−Ｑｔｓ ｒ Ｑ２０ ＋ Ｑ３１ ｔ Ｑ３
２−−− Ｑａｎ 、 Ｑ４１ ＋Ｑ４□・・・・・・
ＰＭＩ８ＦＥＴ％Ｑｔ ＋ Ｑ３＋ Ｑ１９ＮＭ Ｉ
８ Ｆ Ｅ Ｔ、 Ｑ２１ 、 Ｑ２□ ・・・・・・
バイポーラトランジスタ、Ｒｔ 、 Ｒ２・・・・・・
抵抗。
２−−− Ｑａｎ 、 Ｑ４１ ＋Ｑ４□・・・・・・
ＰＭＩ８ＦＥＴ％Ｑｔ ＋ Ｑ３＋ Ｑ１９ＮＭ Ｉ
８ Ｆ Ｅ Ｔ、 Ｑ２１ 、 Ｑ２□ ・・・・・・
バイポーラトランジスタ、Ｒｔ 、 Ｒ２・・・・・・
抵抗。
代理人 弁理士 内 原 晋
第１図は本発明の一実施例の回路ブロック図、第２図は
第１図に用いる差動増幅器の一例の回路図、第３図〜第
６図は本発明の第２〜第５の実施例の回路ブロック図、
第７図〜第９図は第１図の基準電圧発生回路の三個を示
す回路図、第１０図は従来例の電源電圧変換回路の回路
図、第１１図は従来の抵抗分割による基準電圧発生回路
の図である。 １ 、 ｌ １ 、１２−−− Ｉ ｎ・・・・・・基
準電圧発生回路、２．２１．２２−−−２ｎ・・・・・
・差動増幅器、３．・・１．。 負荷駆動回路、１０・・・・・・出力端子、Ｑ２ ＋
Ｑ４ ＊ Ｑｓ ＋あ［圓 あ３固 あｊ 昂４囚 あ６昌
第１図に用いる差動増幅器の一例の回路図、第３図〜第
６図は本発明の第２〜第５の実施例の回路ブロック図、
第７図〜第９図は第１図の基準電圧発生回路の三個を示
す回路図、第１０図は従来例の電源電圧変換回路の回路
図、第１１図は従来の抵抗分割による基準電圧発生回路
の図である。 １ 、 ｌ １ 、１２−−− Ｉ ｎ・・・・・・基
準電圧発生回路、２．２１．２２−−−２ｎ・・・・・
・差動増幅器、３．・・１．。 負荷駆動回路、１０・・・・・・出力端子、Ｑ２ ＋
Ｑ４ ＊ Ｑｓ ＋あ［圓 あ３固 あｊ 昂４囚 あ６昌
Claims (2)
- （１）基準電圧発生回路と、この基準電圧発生回路の出
力を入力端子の一方に接続した差動増幅器と、この差動
増幅器の出力を入力して負荷を駆動する負荷駆動回路と
からなり、前記差動増幅器のもう一方の入力端子には前
記負荷駆動回路の出力電圧を帰還接続した単位の電源電
圧変換回路を複数個備え、これら複数の単位電源電圧変
換回路の出力端を共通接続して出力端子とし、駆動すべ
き負荷容量の大きさに応じて前記複数回路のうちいずれ
か１つあるいは複数を選択して所望の電源電圧を出力す
ることを特徴とする電源電圧変換回路。 - （２）基準電圧発生回路が、その定常電流経路にスイッ
チ回路を設け、このスイッチ回路に制御信号を印加する
ことにより、前記基準電圧発生回路の活性／非活性を制
御するようにしたものである請求項１記載の電源電圧変
換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63219368A JP2734551B2 (ja) | 1988-08-31 | 1988-08-31 | 電源電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63219368A JP2734551B2 (ja) | 1988-08-31 | 1988-08-31 | 電源電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0270264A true JPH0270264A (ja) | 1990-03-09 |
| JP2734551B2 JP2734551B2 (ja) | 1998-03-30 |
Family
ID=16734321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63219368A Expired - Lifetime JP2734551B2 (ja) | 1988-08-31 | 1988-08-31 | 電源電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734551B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03214212A (ja) * | 1990-01-18 | 1991-09-19 | Sharp Corp | 半導体装置の電圧降下回路 |
| WO1998058382A1 (fr) * | 1997-06-16 | 1998-12-23 | Hitachi, Ltd. | Dispositif a circuit integre transistorise |
| WO2005064427A1 (en) * | 2003-12-26 | 2005-07-14 | Ricoh Company, Ltd. | Constant voltage power supply |
| WO2006049109A1 (ja) * | 2004-11-04 | 2006-05-11 | Rohm Co., Ltd. | 電源装置、及び携帯機器 |
| JP2006338156A (ja) * | 2005-05-31 | 2006-12-14 | Ricoh Co Ltd | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
| JP2007317239A (ja) * | 2007-09-04 | 2007-12-06 | Ricoh Co Ltd | 直流電源装置 |
| JP2008309948A (ja) * | 2007-06-13 | 2008-12-25 | Sharp Corp | 電子機器 |
| JP2009032278A (ja) * | 2008-09-11 | 2009-02-12 | Fujitsu Microelectronics Ltd | 電圧供給回路および半導体メモリ |
| US7626371B2 (en) | 2004-11-04 | 2009-12-01 | Rohm Co., Ltd. | Power supply unit and portable device |
| US8120344B2 (en) | 2004-11-04 | 2012-02-21 | Rohm Co., Ltd. | Power supply unit and portable device |
| JP2013105233A (ja) * | 2011-11-11 | 2013-05-30 | Renesas Electronics Corp | 半導体集積回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4592408B2 (ja) | 2004-12-07 | 2010-12-01 | 株式会社リコー | 電源回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62189695A (ja) * | 1986-02-17 | 1987-08-19 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-08-31 JP JP63219368A patent/JP2734551B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62189695A (ja) * | 1986-02-17 | 1987-08-19 | Hitachi Ltd | 半導体装置 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03214212A (ja) * | 1990-01-18 | 1991-09-19 | Sharp Corp | 半導体装置の電圧降下回路 |
| WO1998058382A1 (fr) * | 1997-06-16 | 1998-12-23 | Hitachi, Ltd. | Dispositif a circuit integre transistorise |
| US6335893B1 (en) | 1997-06-16 | 2002-01-01 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| US6535435B2 (en) | 1997-06-16 | 2003-03-18 | Hitachi, Ltd. | Reference voltage generator permitting stable operation |
| CN100430855C (zh) * | 2003-12-26 | 2008-11-05 | 株式会社理光 | 恒压电源 |
| WO2005064427A1 (en) * | 2003-12-26 | 2005-07-14 | Ricoh Company, Ltd. | Constant voltage power supply |
| KR100873459B1 (ko) * | 2003-12-26 | 2008-12-11 | 가부시키가이샤 리코 | 정전압 전원 |
| US7626371B2 (en) | 2004-11-04 | 2009-12-01 | Rohm Co., Ltd. | Power supply unit and portable device |
| US8120344B2 (en) | 2004-11-04 | 2012-02-21 | Rohm Co., Ltd. | Power supply unit and portable device |
| WO2006049109A1 (ja) * | 2004-11-04 | 2006-05-11 | Rohm Co., Ltd. | 電源装置、及び携帯機器 |
| US7635969B2 (en) | 2004-11-04 | 2009-12-22 | Rohm Co., Ltd. | Power supply unit and portable device |
| JP4619866B2 (ja) * | 2005-05-31 | 2011-01-26 | 株式会社リコー | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
| JP2006338156A (ja) * | 2005-05-31 | 2006-12-14 | Ricoh Co Ltd | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
| JP2008309948A (ja) * | 2007-06-13 | 2008-12-25 | Sharp Corp | 電子機器 |
| JP2007317239A (ja) * | 2007-09-04 | 2007-12-06 | Ricoh Co Ltd | 直流電源装置 |
| JP4673350B2 (ja) * | 2007-09-04 | 2011-04-20 | 株式会社リコー | 直流電源装置 |
| JP2009032278A (ja) * | 2008-09-11 | 2009-02-12 | Fujitsu Microelectronics Ltd | 電圧供給回路および半導体メモリ |
| JP2013105233A (ja) * | 2011-11-11 | 2013-05-30 | Renesas Electronics Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2734551B2 (ja) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE39374E1 (en) | Constant voltage power supply with normal and standby modes | |
| JPH0270264A (ja) | 電源電圧変換回路 | |
| JPWO2007136050A1 (ja) | 高周波スイッチ回路 | |
| US10303193B2 (en) | Voltage regulator circuit, corresponding device, apparatus and method | |
| JP3204132B2 (ja) | 駆動回路 | |
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| JPH10322192A (ja) | レベル変換回路 | |
| US7071662B2 (en) | Synchronized parallel running power converter | |
| JPH03196208A (ja) | パワー・ブースト・システムを備えた電圧レギュレータ装置 | |
| JP2003114727A (ja) | 電源回路 | |
| US10509428B1 (en) | Circuit with multiple voltage scaling power switches | |
| US20170149398A1 (en) | Programmable resistor array for a continuous time pga filter | |
| JP2643325B2 (ja) | 電源電圧変換回路 | |
| US6930540B2 (en) | Integrated circuit with voltage divider and buffered capacitor | |
| JPH01223520A (ja) | 直流電源 | |
| JP2737943B2 (ja) | 電源電圧変換回路 | |
| JPS58194425A (ja) | Ｄ／ａ変換回路 | |
| KR960038968A (ko) | 반도체 메모리장치의 전원전압발생회로 | |
| JPH05206860A (ja) | 電流加算型ディジタル／アナログ変換回路 | |
| JP3012558B2 (ja) | 電源回路 | |
| US3628067A (en) | Low power current pulser for inductive loads | |
| US20050073271A1 (en) | Load driving circuit with current detection capability | |
| US7576568B1 (en) | Self-selecting precharged domino logic circuit | |
| JP3098480B2 (ja) | 電源回路 | |
| KR0153045B1 (ko) | 비데오 엔코더 |