JP2006338156A - 定電圧電源回路及び定電圧電源回路の動作制御方法 - Google Patents
定電圧電源回路及び定電圧電源回路の動作制御方法 Download PDFInfo
- Publication number
- JP2006338156A JP2006338156A JP2005159764A JP2005159764A JP2006338156A JP 2006338156 A JP2006338156 A JP 2006338156A JP 2005159764 A JP2005159764 A JP 2005159764A JP 2005159764 A JP2005159764 A JP 2005159764A JP 2006338156 A JP2006338156 A JP 2006338156A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- proportional
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/04—Constant-current supply systems
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】 定電圧回路2及び3で出力端子OUTを共有し、定電圧回路2が作動開始する際、作動開始する定電圧回路2の誤差増幅回路A11に入力される基準電圧Vr1の立ち上がりを誤差増幅回路A11に入力される分圧電圧VFB1よりも遅れるように、遅延回路14を使用して基準電圧発生回路11への電源供給を遅らせるようにした。
【選択図】 図1
Description
図11の定電圧電源回路100では、入力端子INと出力端子OUTを共有する2つの定電圧回路101及び102を備えている。定電圧回路101は、PMOSトランジスタからなる出力トランジスタ111、抵抗112,113、基準電圧発生回路114、誤差増幅回路115及びスイッチ116,117で構成され、定電圧回路102は、PMOSトランジスタからなる出力トランジスタ121、抵抗122,123、基準電圧発生回路124、誤差増幅回路125及びスイッチ126,127で構成されている。定電圧回路101及び102は同じ回路構成であり、それぞれシリーズレギュレータをなしている。
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第1の出力トランジスタ、及び所定の第1の基準電圧を生成すると共に前記出力端子の電圧に比例した第1の比例電圧を生成し該第1の基準電圧と該第1の比例電圧との差分を増幅して前記第1の出力トランジスタの制御電極に出力する第1の出力電圧制御部を有する第1の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有する第2の定電圧回路と、
を備え、
前記第1及び第2の各出力電圧制御部は、外部から対応して入力される第1及び第2の各制御信号に応じて動作を開始又は停止し、動作を開始する場合、対応する前記基準電圧の立ち上がりを、対応する前記比例電圧の立ち上がりよりも遅くなるように遅延させるものである。
前記第1の制御信号を所定の第1の遅延時間遅延させて出力する第1の遅延回路と、
前記第1の基準電圧を生成して出力する第1の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第1の比例電圧を生成し出力する第1の分圧回路と、
該第1の比例電圧が前記第1の基準電圧になるように前記第1の出力トランジスタの動作制御を行う、前記第1の制御信号に応じて動作を開始又は停止する第1の誤差増幅回路と、
前記第1の遅延回路からの出力信号に応じてスイッチングし、前記第1の基準電圧発生回路への電源供給を制御する第1の電源供給スイッチと、
前記第1の制御信号に応じてスイッチングし、前記第1の分圧回路への前記出力端子の電圧の供給制御を行う第1の出力電圧供給スイッチと、
を備えるようにした。
前記第1の基準電圧を生成して出力する第1の基準電圧発生回路と、
該第1の基準電圧発生回路から出力された第1の基準電圧を所定の第1の遅延時間遅延させて出力する第1の遅延回路と、
前記出力端子から出力された電圧を分圧して前記第1の比例電圧を生成し出力する第1の分圧回路と、
該第1の比例電圧が前記第1の遅延回路の出力電圧になるように前記第1の出力トランジスタの動作制御を行う、前記第1の制御信号に応じて動作を開始又は停止する第1の誤差増幅回路と、
前記第1の制御信号に応じてスイッチングし、前記第1の基準電圧発生回路への電源供給を制御する第1の電源供給スイッチと、
前記第1の制御信号に応じてスイッチングし、前記第1の分圧回路への前記出力端子の電圧の供給制御を行う第1の出力電圧供給スイッチと、
を備えるようにしてもよい。
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第1の出力トランジスタ、及び所定の第1の基準電圧を生成すると共に前記出力端子の電圧に比例した第1の比例電圧を生成し該第1の基準電圧と該第1の比例電圧との差分を増幅して前記第1の出力トランジスタの制御電極に出力する第1の出力電圧制御部を有する第1の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有し、前記出力端子の電圧変動に対する応答速度が前記第1の定電圧回路よりも速い第2の定電圧回路と、
を備え、
前記第1及び第2の各出力電圧制御部は、外部から対応して入力される第1及び第2の各制御信号に応じて動作を開始又は停止し、前記第2の出力電圧制御部は、動作を開始する場合、前記第2の基準電圧の立ち上がりを前記第2の比例電圧の立ち上がりよりも遅くなるように遅延させるものである。
前記第2の制御信号を所定の第2の遅延時間遅延させて出力する第2の遅延回路と、
前記第2の基準電圧を生成して出力する第2の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第2の比例電圧を生成し出力する第2の分圧回路と、
該第2の比例電圧が前記第2の基準電圧になるように前記第2の出力トランジスタの動作制御を行う、前記第2の制御信号に応じて動作を開始又は停止する第2の誤差増幅回路と、
前記第2の遅延回路からの出力信号に応じてスイッチングし、前記第2の基準電圧発生回路への電源供給を制御する第2の電源供給スイッチと、
前記第2の制御信号に応じてスイッチングし、前記第2の分圧回路への前記出力端子の電圧の供給制御を行う第2の出力電圧供給スイッチと、
を備えるようにした。
前記第2の基準電圧を生成して出力する第2の基準電圧発生回路と、
該第2の基準電圧発生回路から出力された第2の基準電圧を所定の第2の遅延時間遅延させて出力する第2の遅延回路と、
前記出力端子から出力された電圧を分圧して前記第2の比例電圧を生成し出力する第2の分圧回路と、
該第2の比例電圧が前記第2の遅延回路の出力電圧になるように前記第2の出力トランジスタの動作制御を行う、前記第2の制御信号に応じて動作を開始又は停止する第2の誤差増幅回路と、
前記第2の制御信号に応じてスイッチングし、前記第2の基準電圧発生回路への電源供給を制御する第2の電源供給スイッチと、
前記第2の制御信号に応じてスイッチングし、前記第2の分圧回路への前記出力端子の電圧の供給制御を行う第2の出力電圧供給スイッチと、
を備えるようにしてもよい。
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第1の出力トランジスタ、及び所定の第1の基準電圧を生成すると共に前記出力端子の電圧に比例した第1の比例電圧を生成し該第1の基準電圧と該第1の比例電圧との差分を増幅して前記第1の出力トランジスタの制御電極に出力する第1の出力電圧制御部を有する第1の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有する第2の定電圧回路と、
を備え、
前記第1及び第2の各出力電圧制御部は、外部から対応して入力される第1及び第2の各制御信号に応じて動作を開始又は停止し、動作を開始する場合、動作開始から所定の時間、対応する前記出力トランジスタをオフさせて遮断状態にするものである。
前記第1の制御信号を所定の第1の遅延時間遅延させて出力する第1の遅延回路と、
前記第1の基準電圧を生成して出力する第1の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第1の比例電圧を生成し出力する第1の分圧回路と、
該第1の比例電圧が前記第1の基準電圧になるように前記第1の出力トランジスタの動作制御を行う、前記第1の遅延回路からの出力信号に応じて動作を開始又は停止する第1の誤差増幅回路と、
前記第1の制御信号に応じてスイッチングし、前記第1の基準電圧発生回路への電源供給を制御する第1の電源供給スイッチと、
前記第1の制御信号に応じてスイッチングし、前記第1の分圧回路への前記出力端子の電圧の供給制御を行う第1の出力電圧供給スイッチと、
を備えるようにした。
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第1の出力トランジスタ、及び所定の第1の基準電圧を生成すると共に前記出力端子の電圧に比例した第1の比例電圧を生成し該第1の基準電圧と該第1の比例電圧との差分を増幅して前記第1の出力トランジスタの制御電極に出力する第1の出力電圧制御部を有する第1の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有し、前記出力端子の電圧変動に対する応答速度が前記第1の定電圧回路よりも速い第2の定電圧回路と、
を備え、
前記第1及び第2の各出力電圧制御部は、外部から対応して入力される第1及び第2の各制御信号に応じて動作を開始又は停止し、前記第2の出力電圧制御部は、動作を開始する場合、動作開始から所定の時間、対応する第2の出力トランジスタをオフさせて遮断状態にするようにした。
前記第2の制御信号を所定の第2の遅延時間遅延させて出力する第2の遅延回路と、
前記第2の基準電圧を生成して出力する第2の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第2の比例電圧を生成し出力する第2の分圧回路と、
該第2の比例電圧が前記第2の基準電圧になるように前記第2の出力トランジスタの動作制御を行う、前記第1の遅延回路からの出力信号に応じて動作を開始又は停止する第2の誤差増幅回路と、
前記第2の制御信号に応じてスイッチングし、前記第2の基準電圧発生回路への電源供給を制御する第2の電源供給スイッチと、
前記第2の制御信号に応じてスイッチングし、前記第2の分圧回路への前記出力端子の電圧の供給制御を行う第2の出力電圧供給スイッチと、
を備えるようにした。
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有する第2の定電圧回路と、
を備え、
前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に出力する定電圧電源回路の動作制御方法において、
外部から対応して入力される制御信号に応じて前記第1又は第2の出力電圧制御部が動作を開始する場合、対応する前記基準電圧の立ち上がりが、対応する前記比例電圧の立ち上がりよりも遅くなるように遅延されるようにした。
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有し、前記出力端子の電圧変動に対する応答速度が前記第1の定電圧回路よりも速い第2の定電圧回路と、
を備え、
前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に出力する定電圧電源回路の動作制御方法において、
外部から対応して入力される制御信号に応じて前記第2の出力電圧制御部が動作を開始する場合、前記第2の基準電圧の立ち上がりが、前記第2の比例電圧の立ち上がりよりも遅くなるように遅延されるようにした。
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有する第2の定電圧回路と、
を備え、
前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に出力する定電圧電源回路の動作制御方法において、
外部から対応して入力される制御信号に応じて前記第1又は第2の出力電圧制御部が動作を開始する場合、動作開始から所定の時間、対応する出力トランジスタをオフさせて遮断状態にするようにした。
また、第1及び第2の各定電圧回路で出力端子を共有し、第1又は第2の定電圧回路が動作を開始する際、動作を開始する定電圧回路は、動作開始から所定の時間、対応する出力トランジスタをオフさせて遮断状態にするようにすることによっても前記と同様の効果を得ることができる。
第1の実施の形態.
図1は、本発明の第1の実施の形態における定電圧電源回路の回路例を示した図である。
図1において、定電圧電源回路1は、入力端子INに入力された入力電圧Vinを所定の定電圧に変換して出力端子OUTから出力電圧Voutとして出力する。定電圧電源回路1は、同じ回路構成の2つの定電圧回路2及び3で構成されており、定電圧回路2及び3はそれぞれシリーズレギュレータをなしている。
また、定電圧回路3は、所定の基準電圧Vr2を生成して出力する基準電圧発生回路21と、出力電圧Voutを分圧して分圧電圧VFB2を生成し出力する出力電圧検出用の抵抗R21,R22と、ゲートに入力された信号に応じて出力端子OUTに出力する電流io2の制御を行うPMOSトランジスタからなる出力トランジスタM21と、分圧電圧VFB2が基準電圧Vr2になるように出力トランジスタM21の動作制御を行う誤差増幅回路A21と、スイッチ22,23と、遅延回路24とを備えている。
図2において、遅延回路14は、抵抗R14及びコンデンサC14で構成されており、制御信号SC1と接地電圧GNDとの間に抵抗R14とコンデンサC14が直列に接続され、抵抗R14とコンデンサC14との接続部から遅延信号SC1dが出力される。
図3では、制御信号SC1がハイレベルになると定電圧回路2は作動し、制御信号SC1がローレベルになると定電圧回路2は動作を停止する。同様に、制御信号SC2がハイレベルになると定電圧回路3は作動し、制御信号SC2がローレベルになると定電圧回路3は動作を停止する。
同様に、制御信号SC2がハイレベルになると、スイッチ23がオンして導通状態になると共に誤差増幅回路A21が作動し、遅延回路24に設定された遅延時間Td2後にスイッチ22がオンして導通状態になる。また、制御信号SC2がローレベルになると、スイッチ23がオフして遮断状態になると共に誤差増幅回路A21が動作を停止し、遅延時間Td2後にスイッチ22がオフして遮断状態になる。
ここで、図1では、基準電圧発生回路への電源供給を遅延回路によって遅らせるようにしたが、基準電圧発生回路から出力された基準電圧を遅延回路によって遅らせて誤差増幅回路の反転入力端に入力されるようにしてもよく、このようにした場合、図1は図4のようになる。図4では、図1と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図1との相違点のみ説明する。
図5は、図4の定電圧電源回路1の各信号の波形例を示したタイミングチャートであり、図5を参照しながら、図4の定電圧電源回路1の動作について説明する。
同様に、制御信号SC2がハイレベルになると、スイッチ22及び23がそれぞれオンして導通状態になると共に誤差増幅回路A21及び基準電圧発生回路21がそれぞれ作動し、遅延回路24に設定された遅延時間Td2後に基準電圧Vr2が基準電圧Vr2dとして誤差増幅回路A21の反転入力端に入力される。また、制御信号SC2がローレベルになると、スイッチ22及び23がオフして遮断状態になると共に誤差増幅回路A21及び基準電圧発生回路21がそれぞれ動作を停止し、遅延回路24の時定数に応じて基準電圧Vr2の電圧が低下する。
このようにすることにより、図1と同様の効果を得ることができる。
前記第1の実施の形態では、遅延回路を使用して基準電圧の立ち上がりが分圧電圧よりも遅れるようにしたが、誤差増幅回路の作動開始を遅延回路によって遅らせるようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。
図8は、本発明の第2の実施の形態における定電圧電源回路の回路例を示した図であり、図8では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
図8における図1との相違点は、スイッチ12を制御信号SC1で、スイッチ22を制御信号SC2でそれぞれスイッチング制御し、誤差増幅回路A11を遅延回路14からの遅延信号SC1dで、誤差増幅回路A21を遅延回路24からの遅延信号SC2dでそれぞれ動作制御するようにしたことにある。
制御信号SC1がハイレベルになると、スイッチ12及び13がそれぞれオンして導通状態になると共に基準電圧発生回路11が作動し、遅延回路14に設定された遅延時間Td1後に誤差増幅回路A11が作動する。また、制御信号SC1がローレベルになると、スイッチ12及び13がそれぞれオフして遮断状態になると共に基準電圧発生回路11が動作を停止し、遅延時間Td1後に誤差増幅回路A11が動作を停止する。
同様に、制御信号SC2がハイレベルになると、スイッチ22及び23がそれぞれオンして導通状態になると共に基準電圧発生回路21が作動し、遅延回路24に設定された遅延時間Td2後に誤差増幅回路A21が作動する。また、制御信号SC2がローレベルになると、スイッチ22及び23がそれぞれオフして遮断状態になると共に基準電圧発生回路21が動作を停止し、遅延時間Td2後に誤差増幅回路A21が動作を停止する。
このようにすることによって、図9で示すように、出力電圧Voutにオーバーシュートが発生しなくなるようにすることができる。なお、定電圧回路3を作動させるために制御信号SC2がハイレベルに立ち上がる場合も同様であるので、その説明を省略する。
2,3 定電圧回路
11,21 基準電圧発生回路
12,13,22,23 スイッチ
14,24 遅延回路
M11,M21 出力トランジスタ
A11,A21 誤差増幅回路
R11,R12,R14,R21,R22 抵抗
C14 コンデンサ
Claims (16)
- 入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力する定電圧電源回路において、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第1の出力トランジスタ、及び所定の第1の基準電圧を生成すると共に前記出力端子の電圧に比例した第1の比例電圧を生成し該第1の基準電圧と該第1の比例電圧との差分を増幅して前記第1の出力トランジスタの制御電極に出力する第1の出力電圧制御部を有する第1の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有する第2の定電圧回路と、
を備え、
前記第1及び第2の各出力電圧制御部は、外部から対応して入力される第1及び第2の各制御信号に応じて動作を開始又は停止し、動作を開始する場合、対応する前記基準電圧の立ち上がりを、対応する前記比例電圧の立ち上がりよりも遅くなるように遅延させることを特徴とする定電圧電源回路。 - 前記第1の出力電圧制御部は、
前記第1の制御信号を所定の第1の遅延時間遅延させて出力する第1の遅延回路と、
前記第1の基準電圧を生成して出力する第1の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第1の比例電圧を生成し出力する第1の分圧回路と、
該第1の比例電圧が前記第1の基準電圧になるように前記第1の出力トランジスタの動作制御を行う、前記第1の制御信号に応じて動作を開始又は停止する第1の誤差増幅回路と、
前記第1の遅延回路からの出力信号に応じてスイッチングし、前記第1の基準電圧発生回路への電源供給を制御する第1の電源供給スイッチと、
前記第1の制御信号に応じてスイッチングし、前記第1の分圧回路への前記出力端子の電圧の供給制御を行う第1の出力電圧供給スイッチと、
を備えることを特徴とする請求項1記載の定電圧電源回路。 - 前記第1の出力電圧制御部は、
前記第1の基準電圧を生成して出力する第1の基準電圧発生回路と、
該第1の基準電圧発生回路から出力された第1の基準電圧を所定の第1の遅延時間遅延させて出力する第1の遅延回路と、
前記出力端子から出力された電圧を分圧して前記第1の比例電圧を生成し出力する第1の分圧回路と、
該第1の比例電圧が前記第1の遅延回路の出力電圧になるように前記第1の出力トランジスタの動作制御を行う、前記第1の制御信号に応じて動作を開始又は停止する第1の誤差増幅回路と、
前記第1の制御信号に応じてスイッチングし、前記第1の基準電圧発生回路への電源供給を制御する第1の電源供給スイッチと、
前記第1の制御信号に応じてスイッチングし、前記第1の分圧回路への前記出力端子の電圧の供給制御を行う第1の出力電圧供給スイッチと、
を備えることを特徴とする請求項1記載の定電圧電源回路。 - 入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力する定電圧電源回路において、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第1の出力トランジスタ、及び所定の第1の基準電圧を生成すると共に前記出力端子の電圧に比例した第1の比例電圧を生成し該第1の基準電圧と該第1の比例電圧との差分を増幅して前記第1の出力トランジスタの制御電極に出力する第1の出力電圧制御部を有する第1の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有し、前記出力端子の電圧変動に対する応答速度が前記第1の定電圧回路よりも速い第2の定電圧回路と、
を備え、
前記第1及び第2の各出力電圧制御部は、外部から対応して入力される第1及び第2の各制御信号に応じて動作を開始又は停止し、前記第2の出力電圧制御部は、動作を開始する場合、前記第2の基準電圧の立ち上がりを前記第2の比例電圧の立ち上がりよりも遅くなるように遅延させることを特徴とする定電圧電源回路。 - 前記第2の出力電圧制御部は、
前記第2の制御信号を所定の第2の遅延時間遅延させて出力する第2の遅延回路と、
前記第2の基準電圧を生成して出力する第2の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第2の比例電圧を生成し出力する第2の分圧回路と、
該第2の比例電圧が前記第2の基準電圧になるように前記第2の出力トランジスタの動作制御を行う、前記第2の制御信号に応じて動作を開始又は停止する第2の誤差増幅回路と、
前記第2の遅延回路からの出力信号に応じてスイッチングし、前記第2の基準電圧発生回路への電源供給を制御する第2の電源供給スイッチと、
前記第2の制御信号に応じてスイッチングし、前記第2の分圧回路への前記出力端子の電圧の供給制御を行う第2の出力電圧供給スイッチと、
を備えることを特徴とする請求項1、2又は4記載の定電圧電源回路。 - 前記第2の出力電圧制御部は、
前記第2の基準電圧を生成して出力する第2の基準電圧発生回路と、
該第2の基準電圧発生回路から出力された第2の基準電圧を所定の第2の遅延時間遅延させて出力する第2の遅延回路と、
前記出力端子から出力された電圧を分圧して前記第2の比例電圧を生成し出力する第2の分圧回路と、
該第2の比例電圧が前記第2の遅延回路の出力電圧になるように前記第2の出力トランジスタの動作制御を行う、前記第2の制御信号に応じて動作を開始又は停止する第2の誤差増幅回路と、
前記第2の制御信号に応じてスイッチングし、前記第2の基準電圧発生回路への電源供給を制御する第2の電源供給スイッチと、
前記第2の制御信号に応じてスイッチングし、前記第2の分圧回路への前記出力端子の電圧の供給制御を行う第2の出力電圧供給スイッチと、
を備えることを特徴とする請求項1、3又は4記載の定電圧電源回路。 - 入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力する定電圧電源回路において、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第1の出力トランジスタ、及び所定の第1の基準電圧を生成すると共に前記出力端子の電圧に比例した第1の比例電圧を生成し該第1の基準電圧と該第1の比例電圧との差分を増幅して前記第1の出力トランジスタの制御電極に出力する第1の出力電圧制御部を有する第1の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有する第2の定電圧回路と、
を備え、
前記第1及び第2の各出力電圧制御部は、外部から対応して入力される第1及び第2の各制御信号に応じて動作を開始又は停止し、動作を開始する場合、動作開始から所定の時間、対応する前記出力トランジスタをオフさせて遮断状態にすることを特徴とする定電圧電源回路。 - 前記第1の出力電圧制御部は、
前記第1の制御信号を所定の第1の遅延時間遅延させて出力する第1の遅延回路と、
前記第1の基準電圧を生成して出力する第1の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第1の比例電圧を生成し出力する第1の分圧回路と、
該第1の比例電圧が前記第1の基準電圧になるように前記第1の出力トランジスタの動作制御を行う、前記第1の遅延回路からの出力信号に応じて動作を開始又は停止する第1の誤差増幅回路と、
前記第1の制御信号に応じてスイッチングし、前記第1の基準電圧発生回路への電源供給を制御する第1の電源供給スイッチと、
前記第1の制御信号に応じてスイッチングし、前記第1の分圧回路への前記出力端子の電圧の供給制御を行う第1の出力電圧供給スイッチと、
を備えることを特徴とする請求項7記載の定電圧電源回路。 - 入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力する定電圧電源回路において、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第1の出力トランジスタ、及び所定の第1の基準電圧を生成すると共に前記出力端子の電圧に比例した第1の比例電圧を生成し該第1の基準電圧と該第1の比例電圧との差分を増幅して前記第1の出力トランジスタの制御電極に出力する第1の出力電圧制御部を有する第1の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有し、前記出力端子の電圧変動に対する応答速度が前記第1の定電圧回路よりも速い第2の定電圧回路と、
を備え、
前記第1及び第2の各出力電圧制御部は、外部から対応して入力される第1及び第2の各制御信号に応じて動作を開始又は停止し、前記第2の出力電圧制御部は、動作を開始する場合、動作開始から所定の時間、対応する第2の出力トランジスタをオフさせて遮断状態にすることを特徴とする定電圧電源回路。 - 前記第2の出力電圧制御部は、
前記第2の制御信号を所定の第2の遅延時間遅延させて出力する第2の遅延回路と、
前記第2の基準電圧を生成して出力する第2の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第2の比例電圧を生成し出力する第2の分圧回路と、
該第2の比例電圧が前記第2の基準電圧になるように前記第2の出力トランジスタの動作制御を行う、前記第1の遅延回路からの出力信号に応じて動作を開始又は停止する第2の誤差増幅回路と、
前記第2の制御信号に応じてスイッチングし、前記第2の基準電圧発生回路への電源供給を制御する第2の電源供給スイッチと、
前記第2の制御信号に応じてスイッチングし、前記第2の分圧回路への前記出力端子の電圧の供給制御を行う第2の出力電圧供給スイッチと、
を備えることを特徴とする請求項7、8又は9記載の定電圧電源回路。 - 前記第1の遅延時間は、第1の出力電圧制御部が動作を開始する場合における、第1の基準電圧の立ち上がりを第1の比例電圧の立ち上がりよりも遅くなるように遅延させる時間であることを特徴とする請求項2、3又は8記載の定電圧電源回路。
- 前記第2の遅延時間は、第2の出力電圧制御部が動作を開始する場合における、第2の基準電圧の立ち上がりを第2の比例電圧の立ち上がりよりも遅くなるように遅延させる時間であることを特徴とする請求項5、6又は10記載の定電圧電源回路。
- 前記第1及び第2の各定電圧回路は、1つのICに集積されることを特徴とする請求項1、2、3、4、5、6、7、8、9、10、11又は12記載の定電圧電源回路。
- 制御電極に入力された信号に応じた電流を所定の入力端子から所定の出力端子に出力する第1の出力トランジスタ、及び所定の第1の基準電圧を生成すると共に前記出力端子の電圧に比例した第1の比例電圧を生成し該第1の基準電圧と該第1の比例電圧との差分を増幅して前記第1の出力トランジスタの制御電極に出力する第1の出力電圧制御部を有する第1の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有する第2の定電圧回路と、
を備え、
前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に出力する定電圧電源回路の動作制御方法において、
外部から対応して入力される制御信号に応じて前記第1又は第2の出力電圧制御部が動作を開始する場合、対応する前記基準電圧の立ち上がりが、対応する前記比例電圧の立ち上がりよりも遅くなるように遅延されることを特徴とする定電圧電源回路の動作制御方法。 - 制御電極に入力された信号に応じた電流を所定の入力端子から所定の出力端子に出力する第1の出力トランジスタ、及び所定の第1の基準電圧を生成すると共に前記出力端子の電圧に比例した第1の比例電圧を生成し該第1の基準電圧と該第1の比例電圧との差分を増幅して前記第1の出力トランジスタの制御電極に出力する第1の出力電圧制御部を有する第1の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有し、前記出力端子の電圧変動に対する応答速度が前記第1の定電圧回路よりも速い第2の定電圧回路と、
を備え、
前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に出力する定電圧電源回路の動作制御方法において、
外部から対応して入力される制御信号に応じて前記第2の出力電圧制御部が動作を開始する場合、前記第2の基準電圧の立ち上がりが、前記第2の比例電圧の立ち上がりよりも遅くなるように遅延されることを特徴とする定電圧電源回路の動作制御方法。 - 制御電極に入力された信号に応じた電流を所定の入力端子から所定の出力端子に出力する第1の出力トランジスタ、及び所定の第1の基準電圧を生成すると共に前記出力端子の電圧に比例した第1の比例電圧を生成し該第1の基準電圧と該第1の比例電圧との差分を増幅して前記第1の出力トランジスタの制御電極に出力する第1の出力電圧制御部を有する第1の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第2の出力トランジスタ、及び所定の第2の基準電圧を生成すると共に前記出力端子の電圧に比例した第2の比例電圧を生成し該第2の基準電圧と該第2の比例電圧との差分を増幅して前記第2の出力トランジスタの制御電極に出力する第2の出力電圧制御部を有する第2の定電圧回路と、
を備え、
前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に出力する定電圧電源回路の動作制御方法において、
外部から対応して入力される制御信号に応じて前記第1又は第2の出力電圧制御部が動作を開始する場合、動作開始から所定の時間対応する出力トランジスタをオフさせて遮断状態にすることを特徴とする定電圧電源回路の動作制御方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005159764A JP4619866B2 (ja) | 2005-05-31 | 2005-05-31 | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
US11/434,279 US7408331B2 (en) | 2005-05-31 | 2006-05-16 | Constant voltage power supply circuit and method of controlling the same |
KR1020060049056A KR100797874B1 (ko) | 2005-05-31 | 2006-05-30 | 정전압 전원 회로 및 정전압 전원 회로의 제어 방법 |
CNB200610087650XA CN100456597C (zh) | 2005-05-31 | 2006-05-31 | 恒压电源电路及其控制方法 |
US12/172,093 US7782034B2 (en) | 2005-05-31 | 2008-07-11 | Constant voltage power supply circuit and method of controlling the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005159764A JP4619866B2 (ja) | 2005-05-31 | 2005-05-31 | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006338156A true JP2006338156A (ja) | 2006-12-14 |
JP4619866B2 JP4619866B2 (ja) | 2011-01-26 |
Family
ID=37462518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005159764A Expired - Fee Related JP4619866B2 (ja) | 2005-05-31 | 2005-05-31 | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7408331B2 (ja) |
JP (1) | JP4619866B2 (ja) |
KR (1) | KR100797874B1 (ja) |
CN (1) | CN100456597C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096210A (ja) * | 2009-09-29 | 2011-05-12 | Seiko Instruments Inc | ボルテージレギュレータ |
US8541998B2 (en) | 2010-08-25 | 2013-09-24 | Ricoh Company, Ltd. | Switching converter circuit |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4619866B2 (ja) * | 2005-05-31 | 2011-01-26 | 株式会社リコー | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
JP5090202B2 (ja) * | 2008-02-19 | 2012-12-05 | 株式会社リコー | 電源回路 |
JP5434248B2 (ja) * | 2009-05-12 | 2014-03-05 | ミツミ電機株式会社 | レギュレータ回路 |
JP2013051858A (ja) * | 2011-08-31 | 2013-03-14 | Toshiba Corp | 定電圧電源回路及び半導体集積回路 |
US10698432B2 (en) * | 2013-03-13 | 2020-06-30 | Intel Corporation | Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01126706A (ja) * | 1987-11-11 | 1989-05-18 | Nec Corp | 直流電源装置 |
JPH0270264A (ja) * | 1988-08-31 | 1990-03-09 | Nec Corp | 電源電圧変換回路 |
JPH0962373A (ja) * | 1995-08-23 | 1997-03-07 | Matsushita Electric Ind Co Ltd | 定電圧装置 |
JP2001117650A (ja) * | 1999-08-06 | 2001-04-27 | Ricoh Co Ltd | 定電圧電源 |
JP2001222331A (ja) * | 2000-02-08 | 2001-08-17 | Nec Saitama Ltd | 定電圧レギュレータの消費電流特性、リップルリジェクション特性切り替えシステム及び方法 |
JP2002312042A (ja) * | 2001-04-18 | 2002-10-25 | Toshiba Corp | 降圧回路 |
JP2003005844A (ja) * | 2001-06-25 | 2003-01-08 | Matsushita Electric Ind Co Ltd | 低消費電流型レギュレータ回路 |
JP2003029854A (ja) * | 2001-07-13 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 電圧降圧回路 |
JP2003216247A (ja) * | 2002-01-24 | 2003-07-31 | Ricoh Co Ltd | 直流安定化電源装置 |
JP2004178053A (ja) * | 2002-11-25 | 2004-06-24 | Toko Inc | 定電圧電源 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4168476A (en) * | 1977-07-11 | 1979-09-18 | Rca Corporation | AC voltage regulator |
US4628250A (en) * | 1984-11-20 | 1986-12-09 | Thomson Components-Mostok Corporation | Power conserving CMOS reference voltage source |
JP3416461B2 (ja) * | 1997-05-30 | 2003-06-16 | キヤノン株式会社 | 太陽電池充電制御装置 |
JP2002091575A (ja) * | 2000-09-14 | 2002-03-29 | Seiko Epson Corp | 定電圧出力装置 |
JP3686042B2 (ja) * | 2002-02-06 | 2005-08-24 | 株式会社リコー | 直流安定化電源装置 |
JP3852399B2 (ja) | 2002-11-29 | 2006-11-29 | 株式会社リコー | 電源切替回路 |
JP2004198335A (ja) * | 2002-12-20 | 2004-07-15 | Seiko Instruments Inc | 電圧検出回路 |
US7138841B1 (en) * | 2003-12-23 | 2006-11-21 | Cypress Semiconductor Corp. | Programmable phase shift and duty cycle correction circuit and method |
JP2006109349A (ja) * | 2004-10-08 | 2006-04-20 | Ricoh Co Ltd | 定電流回路及びその定電流回路を使用したシステム電源装置 |
JP4619866B2 (ja) * | 2005-05-31 | 2011-01-26 | 株式会社リコー | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
-
2005
- 2005-05-31 JP JP2005159764A patent/JP4619866B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-16 US US11/434,279 patent/US7408331B2/en not_active Expired - Fee Related
- 2006-05-30 KR KR1020060049056A patent/KR100797874B1/ko not_active IP Right Cessation
- 2006-05-31 CN CNB200610087650XA patent/CN100456597C/zh not_active Expired - Fee Related
-
2008
- 2008-07-11 US US12/172,093 patent/US7782034B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01126706A (ja) * | 1987-11-11 | 1989-05-18 | Nec Corp | 直流電源装置 |
JPH0270264A (ja) * | 1988-08-31 | 1990-03-09 | Nec Corp | 電源電圧変換回路 |
JPH0962373A (ja) * | 1995-08-23 | 1997-03-07 | Matsushita Electric Ind Co Ltd | 定電圧装置 |
JP2001117650A (ja) * | 1999-08-06 | 2001-04-27 | Ricoh Co Ltd | 定電圧電源 |
JP2001222331A (ja) * | 2000-02-08 | 2001-08-17 | Nec Saitama Ltd | 定電圧レギュレータの消費電流特性、リップルリジェクション特性切り替えシステム及び方法 |
JP2002312042A (ja) * | 2001-04-18 | 2002-10-25 | Toshiba Corp | 降圧回路 |
JP2003005844A (ja) * | 2001-06-25 | 2003-01-08 | Matsushita Electric Ind Co Ltd | 低消費電流型レギュレータ回路 |
JP2003029854A (ja) * | 2001-07-13 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 電圧降圧回路 |
JP2003216247A (ja) * | 2002-01-24 | 2003-07-31 | Ricoh Co Ltd | 直流安定化電源装置 |
JP2004178053A (ja) * | 2002-11-25 | 2004-06-24 | Toko Inc | 定電圧電源 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096210A (ja) * | 2009-09-29 | 2011-05-12 | Seiko Instruments Inc | ボルテージレギュレータ |
US8541998B2 (en) | 2010-08-25 | 2013-09-24 | Ricoh Company, Ltd. | Switching converter circuit |
Also Published As
Publication number | Publication date |
---|---|
KR100797874B1 (ko) | 2008-01-24 |
US7782034B2 (en) | 2010-08-24 |
US7408331B2 (en) | 2008-08-05 |
JP4619866B2 (ja) | 2011-01-26 |
KR20060125565A (ko) | 2006-12-06 |
CN100456597C (zh) | 2009-01-28 |
US20080272754A1 (en) | 2008-11-06 |
CN1874104A (zh) | 2006-12-06 |
US20060267567A1 (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100961920B1 (ko) | 전압 조정기 | |
JP4619866B2 (ja) | 定電圧電源回路及び定電圧電源回路の動作制御方法 | |
JP6785736B2 (ja) | 電圧調整器の出力のアンダーシュートを低減する電子回路 | |
JP5369750B2 (ja) | 電源回路及びその動作制御方法 | |
JP2010079873A (ja) | 定電圧回路装置 | |
JP4745734B2 (ja) | システム電源装置及びその動作制御方法 | |
JP2008217677A (ja) | 定電圧回路及びその動作制御方法 | |
JP2015127902A (ja) | ボルテージレギュレータ | |
JP4728777B2 (ja) | 電源回路 | |
JP2006133936A (ja) | 電源装置、及び携帯機器 | |
JP2006133935A (ja) | 電源装置、及び携帯機器 | |
JP2007159288A (ja) | ソフトスタート回路および電源装置 | |
JP4899528B2 (ja) | 電源装置 | |
JP2017194817A (ja) | バンドギャップリファレンス回路及びこれを備えたdcdcコンバータ | |
JP4922882B2 (ja) | 電圧可変レギュレータ | |
KR101477626B1 (ko) | Dc-dc 컨버터용 소프트 스타트 장치 | |
JP2008083850A (ja) | レギュレータ回路 | |
JP5676340B2 (ja) | ボルテージレギュレータ | |
CN110574273A (zh) | 控制电路以及理想二极管电路 | |
JP2010081748A (ja) | 昇圧型dc−dcコンバータの制御回路、昇圧型dc−dcコンバータの制御方法及び昇圧型dc−dcコンバータ | |
JP2007236051A (ja) | スイッチングレギュレータ | |
JP4891050B2 (ja) | 負荷駆動回路 | |
JP2009123172A (ja) | 定電圧回路 | |
JP2005065438A (ja) | 多出力電源装置の起動制御回路 | |
JP6024408B2 (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101027 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |